JPH0535952B2 - - Google Patents

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、テレビジヨン受像機及びビデオテー
プレコーダ等のテレビジヨン受信機用の周波数シ
ンセサイザ方式の選局装置に関する。

(ロ) 従来の技術 周波数シンセサイザ選局装置及びその動作につ
いては、特開昭61−1113号公報（筆頭分類
H03J7／28）及び、オーム社が昭和55年12月30日
に発行した「テレビジヨン・画像工学ハンドブツ
ク」テレビジヨン学会編の1029頁及び1030頁にも
示され極めて周知である。

第３図及び第４図は、従来PLL周波数シンセ
サイザ選局装置の一例を示している。

第３図はチユーナIF一体パツクと呼ばれるも
のであり、高周波信号を取り扱うため、シールド
ケース１０により覆われている。

第４図はこのシールドケース１０と選局用ボー
ド３０を示す図である。第４図に於いて、１２は
アンテナ入力端子（RF入力端子）である。１４
はRFアンプ、局部発振回路、混合回路を備える
狭義のチユーナ部である。１４ａは局部発振出力
部である。１６はIF／検波部であり、中間周波
数信号の増幅及び検波を行い映像信号及び音声信
号を出力する。

３２は釦入力部である。３４は選局用マイクロ
コンピユータ（選局用マイコン）（制御回路）で
ある。３６は局部発振周波数制御回路であり、プ
リスケーラ、プログラマブルカウンタ（可変分周
器）、位相比較器等を内蔵する集積回路より成る。
尚、以下この集積回路をPLL用ICと称す。３８
はローパスフイルタであり、チユーニング電圧を
出力する。４０は表示部である。４２はバンド設
定用デコーダである。このバンド設定用デコーダ
４２は、選局マイコン３４からのバンド設定用の
シリアルデータ（順次送られてくるデータ）をパ
ラレルデータ（同時に出力されるデータ）に変換
して、チユーナ部１４の受信バンドを切り換え
る。例えば、VHF帯ローバンド、VHF帯ハイバ
ンド、UHF帯、CATV用の帯域の４つの帯域を
切り換える。

５０はチユーナ部１４の局部発振信号を
PLLIC３６に送る同軸ケーブルである。

ところで、この同軸ケーブル５０を介して伝送
される局部発振信号は50MHz〜1GHzと非常に高
く、又、広帯域である。このため、この同軸ケー
ブルの入力出力端でのマツチングが難しく反射等
により不要輻射が発生し、ビート等が発生する。

この同軸ケーブルによる不要輻射については、
特開昭60−77533号公報（筆頭分類H04B1／16）
に示され、この防止方法として同軸ケーブルに導
線を巻き付ける方法が提案されている。又、実公
昭58−21241号公報（筆頭分類H04B1／08）には
プリスケーラをシールドケースに内蔵もしくは合
体せしめて同軸ケーブルの使用を中止するもので
ある。

(ハ) 発明が解決しようとする問題点 このようにプリスケーラをチユーナパツク内に
配した例を第５図に示す。第５図は第４図の
PLL用IC３６、ローパスフイルタ３８をチユー
ナパツク１０内に配している。又、PLL用IC（第
５図では図示省略）用のプログラマブルカウンタ
のカウンタ値及び、受信バンド設定用のデータ
は、選局マイコン３４よりシリアルなデータとし
て信号線Ｄを介してシールドケース１０内に伝送
される。シールドケース１０内には、このシリア
ルなデータを解読するデータデコーダ（図示せ
ず）が配されている。このデータデコーダによ
り、PLL用ICのカウンタ値及びチユーナの受信
バンドのデータがパラレルな信号として出力され
てチユーナの受信バンド及びPLL用ICの設定が
行なわれる。

この様に選局マイコン３４からのデータをシリ
アルなデータとして伝送すればこの信号線Ｄの本
数を減らすことが出来る。例えば、この信号線Ｄ
をデータ線、クロツク線、イネーブル線の３本に
より構成出来る。又、当然のことであるが、この
ようにすれば、出力用端子の数も少なくて良く、
選局マイコンとしてマイコンを選ぶ場合、選択の
自由度が向上する。

ところで、この選局マイコン３４からデータデ
コーダへのシリアルデータの転送は、通常５〜
20msecの間隔で行なわれている。

ところで、このシリアルデータの転送時に映像
信号にビート妨害が発生してしまう。

本発明は上記の様にシールドケース１０内にデ
ータデコーダを内蔵し、このデータデコーダにシ
リアルデータを入力する選局回路に於いて、この
シリアルデータの転送時に発生するビート妨害を
防止するものである。

(ニ) 問題点を解決するための手段 本発明は、映像信号の帰線期間を検出する帰線
期間検出手段と、この帰線期間検出手段からの検
出信号によりシリアルデータの転送期間を前記帰
線期間内に制限する制限手段とを、備えることを
特徴とする。

(ホ) 作用 本発明は、上記の様な構成なので、シリアルデ
ータは、帰線期間内（例えば垂直帰線期間）に伝
送される。依つて、ビート妨害が生じても、帰線
期間内であるので、受像管に映し出されることは
無い。

(ヘ) 実施例 第１図及び第２図を参照しつつ本発明の一実施
例を説明する。尚、本実施例は、選局マイコン３
４をもチユーナパツク１０内に内蔵している。

第１図に於いて、１２はアンテナ端子である
（尚、通常アンテナ入力端子として、UHF端子と
VHF端子を備えるが本件と直接関係がないので
省略した）。１８はRFアンプ（高周波増幅回路）
である。２０は混合回路である。２２はIF／検
波回路である。２２ａは映像信号出力端、２２ｂ
はAFT電圧出力端である。

２４はPLL用ICである。２６は局部発振回路
である。尚、PLL用IC２４の位相比較出力を平
滑するローパスフイルターは図示省略した。

３４は選局マイコン、２８はデータデコーダで
ある。選局マイコン３４は、PLL用ICの可変分
周比のデータ及び受信バンドのデータをシリアル
データとして出力する。データデコーダ２８は、
このシリアルデータをデコードしてバンドデータ
として出力する。このバンドデータによりRFア
ンプ１８混合回路２０局部発振周波数回路２６の
内部スイツチが切り換えられて所定のバンドの受
信状態となる。又、データデコーダ２８は、
PLL用ICの可変分周比のシリアルデータ（受信
チヤンネルのデータ）をデコードして、PLL用
IC２４に出力している。

６０は水平同期信号検出回路、６２はAFTカ
ーブ用ウインドコンパレータ、６４はゲート回路
である。尚、この回路６０，６２，６４は探局用
又はAFT制御用の信号を出力する回路群である。
尚、AFT信号と水平同期信号により探局を行う
ことは、特公昭61−11027号公報（筆頭分類
H04N5／44）及び前述の「テレビジヨン・画像
工学ハンドブツク」1030，1031頁等にも示され極
めて周知であるので説明は省略する。

６６は本発明の特徴である垂直同期信号分離回
路である。

上記の動作を説明する。映像信号の有無（同調
時、非同調時のこと）が明確でない時、選局マイ
コン３４は、16.7m秒間隔でシリアルデータをデ
ータデコーダ２８に転送する。

又、ゲート回路６４からの信号等により選局マ
イコン３４が、映像信号の存在を検出する（例え
ば、水平同期信号の有無でも良い）と、選局マイ
コン３４は転送タイミングを垂直帰線期間に同期
させる。つまり、選局マイコン３４は、垂直帰線
期間内にシリアルデータを転送して表示画面での
ビートを防止する。

選局マイコン３４は、垂直帰線期間を垂直同期
信号分離回路６６からの出力により検出する。こ
の垂直同期信号分離回路６６は垂直同期信号を検
出して、検出時に検出信号（パルス幅が3H以上）
を出力する。選局マイコン３４は、この検出信号
の幅をカウントして3Hだと、垂直同期信号と判
断して、第２図ニに示す様に転送可能期間
（V′SYNC）を設定する。尚、この転送可能期間
（V′SYNC）は当然第２図ホに示す様に、垂直帰
線期間内に収められ、そのパルス幅は約0.5m秒
である。

そして、選局マイコン３４は、この転送パルス
可能期間内にシリアルデータをデータデコーダ２
８に転送する。つまり、第２図イ，ロ，ハに示す
t₁秒後にイネーブル信号（ENABLE）がハイレ
ベルとなり、データデコーダ２８は受信可能状態
に設定されると共に、クロツク信号（CLOCK）
とシリアルデータ（DATA）が転送される。こ
のシリアルデータ（DATA）の転送終了後にエ
ナーブル信号（ENABLE）をローレベルとする。
その後第２図ニに示す様にt₂秒後に垂直帰線期間
が終了し、画面走査期間となる。尚、データデコ
ーダ２８は、この転送されたシリアルデータをデ
コーダしてPLL用ICの制御及び受信バンド設定
用の信号を出力する。尚、この出力信号は、次の
シリアルデータの転送終了時（次の垂直帰線期間
終了時）まで保持される。

尚、本実施例では、PLL用IC２４とデータデ
コーダ２８を別々の回路としたが、例えばデータ
デコーダ機能を備えたPLL用ICを使用しても良
い。

又、本実施例では、選局マイコン３４をもチユ
ーナパツク１０に内蔵したが、別に第５図に示す
様な設置でも良い。

尚、本実施例に於いて、帰線期間を検出する帰
線期間検出手段は、垂直同期分離回路６６と選局
マイコン３４より成つている。又、転送期間を帰
線期間内に制御する制御手段は選局マイコン３４
より成り、具体的にイネーブル信号出力期間を帰
線期間内に収めている。

(ト) 発明の効果 上記の如く、本発明に依れば、チユーナパツク
内でシリアルデータを転送する場合、この転送時
にビートが生じても表示画面には表われず有用で
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は
その動作を説明するための図である。第３図は従
来のチユーナIF一体パツクの外観を示す図、第
４図は従来の回路を説明するための図である。第
５図はPLL用ICを内蔵したチユーナIF一体パツ
クを示す図である。 ２６……局部発振回路、１２……RF入力端子、
２０……混合回路、２４……PLL用IC（局部発振
周波数制御回路）、１０……シールドケース（シ
ールド部）、３４……選局マイコン（制御回路、
帰線期間検出手段、制限手段）、２８……データ
デコーダ、６６……垂直同期分離回路（帰線期間
検出手段）。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも局部発振回路、RF入力端子、混
   合回路及び局部発振周波数制御回路を内蔵するシ
   ールド部と、 前記局部発振周波数制御回路及び前記局部発振
   制御回路用のシリアルデータを出力する制御回路
   と、 前記シールドケース部内に設けられ前記シリア
   ルデータをパラレルデータに変換するデータデコ
   ーダとを、 備えるテレビジヨン放送受信用周波数シンセサ
   イザ選局装置に於て、 垂直同期分離回路から得られる垂直同期信号に
   基づいて映像信号の帰線期間を検出する帰線期間
   検出手段と、 この帰線期間検出手段からの検出信号により前
   記シリアルデータの転送期間を前記帰線期間内に
   制限する制限手段とを、 備えることを特徴とするテレビジヨン放送受信
   用周波数シンセサイザ選局装置。