JPS6388974A

JPS6388974A - テレビジヨン放送受信用周波数シンセサイザ選局装置

Info

Publication number: JPS6388974A
Application number: JP23507286A
Authority: JP
Inventors: Hisao Okada; 久男岡田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-10-02
Filing date: 1986-10-02
Publication date: 1988-04-20
Also published as: JPH0535952B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）　産業上の利用分野本発明は、プレビジコン受像機及びビデオチープレコー
グ等のテレビジョン受信機用の周波数シンセサイザ方式
の選局装置に関する。

（口〉　従来の技術周波数シンセサイザ選局装置及びその連作については、
特開昭６１−１１１３号公報（筆頭分類Ｈ（１３Ｊ７／
２８）及び、オーム社が昭和５５年１２月３０日に発行
した１テレビジヨン・画像工学ハンドブック、テレビジ
ョン学会用の１０２９頁及Ｕ：１０３０頁にも、Ｒされ
極めて周知である。

第３図及び第４８７１は、従来のＰＬＬ周波数シンセサ
イザ選局装置の一例を示している。

第３図はチューナＩＦ一体バツクと呼ばれるものであり
、高周波信号を取り扱うため、′／−ルドケース（１０
）により覆われている。

第４図はこのシールドケース（１０）と選局用ボード（
３０〉を示す図である。第４図に於いて、（１２）はア
ンテナ入力端子（ＲＦ入力端子）である、　（１４）は
ＲＦアンプ、局部発振回路、混合回路を備える狭義のチ
ューナ部である。　（１４ａ）は局部発振出力部である
。　（１６）はＩＦ／検波部であり、中間周波数信号の
増幅及び検波を行い映像信号及び音声１３号を出力する
。

（３２〉は釦入力部である。　（３４）は選局用マイク
ロコンピュータ（選局用マイコン）（制御回路）である
、　（３６）は局部発振周波数制御回路であり、プリス
ケーラ、プログラマブルカウンタ（可変分周器）、位相
比較器等を内蔵する集積回路より成る。尚、以下この集
積回路をＰＬＬ用ＩＣと称す、　（３ｇ）はローパスフ
ィルタであり、チューニングＴＩＥを出力する。　（４
０＞は表示部である。　（４２）はバンド設定用デコー
ダである。このバンド設定用デコーダ（４２）は、選局
マイコン（３４）からのバンド設定用のシリアルデータ
（［１次送られてくるデータ）をパラレルデータ（同時
に出力されるデータ）に変換して、チューナ部（１４）
の受信バンドを切り換える０例えば、Ｖ　ＨＦ帯ローバ
ンド、Ｖ　ＨＦ帯ハイバンド、ＵＨＦ帯、ＣＡＴＶ用の
帯域の４つの帯域を切り換える。

（５０）はチューナ部（１４）の局部発振信号をＰＬＬ
ＩＣ（３６）に送る同軸ケーブルである。

ところで、この同軸ケーブル（５０）を介して伝送され
る局部発振信号は５０ＭＨ２〜Ｉ　ＧＤ３と非常に高く
、又、広帯域である。このため、この同軸ケーブルの入
力出力端でのマツチングが難しく反射等により不要輻射
が発生し、ビート等が発生する。

この同軸ケーブルによる不要輻射については、特開昭６
０−７７５３３号公報（筆頭分類）１０４Ｂ１／１１３
）に示され、この防止方法として同軸ケーブルに導線を
巻き付ける方法が提案きれている。又、実公昭５８−２
１２４１号公報（筆頭分類ＨＯ４Ｂ１１０８）にはプリ
スケーラをシールドケースに内蔵もしくは合体仕しめて
同軸ケーブルの使用を中止するものである。

〈ハ）　　発明が解決しようとする問題点このようにプ
リスケーラをチューナバック内に配した例を第５図に示
す、第５図は第４図のＰＬＬ用ＩＣ（３６）、ローパス
フィルタ（３８）をチューナバック（１０）内に配して
いる。又、ＰＬＬｐｉ４ｆｃ（第５図では図示省略）用
のプログラマブルカウンタのカウンタ値及び、受信バン
ド設定用のデータは、選局マイコン（３４）よりシリア
ルなデータとして信号線＜Ｄ＞を介してシールドケース
（１０）内に伝送きれる。シールドケース（１０）内に
は、このシリアルなデータを解読するデータデコーダ（
図示せず）が配いれている。このデータデコーダにより
、ＰＬＬ用ＩＣのカウンタ値及びチューナの受信バンド
のデータがパラレルな信号として出力されてチューナの
受信バンド及びＰＬＬ用ＩＣの設定が行なわれる。

この様に選局マイコン（３４）からのデータをシリアル
なデータとして伝送すればこの信号線（Ｄ＞の本数を減
らすことが出来る１例えば、この信号線（Ｄ）をデータ
線、クロック線、イネーブル線の３本により構成出来る
。又、当然のことであるが、このようにすれば、出力用
端子の数も少なくて良＜、選局マイコンとしてマイフン
を選ぶ場合、選択の自由度が向上する。

ところで、この選局マイコン（３４）からデータデコー
ダへのシリアルデータの転送は、通常５〜２０ｍ５ｅｃ
の間隔で行なわれている。

どころで、このシリアルデータの転送時に映像信号にビ
ート妨害が発生しでしまう。

本発明は上記の様にシールドケース（１０）内にデータ
デコーダを内蔵し、このデータデコーダにシリアルデー
タを入力する選局回路に於いて、このシリアルデータの
転送時に発生するビート妨害を防止するものである。

（ニ）問題点を灯決するだめの手段本発明は、映像信号の帰線期間を検出する帰線期間検出
手段と、二の帰線期間検出手段からの検出ｆｆＪ号によ
りシリアルデータの転送期間を前記帰線期間内に制限す
る制限手段とを、備えることを特徴とする。

（ホ）　作用本発明は、上記の様な構成なので、シリアルデ−タは、
帰線期間内（例えば垂直帰線期間）に伝送される。依っ
て、ビート妨害が生じても、帰線期間内であるので、受
像管に映し出されることは無い。

（へ）実施例第１図及び第２図を参照しつつ本発明の一実施例を説明
する。尚、本実施例は、選局マイコン（３４）をもチュ
ーナパック（１０）内に内蔵している。

第１図に於いて、（１２）はアンブナ端子である（尚、
通常アンテナ入力端子として、ＵＨＦ端子とＶＨＦ端子
を備えるが本件と直接関係がないので省略した）、　（
１８）はＲＦアンプ（高周波増幅回路）である、　（２
０）は混合回路である。　（２２）はＩＦ／検波回路で
ある。　（２２ａ）は映像信号出力端、（２２ｂ）はＡ
ＦＴ電圧出力端である。

（２４）はＰＬＬ用ＩＣである。　（２６）は局部発振
回路である。尚、ＰＬＬ用ＩＣ（２４）の位相比較出力
を平滑するローパスフィルターは図示省略した。

（３４）は選局マイフン、（２８）はデータデコーダで
ある０選局マイコン（３４）は、ＰＬＬ用ＩＣの可変分
周比のデータ及び受信ハンドのデータをシリアルデータ
として出力する。データデコーダ（２８）は、このシリ
アルデータをデコードしてバンドデータとして出力する
。このバンドデータによりＲＦアンプ（１８）混合回路
（２０）局部発振周波数回路（２６）の内部スイッチが
切り換えられて所定のバンドの受信状態となる。又、デ
ータデコーダ（２８）は、ＰＬＬ用ＩＣの可変分周比の
シリアルデータ（受信チャンネルのデータ）をデコード
して、ＰＬＬ用ＩＣ（２４）に出力している。

（６０）は水平同期信号検出回路、（６２）はＡＦＴカ
ーブ用ウィンドコンパレータ、（６４）はゲート回路で
ある。尚、この回路（６０）（６２）（６４）は探局用
又はＡＦＴ制御用の信号を出力する回路群である。

尚、ＡＦＴ信号と水平同期信号により探局を行うことは
、特公昭６１−１１０２７号公報く筆頭分類ＨＯ４ＮＳ
／４４）及び前述の「テレビジョン・画像工学ハンドブ
ック、１０３０．１０３１頁等にも示され極めて周知で
あるので説明は省略する。

（６６）は本発明の特徴である垂直同期信号分離回路で
ある。

上記の動作を説明する。映像信号の有無（同調時、非同
調時のこと）が明確でない時１選局マイコン（３４）は
、１６７ｍ秒間隔でシリアルデータをデータデコーダ（
２８）に転送する。

又、ゲート回路（６４）からの信号等により選局マイコ
ン（３４）が、映像信号の存在を検出する（例えば、水
平同期信号の有無でも良い）と、選局マイコン（３４）
は転送タイミングを垂直帰線期間に同期させる。つまり
、選局マイコン（３４）は、垂直帰線期間内にシリアル
データを転送して表示画面でのビートを防止する。

選局マイコン（３４）は、垂直帰線期間を垂直同期信号
分離回路（６６）からの出力により検出する。この垂直
同期信号分離回路（６６）は垂直同期信号を検出して、
検出時に検出信号（パルス幅が３Ｈ以上）を出力する６
選局マイコン（３４）は、この検出信号の幅をカウント
して３Ｈだと、垂直同期信号と判断して、第２図（ニ）
に示す様に転送可能期間（Ｖ’５ＹＮＣ）を設定する。

尚、この転送可能期間（Ｖ’　５ＹＮＣ）は当然第２図
（ホ）に示す様に、垂直帰線期間内に収められ、そのパ
ルス幅は約０．５ｍ秒である。

そして、選局マイコン（３４）は、この転送パルス可能
期間内にシリアルデータをデータデコーダ（２８）に転
送する。つまり、第２図（イ）（ロ）（ハ）に示す（ｔ
ｌ）秒後にエナーブル信号（ＥＮＡＢＬＥ）がハイレベ
ルとなり、データデコーダ（２８）は受信可能状態に設
定されると共に、クロンク信号（ＣＬＯＣＫ）とシリア
ＪＬ、データ（ＤＡＴＡ）が転送される。このシリアル
データ（ＤＡＴＡ）の転送終了後ニエナープル信号（Ｅ
ＮＡＢＬＥ）をローレベルとする。その後第２図（ニ）
に示す様に（ｔ２）秒後に垂直帰線期間が終了し、画面
走査期間となる。尚、データデコーダ＜２８）は、この
転送されたシリアルデータをデコードしてＰＬＬ用ＩＣ
の制御及び受信バンド設定用のは号を出力する。尚、こ
の出力信号は、次のシリアルデータ時く次の垂直帰線期間終了時）まで保持きれる。

尚、本実施例では、ＰＬＬ用ｒｃ（２４）とデータデコ
ーダ（２８）を別々の回路としたが、例えばデータデコ
ーダ機能を備えたＰＬＬ用ＩＣを使用しても良い。

又、本実施例では、選局マイコン（３４）をもチューナ
パック（１０）に内蔵したが、別に第５図に示す様な設
置でも良い。

尚、本実施例に於いて、帰線期間を検出する帰線期間検
出手段は、垂直同期分離回路〈６６〉と選局マイコン（
３４）より成っている。又、転送期間を帰線期間内に制
御する制限手段は選局マイコン（３４）より成り、具体
的にエナーブル信号出力期間を帰線期間内に収めている
。

（ト）発明の効果上記の如く、本発明に依れば、チューナバック内でシリ
アルデータを転送する場合、この転送時にビートが生じ
ても表示画面には表われず有用である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図はその動作
を説明するための図である。第３１！４は従来のチューナ！Ｆ一体パツクの外観を示
す図、第４図は従来の回路を説明するための図である。第５図はＰＬＬ用ＩＣを内蔵したチューナＩＦ一体バン
クを示す図である。〈２６）・・・局部発振回路、　（１２）・・・ＲＦ入
力端子。（２０）・・・混合回路、　（２４）・・・ＰＬＬ用Ｉ
Ｃ（局部発振周波数制御回路）、（１０）・・・シール
ドケース（シールド部）、（３４）・・・選局マイコン
（制御回路、帰線期間検出手段、制限手段）、（２８）
・・・データデコーダ。（６６）・・・垂直同期分離回路（帰線期間検出手段〉
。

Claims

【特許請求の範囲】

（１）少なくとも局部発振回路、ＲＦ入力端子、混合回
路及び局部発振周波数制御回路を内蔵するシールド部と
、前記局部発振周波数制御回路及び前記局部発振回路制御
用のシリアルデータを出力する制御回路と、前記シールドケース部内に設けられ前記シリアルデータ
をパラレルデータに変換するデータコータとを、備えるテレビジョン放送受信用周波数シンセサイザ選局
装置に於いて、映像信号の帰線期間を検出する帰線期間検出手段と、この帰線期間検出手段からの検出信号により前記シリア
ルデータの転送期間を前記帰線期間内に制限する制限手
段とを、備えることを特徴とするテレビジョン放送受信用周波数
シンセサイザ選局装置。