JPH05344749A

JPH05344749A - インバータ駆動回路

Info

Publication number: JPH05344749A
Application number: JP4168248A
Authority: JP
Inventors: Hideo Ikeda; 英夫池田; Masao Osawa; 正雄大沢; Masahiro Matsushima; 昌宏松島
Original assignee: Sanden Corp
Current assignee: Sanden Corp
Priority date: 1992-06-04
Filing date: 1992-06-04
Publication date: 1993-12-24

Abstract

(57)【要約】【目的】ゲート駆動回路に必要な電源の個数を削減
し、かつ負荷短絡等によるスイッチング素子の破壊も防
止する。【構成】直流電源１に、直列に接続された２個のスイ
ッチング素子を複数組並列に接続したインバータ回路に
おいて、直流電源１の（＋）側に接続されるスイッチン
グ素子Ｑ１〜Ｑ３のゲート駆動回路ＧＤ１〜ＧＤ３をパ
ルストランス１３を用いて構成し、（−）側に接続され
るスイッチング素子Ｑ４〜Ｑ６のゲート駆動回路ＧＤ４
〜ＧＤ６をパルストランスを使用しないで構成したイン
バータ駆動回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のスイッチング素
子により直流電源を交流電源に変換するインバータ回路
に関し、とくに複数のスイッチング素子のゲート駆動回
路に関する。

【０００２】

【従来の技術】誘導モータやブラシレスモータの駆動、
無停電電源装置などに利用される、直流電源を複数のス
イッチング素子により交流電源に変換するインバータ回
路が知られている。このインバータ回路は、例えば図５
に示すように構成されている。図５において、１は直流
電源を示しており、この直流電源１に、直列に接続され
た２個のスイッチング素子（Ｑ）が複数組（図示例では
３組）並列に接続されている。図において、ＯＣは過電
流検出回路、ＧＤ１〜ＧＤ３およびＧＤ１’〜ＧＤ３’
は各スイッチング素子Ｑ１〜Ｑ６のゲート駆動回路、２
は３相モータ等の負荷、３はスイッチング制御回路をそ
れぞれ示している。

【０００３】このようなインバータ回路において、従来
は、各スイッチング素子Ｑ１〜Ｑ６のゲート駆動回路Ｇ
Ｄ１〜ＧＤ３、ＧＤ１’〜ＧＤ３’を全て、フォトカプ
ラを使用したゲート駆動回路（例えば図３に示すゲート
駆動回路、回路の詳細については後述する。）や、パル
ストランスを使用したゲート駆動回路（例えば図２に示
すゲート駆動回路、回路の詳細については後述する。）
で構成していた。

【０００４】

【発明が解決しようとする課題】しかしながら、図３に
示すフォトカプラ４を使用したゲート駆動回路の場合ゲ
ート駆動に２つの電源Ｖ１、Ｖ２が必要となるが、この
ゲート駆動回路をスイッチング素子Ｑ１〜Ｑ６に用いた
場合、図５の直流電源１の（＋）側に接続されるスイッ
チング素子Ｑ１〜Ｑ３を駆動するのに６個の電源、
（−）側に接続されるスイッチング素子Ｑ４〜Ｑ６はエ
ミッタが共通になっているため２個の電源、計８個の電
源が必要になり、電源の個数が多いという問題がある。

【０００５】一方図２に示すようなパルストランス１３
を使用したゲート駆動回路の場合電源は必要ないが、こ
のゲート駆動回路を全てのスイッチング素子Ｑ１〜Ｑ６
に用いた場合、次のような問題を生じるおそれがある。
すなわち、この種ゲート駆動回路では、オフ信号伝達遅
れ時間が長いため、たとえば負荷としてのモータ端子間
の短絡等があった場合、過電流検出回路ＯＣにて過電流
を検出し、スイッチング制御回路３を全てオフにし、各
スイッチング素子Ｑ１〜Ｑ６を保護するようにしている
が、上記のように遅れがあるため保護できない場合があ
る。つまり、負荷の短絡等でスイッチング素子が破壊さ
れるおそれがある。

【０００６】本発明は、このような従来回路における問
題点に着目し、ゲート駆動回路に必要な電源の個数を大
幅に削減でき、しかも負荷短絡等によるスイッチング素
子の破壊を確実に防止できるインバータ駆動回路を提供
することを目的とする。

【０００７】

【課題を解決するための手段】この目的に沿う本発明の
インバータ駆動回路は、直列に接続された２個のスイッ
チング素子を、直流電源に複数組並列に接続して構成し
た、直流を交流に変換するインバータ回路において、前
記直流電源の（＋）側に接続しているスイッチング素子
のゲート駆動回路を、パルストランスを使用したゲート
駆動回路から構成し、直流電源の（−）側に接続されて
いるスイッチング素子のゲート駆動回路を、パルストラ
ンスを使用しないゲート駆動回路から構成したものから
成る。

【０００８】上記パルストランスを使用しないゲート駆
動回路は、たとえば前述のフォトカプラを使用したゲー
ト駆動回路から構成される。

【０００９】

【作用】このようなインバータ駆動回路においては、直
流電源の（＋）側に接続されているスイッチング素子の
ゲート駆動回路にはパルストランスを使用したゲート駆
動回路が用いられるので、このゲート駆動回路部分には
電源は不要である。直流電源の（−）側に接続されてい
るスイッチング素子のゲート駆動回路には、パルストラ
ンスを使用しないゲート駆動回路、たとえばフォトカプ
ラを使用したゲート駆動回路が用いられるので、基本的
に２つの電源が必要となる。したがって、ゲート駆動回
路に必要な電源の個数としては合計２つでよく、従来
の、全てのゲート駆動回路をフォトカプラを使用したゲ
ート駆動回路から構成した場合に比べ、大幅に削減され
る。

【００１０】また、直流電源の（＋）側に接続されるス
イッチング素子と（−）側に接続されるスイッチング素
子は直列に接続され、（−）側に接続されるスイッチン
グ素子はパルストランスを使用しないゲート駆動回路で
駆動されるので、極めて早くオフする。したがって結
局、直列に接続されたスイッチング素子の回路が極めて
早くオフされ、負荷短絡等によるスイッチング素子の破
壊は確実に防止される。

【００１１】

【実施例】以下に、本発明の望ましい実施例を図面を参
照して説明する。図１は、本発明の一実施例に係るイン
バータ回路およびインバータ駆動回路を示している。図
において、１は直流電源、２は負荷としての３相モー
タ、３はスイッチング制御回路、ＯＣは過電流検出回路
をそれぞれ示している。

【００１２】直流電源１には、直列に接続された２個の
スイッチング素子が３組並列に接続されている。直流電
源１の（＋）側にはスイッチング素子Ｑ１〜Ｑ３が接続
され、直流電源１の（−）側にはスイッチング素子Ｑ４
〜Ｑ６が接続されている。各スイッチング素子Ｑ１〜Ｑ
６は、スイッチング制御回路３からの信号に基づいて、
ゲート駆動回路ＧＤ１〜ＧＤ６によりオン、オフ駆動さ
れるようになっている。このインバータ回路では、直流
電源が６個のスイッチング素子で３相交流電源に変換さ
れ、３相モータが駆動される。スイッチング素子には、
本実施例ではインシュレーテッド・ゲート・バイポーラ
・トランジスタを用いている。

【００１３】直流電源１の（＋）側に接続されているス
イッチング素子Ｑ１〜Ｑ３のゲート駆動回路ＧＤ１〜Ｇ
Ｄ３は、図２に示すようなパルストランス１３を使用し
たゲート駆動回路から構成されている。このゲート駆動
回路（ＧＤ１〜ＧＤ３）においては、ＡＮＤ回路１１、
１２の一方には、同一周波数で位相の反転したクロック
信号ＣＬ１、ＣＬ２が常時供給されている。

【００１４】スイッチング素子Ｑ１（Ｑ２、Ｑ３）オン
時の動作としては、互いに接続されたＡＮＤ回路１１、
１２の他方側に、スイッチング制御回路３からの信号
（高レベル）が入力されると、ＣＬ１、ＣＬ２がパルス
トランス１３の一次側に送られ、さらに誘導電力として
２次側に送られる。この交流パルスは、ダイオード１４
とコンデンサ１５により、整流、平滑化され、直流電圧
に変換された後、ダイオード１７、抵抗１９を通してス
イッチング素子Ｑ１（Ｑ２、Ｑ３）をオンする。

【００１５】スイッチング素子Ｑ１（Ｑ２、Ｑ３）オフ
時の動作としては、スイッチング制御回路３からの信号
がオフになると（低レベルになると）、ＡＮＤ回路１
１、１２の出力はいずれも低レベルとなり、パルストラ
ンス１３はオフする。したがって、コンデンサ１５に蓄
えられた電荷は抵抗１６により放電され、トランジスタ
１８のベースは、ダイオード１７が接続されているため
エミッタよりも低電位となり、ベース電流が流れてトラ
ンジスタ１８がオンする。トランジスタ１８がオンする
と、スイッチング素子Ｑ１（Ｑ２、Ｑ３）のゲートに蓄
えられていた電荷は抵抗１９、トランジスタ１８へと流
れ、スイッチング素子はオフする。

【００１６】このスイッチング素子オフ時の動作におい
ては、スイッチング制御回路３がオフしてからスイッチ
ング素子がオフするまでの時間（オフ信号伝達遅れ時
間）は、コンデンサ１５の放電に時間を要するため、次
に述べる図３のフォトカプラ方式よりは遅れる。しか
し、このパルストランス１３を用いたゲート駆動回路の
場合、オンオフ制御信号だけでなく電力も伝達できるの
で、スイッチング素子を駆動するための電源は不要であ
る。

【００１７】直流電源１の（−）側に接続されているス
イッチング素子Ｑ４〜Ｑ６のゲート駆動回路ＧＤ４〜Ｇ
Ｄ６は、パルストランスを使用しないゲート駆動回路、
たとえば図３に示すようなフォトカプラ４を用いたゲー
ト駆動回路から構成されている。

【００１８】このゲート駆動回路によるスイッチング素
子Ｑ４（Ｑ５、Ｑ６）のオン時の動作としては、スイッ
チング制御回路３からの信号によりフォトカプラ４がオ
ンし、トランジスタ５がオンする。さらにトランジスタ
６がオンすると同時にトランジスタ７がオフし、順バイ
アス電源Ｖ１よりトランジスタ６、抵抗１０を通して電
流が流れ、スイッチング素子Ｑ４（Ｑ５、Ｑ６）がオン
する。

【００１９】スイッチング素子Ｑ４（Ｑ５、Ｑ６）オフ
時の動作としては、スイッチング制御回路３よりオフ信
号がフォトトカプラ４に送られ、トランジスタ５がオフ
する。さらにトランジスタ６がオフすると同時にトラン
ジスタ７がオンし、逆バイアス電源Ｖ２より抵抗１０、
トランジスタ７の経路で逆バイアス電流が流れ、オン時
にスイッチング素子のゲートに蓄えられた電荷が急速に
引き抜かれ、急速にスイッチング素子はオフする。

【００２０】このフォトカプラ４を用いたゲート駆動回
路においては、スイッチング素子を駆動するのに２個の
電源Ｖ１、Ｖ２が必要であるが、フォトカプラ４の場合
オフ信号伝達遅れ時間が短いため、スイッチング制御回
路３がオフしてからスイッチング素子がオフするまでの
時間は、パルストランスを用いた方式に比べはるかに短
い。

【００２１】上記の如く、本実施例装置では、直流電源
１の（＋）側に接続されているスイッチング素子Ｑ１〜
Ｑ３のゲート駆動回路ＧＤ１〜ＧＤ３には電源は不要
で、直流電源１の（−）側に接続されているスイッチン
グ素子Ｑ４〜Ｑ６のゲート駆動回路ＧＤ４〜ＧＤ６に、
エミッタが共通になってるため（導通されているた
め）、２個の電源Ｖ１、Ｖ２が必要になる。つまり、本
インバータ回路のゲート駆動回路には、総計２個の電源
があればよく、従来の、全てのゲート駆動回路に電源を
要していた場合に比べ、電源の個数が大幅に削減され
る。

【００２２】また、スイッチング素子Ｑ１〜Ｑ３とスイ
ッチング素子Ｑ４〜Ｑ６は直列に接続されているので、
いずれか一方のスイッチング素子が早くオフすれば、直
列に接続されたスイッチング素子回路としてもオフでき
る。スイッチング素子Ｑ４〜Ｑ６は、パルストランスを
使用しない、フォトカプラ４を用いたゲート駆動回路Ｇ
Ｄ４〜ＧＤ６によって駆動されるので、オフ信号伝達遅
れ時間が極めて短く、スイッチング素子回路は極めて早
くオフできる。したがって、仮にモータ２に短絡等があ
った場合にも、スイッチング素子の破壊は確実に防止さ
れる。

【００２３】なお上記実施例においては、ゲート駆動回
路ＧＤ４〜ＧＤ６にフォトカプラ４を用いたものを使用
したが、パルストランスを使用しないゲート駆動回路と
しては、フォトカプラを用いないものも使用可能であ
る。つまり、絶縁の必要がない場合には、フォトカプラ
を使用しないゲート駆動回路を構成できる。

【００２４】例えば図４に一例を示すように、スイッチ
ング制御回路３からの信号を抵抗２５を介してトランジ
スタ２０に直接送るようにしたゲート駆動回路を挙げる
ことができる。このゲート駆動回路においては、スイッ
チング素子オン時の動作としては、スイッチング制御回
路３の出力が低レベルになると、トランジスタ２０がオ
ンし、さらにトランジスタ２１、２２もオンする。ま
た、トランジスタ２３がオン、トランジスタ２４がオフ
し、スイッチング素子Ｑ４（Ｑ５、Ｑ６）がオンする。
図において、２６、２７、２８、２９、３０は抵抗、Ｖ
１は順バイアス電源、Ｖ２は逆バイアス電源を示してい
る。

【００２５】スイッチング素子オフ時の動作としては、
スイッチング制御回路３の出力が高レベルになると、ト
ランジスタ２０がオフ、トランジスタ２１、２２もオフ
となり、トランジスタ２３がオフ、トランジスタ２４が
オンし、スイッチング素子のゲートに蓄えられていた電
荷がトランジスタ２４を通して流れ、スイッチング素子
が急速にオフする。

【００２６】さらに、前記図１には、３相インバータ回
路を例として挙げたが、本発明は単相にも同様に適用可
能である。

【００２７】

【発明の効果】以上説明したように、本発明のインバー
タ駆動回路によるときは、直流電源の（＋）側に接続さ
れるスイッチング素子をパルストランスを使用したゲー
ト駆動回路で駆動し、（−）側に接続されるスイッチン
グ素子をパルストランスを使用しないゲート駆動回路で
駆動するようにしたので、ゲート駆動回路に必要な電源
の数を大幅に低減でき、回路構成を小型化、簡素化でき
るとともにコストの低減をはかることができる。

【００２８】また、（−）側に接続されるスイッチング
素子用ゲート駆動回路の応答速度が速く、とくにオフ信
号伝達遅れ時間が短いので、負荷短絡等の場合にもスイ
ッチング素子の破壊を確実に防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るインバータ駆動回路の
回路図である。

【図２】図１の回路のゲート駆動回路ＧＤ１〜ＧＤ３に
用いられるゲート駆動回路の一例を示す回路図である。

【図３】図１の回路のゲート駆動回路ＧＤ４〜ＧＤ６に
用いられるゲート駆動回路の一例を示す回路図である。

【図４】図１の回路のゲート駆動回路ＧＤ４〜ＧＤ６に
用いられるゲート駆動回路の他の例を示す回路図であ
る。

【図５】従来のインバータ駆動回路の回路図である。

【符号の説明】

１直流電源２負荷としての３相モータ３スイッチング制御回路４フォトカプラ５、６、７、１８、２０、２１、２２、２３、２４ト
ランジスタ１３パルストランスＱ１、Ｑ２、Ｑ３（＋）側に接続されるスイッチング
素子Ｑ４、Ｑ５、Ｑ６（−）側に接続されるスイッチング
素子ＧＤ１、ＧＤ２、ＧＤ３パルストランスを使用したゲ
ート駆動回路ＧＤ４、ＧＤ５、ＧＤ６パルストランスを使用しない
ゲート駆動回路

Claims

【特許請求の範囲】

【請求項１】直列に接続された２個のスイッチング素
子を、直流電源に複数組並列に接続して構成した、直流
を交流に変換するインバータ回路において、前記直流電
源の（＋）側に接続しているスイッチング素子のゲート
駆動回路を、パルストランスを使用したゲート駆動回路
から構成し、直流電源の（−）側に接続されているスイ
ッチング素子のゲート駆動回路を、パルストランスを使
用しないゲート駆動回路から構成したことを特徴とする
インバータ駆動回路。
【請求項２】前記パルストランスを使用しないゲート
駆動回路を、フォトカプラを使用したゲート駆動回路か
ら構成した請求項１記載のインバータ駆動回路。