JPH05343622A - Semiconductor integrated circuit having self-diagnostic circuit - Google Patents

Semiconductor integrated circuit having self-diagnostic circuit

Info

Publication number
JPH05343622A
JPH05343622A JP4150449A JP15044992A JPH05343622A JP H05343622 A JPH05343622 A JP H05343622A JP 4150449 A JP4150449 A JP 4150449A JP 15044992 A JP15044992 A JP 15044992A JP H05343622 A JPH05343622 A JP H05343622A
Authority
JP
Japan
Prior art keywords
test function
circuit
semiconductor integrated
integrated circuit
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4150449A
Other languages
Japanese (ja)
Inventor
Kazuhiko Abe
和彦 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4150449A priority Critical patent/JPH05343622A/en
Publication of JPH05343622A publication Critical patent/JPH05343622A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To accurately detect whether test function is started when an abnormal leak current different from a normal current flows, in the case of judgment of the test function of a semiconductor integrated circuit. CONSTITUTION:A resistor R1 is connected with a signal line 2 connecting an input terminal A with an inverter 1. An N-channel type MOS transistor Q1 is connected in series with the resistor R1. The output terminal of a test function switching circuit 11 is connected with an internal circuit 10 and the gate of the transistor Q1. When a test function control signal 3 as the output of the test function switching circuit 11 is activated, the transistor Q1 is in the state of electric continuity. By measuring a current flowing through the transistor Q1, the test function of a semiconductor integrated circuit is judged.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、自己診断回路を有する
半導体集積回路に関し、特にテスト機能の検出回路を有
する半導体集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit having a self-diagnosis circuit, and more particularly to a semiconductor integrated circuit having a test function detecting circuit.

【0002】[0002]

【従来の技術】従来の自己診断回路を有する半導体集積
回路としては、図3に示すように、クロック信号CL1
をゲート入力とするP型MOSトランジスタQ6と、テ
スト機能制御信号T1をゲート入力とするN型MOSト
ランジスタQ7とが電源とグランドとの間に直列に接続
されて構成している回路がある。
2. Description of the Related Art As a semiconductor integrated circuit having a conventional self-diagnosis circuit, as shown in FIG.
There is a circuit configured by connecting a P-type MOS transistor Q6 having a gate input thereof as a gate input and an N-type MOS transistor Q7 having a gate input of a test function control signal T1 in series between a power supply and a ground.

【0003】図3に示すような回路におけるテスト機能
の検出は、テスト機能検出回路を活性又は非活性とし、
それら2つの状態において半導体集積回路全体の電源電
流を測定して、これらを比較することにより判定してい
る。次に、この具体的方法について説明する。
To detect a test function in a circuit as shown in FIG. 3, the test function detection circuit is activated or deactivated,
In these two states, the power supply current of the entire semiconductor integrated circuit is measured, and these are compared to make a determination. Next, this specific method will be described.

【0004】図3において、テスト機能切換回路22に
よってテスト機能が活性化されると、テスト機能制御信
号T1がハイになる。このとき、クロック信号CL1を
ロウにすることにより、電源−グランド間にトランジス
タQ6,Q7のチャネル幅で決まる直流電流I1が流れ
る。この状態で半導体集積回路全体の電源−グランド間
に流れる直流電流I2(図示せず)を測定する。テスト
機能をテスト機能切換回路22によって非活性にする
と、テスト機能制御信号T1はロウになり、トランジス
タQ7がオフ状態になるため、トランジスタQ6,Q7
を介して電流は流れない。この状態で更に半導体集積回
路全体の電源−グランド間に流れる直流電流I3(図示
せず)を測定する。I1≦(I2−I3)であるならば
テスト機能は活性化されていることを検出でき、I1>
(I2−I3)であるならばテスト機能は活性化されて
いないことを検出できる。
In FIG. 3, when the test function is activated by the test function switching circuit 22, the test function control signal T1 goes high. At this time, the DC signal I1 determined by the channel width of the transistors Q6 and Q7 flows between the power supply and the ground by setting the clock signal CL1 to low. In this state, the direct current I2 (not shown) flowing between the power supply and the ground of the entire semiconductor integrated circuit is measured. When the test function is deactivated by the test function switching circuit 22, the test function control signal T1 goes low and the transistor Q7 is turned off. Therefore, the transistors Q6 and Q7 are turned on.
No current flows through. In this state, a DC current I3 (not shown) flowing between the power supply and the ground of the entire semiconductor integrated circuit is further measured. If I1 ≦ (I2-I3), it can be detected that the test function is activated, and I1>
If it is (I2-I3), it can be detected that the test function is not activated.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た従来の自己診断回路を有する半導体集積回路では、検
出回路選択時と非選択時の直流電流を測定してこれらの
値を比較判定するため、非選択時の直流電流値と比較し
て、選択時の直流電流値が電流計で十分判定可能な大き
さになるように、検証回路を流れる直流電流値を設定す
る必要がある。
However, in the semiconductor integrated circuit having the above-mentioned conventional self-diagnosis circuit, the DC currents when the detection circuit is selected and when the detection circuit is not selected are measured, and these values are compared and judged. It is necessary to set the value of the DC current flowing through the verification circuit so that the value of the DC current at the time of selection can be sufficiently judged by the ammeter as compared with the value of the DC current at the time of selection.

【0006】特に、開発初期段階の半導体集積回路によ
っては、拡散プロセスの不安定性によるエッチング不足
及びゴミ等により、回路動作以外のリーク電流が流れる
可能性が高い。このため、正常な回路動作による直流電
流値に対して、検証回路の電流値を設定していると、リ
ーク電流が大きい場合には正しい判定ができなくなると
いう問題点がある。
In particular, depending on the semiconductor integrated circuit in the early stage of development, there is a high possibility that leakage current other than circuit operation will flow due to insufficient etching due to instability of the diffusion process and dust. Therefore, if the current value of the verification circuit is set with respect to the DC current value due to normal circuit operation, there is a problem that correct determination cannot be performed when the leak current is large.

【0007】例えば、正常時において、検証回路非選択
時に、1μAの電流が流れる半導体集積回路では、検証
回路で10μA程度流れるようにトランジスタのサイズ
を設定しておくと、検証回路選択時は約11μAの電流
が流れて、テスト機能が設定されたと正しく判定するこ
とができる。しかし、正常動作による回路電流以外のリ
ーク電流が1mAを越すと、検証回路選択時は約1.0
1mAの電流が流れて、測定誤差等を考慮すると正しい
判定ができなくなってしまうという問題点がある。
For example, in a semiconductor integrated circuit in which a current of 1 μA flows normally when the verification circuit is not selected, if the transistor size is set so that about 10 μA flows in the verification circuit, about 11 μA will be selected when the verification circuit is selected. It is possible to correctly determine that the test function has been set by the current flowing in. However, if the leakage current other than the circuit current due to normal operation exceeds 1 mA, it will be about 1.0 when the verification circuit is selected.
There is a problem in that a current of 1 mA flows and correct determination cannot be performed if a measurement error or the like is taken into consideration.

【0008】本発明はかかる問題点に鑑みてなされたも
のであって、正常電流以外の異常なリーク電流が流れて
も、テスト機能に入ったか否かの検出を正確に行うこと
ができる自己診断回路を有する半導体集積回路を提供す
ることを目的とする。
The present invention has been made in view of the above problems, and even if an abnormal leak current other than the normal current flows, it is possible to accurately detect whether or not the test function has been entered. It is an object to provide a semiconductor integrated circuit having a circuit.

【0009】[0009]

【課題を解決するための手段】本願第1の発明に係る自
己診断回路を有する半導体集積回路は、自己診断回路を
有する半導体集積回路において、入力又は入力パッドと
入力回路を結ぶ信号線と、この信号線と電源又はグラン
ドとの間に設けられて直列に接続される抵抗素子及びM
OSトランジスタとを有し、前記MOSトランジスタの
ゲートに印加するテスト機能制御信号が活性化されたと
きに、前記MOSトランジスタが導通状態になることを
特徴とする。
A semiconductor integrated circuit having a self-diagnosis circuit according to a first invention of the present application is a semiconductor integrated circuit having a self-diagnosis circuit, and a signal line connecting an input or an input pad to the input circuit, A resistance element and M which are provided between the signal line and the power supply or the ground and are connected in series
An OS transistor is provided, and the MOS transistor becomes conductive when a test function control signal applied to the gate of the MOS transistor is activated.

【0010】本願第2の発明に係る自己診断回路を有す
る半導体集積回路は、自己診断回路を有する半導体集積
回路において、入力又は入力パッドと入力回路を結ぶ信
号線と、この信号線とグランドとの間に設けられて直列
に接続される第1の抵抗素子及び第1のMOSトランジ
スタと、この信号線と電源との間に設けられて直列に接
続される第2の抵抗素子及び第2のMOSトランジスタ
とを有し、前記第1のMOSトランジスタのゲートに印
加する第1のテスト機能制御信号が活性化されたとき
に、前記第1のMOSトランジスタが導通状態になり、
前記第2のMOSトランジスタのゲートに印加する第2
のテスト機能制御信号が活性化されたときに、前記第2
のMOSトランジスタが導通状態になることを特徴とす
る。
A semiconductor integrated circuit having a self-diagnosis circuit according to a second aspect of the present invention is a semiconductor integrated circuit having a self-diagnosis circuit, wherein a signal line connecting an input or an input pad and an input circuit, and the signal line and ground are provided. A first resistance element and a first MOS transistor which are provided between and connected in series, and a second resistance element and a second MOS which are provided between the signal line and the power supply and connected in series A first MOS transistor having a transistor, and the first MOS transistor is turned on when a first test function control signal applied to the gate of the first MOS transistor is activated.
A second voltage applied to the gate of the second MOS transistor
When the test function control signal of the
Is characterized in that the MOS transistor is turned on.

【0011】そして、本願第1及び第2の発明において
は、テスト機能制御信号により導通状態となったMOS
トランジスタを流れる電流を測定することにより、半導
体集積回路のテスト機能の判定をすることが好ましい。
In the first and second inventions of the present application, the MOS which is rendered conductive by the test function control signal.
It is preferable to determine the test function of the semiconductor integrated circuit by measuring the current flowing through the transistor.

【0012】[0012]

【作用】本発明に係る自己診断回路を有する半導体集積
回路においては、入力端子と入力回路を結ぶ信号線と、
電源又はグランドとの間に設けられ、直列に接続される
抵抗素子及びMOSトランジスタを有し、このMOSト
ランジスタのゲートに印加するテスト機能制御信号が活
性化されたときに、前記MOSトランジスタが導通状態
になる。そして、テスト機能制御信号により導通状態と
なったMOSトランジスタを流れる電流を測定すること
により、半導体集積回路のテスト機能の判定をする。こ
れらにより、本発明に係る自己診断回路を有する半導体
集積回路は、電源電流が正常電流以外の異常なリーク電
流によって大きくなってしまった場合でも、テスト機能
に入ったか否かの検出を正確に行うことができる。
In the semiconductor integrated circuit having the self-diagnosis circuit according to the present invention, a signal line connecting the input terminal and the input circuit,
It has a resistance element and a MOS transistor which are provided between the power supply and the ground and are connected in series, and the MOS transistor is in a conductive state when a test function control signal applied to the gate of the MOS transistor is activated. become. Then, the test function of the semiconductor integrated circuit is determined by measuring the current flowing through the MOS transistor that is rendered conductive by the test function control signal. As a result, the semiconductor integrated circuit having the self-diagnosis circuit according to the present invention accurately detects whether or not the test function has been entered, even when the power supply current is increased by an abnormal leak current other than the normal current. be able to.

【0013】[0013]

【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
Embodiments of the present invention will now be described with reference to the accompanying drawings.

【0014】図1は、本発明の第1の実施例に係る自己
診断回路を有する半導体集積回路を示すブロック図であ
る。入力端子Aは、初段回路であるインバータ1を介し
て内部回路10に接続されている。入力端子Aとインバ
ータ1の入力端とを結ぶ信号線2には、Nチャネル型M
OSトランジスタQ2からなるBVDS型入力保護回路
が接続されている。このBVDS型入力保護回路とイン
バータ1との間の信号線2には、抵抗R1が接続されて
おり、この抵抗R1には、直列にNチャネル型MOSト
ランジスタQ1が接続されている。更に、内部回路10
及びトランジスタQ1のゲートには、テスト機能切換回
路11の出力端が接続されている。
FIG. 1 is a block diagram showing a semiconductor integrated circuit having a self-diagnosis circuit according to the first embodiment of the present invention. The input terminal A is connected to the internal circuit 10 via the inverter 1 which is a first stage circuit. The signal line 2 connecting the input terminal A and the input terminal of the inverter 1 is connected to the N-channel type M
A BVDS type input protection circuit including an OS transistor Q2 is connected. A resistor R1 is connected to the signal line 2 between the BVDS type input protection circuit and the inverter 1, and an N channel type MOS transistor Q1 is connected in series to the resistor R1. Furthermore, the internal circuit 10
The output terminal of the test function switching circuit 11 is connected to the gate of the transistor Q1.

【0015】次に、上述の如く構成された本第1の実施
例に係る自己診断回路を有する半導体集積回路の動作に
ついて説明する。テスト機能切換回路11により、テス
ト機能を活性化させた場合は、テスト機能制御信号3は
ハイになり、トランジスタQ1はオン状態になる。テス
ト機能切換回路11により、テスト機能を非活性化させ
た場合は、テスト機能制御信号3はロウになり、トラン
ジスタQ1はオフ状態になる。
Next, the operation of the semiconductor integrated circuit having the self-diagnosis circuit according to the first embodiment constructed as described above will be described. When the test function switching circuit 11 activates the test function, the test function control signal 3 becomes high and the transistor Q1 is turned on. When the test function is inactivated by the test function switching circuit 11, the test function control signal 3 becomes low and the transistor Q1 is turned off.

【0016】トランジスタQ1のオン抵抗RQ1と抵抗R
1とを合成した値(RQ1+R1)を例えば5MΩに設定
して、テスト機能制御信号3がハイのときに、入力信号
端子Aに5Vを印加すると、入力信号端子Aから抵抗R
1及びトランジスタQ1を経てグランドに1μAの電流
が流れる。この電流を測定装置における入力信号ドライ
バの電流計で測定する。これにより、抵抗値のバラツキ
を考慮して、例えば0.5μA〜2μAの電流値が測定
されたならばテスト機能が正常に動作していると判定さ
れ、上記値以外であればテスト機能は正常に動作してい
ないと判定される。
On-resistance RQ1 and resistance R of transistor Q1
When the value (RQ1 + R1) obtained by combining 1 and 5 is set to, for example, 5 MΩ, and 5 V is applied to the input signal terminal A when the test function control signal 3 is high, the resistance R from the input signal terminal A is set.
A current of 1 μA flows to the ground via 1 and the transistor Q1. This current is measured by the ammeter of the input signal driver in the measuring device. Thus, considering the variation in the resistance value, it is determined that the test function is operating normally if a current value of 0.5 μA to 2 μA is measured, and if the value is other than the above value, the test function is normal. It is determined that it is not operating.

【0017】次に、本発明の第2の実施例について添付
の図面を参照して説明する。
Next, a second embodiment of the present invention will be described with reference to the accompanying drawings.

【0018】図2は、本発明の第2の実施例に係る自己
診断回路を有する半導体集積回路を示すブロック図であ
る。本第2の実施例は、複数の同時に活性化されること
のないテスト機能を有する半導体集積回路において、2
つのテスト機能について1つの入力信号端子Aを用いて
判定をすることを可能にした例である。
FIG. 2 is a block diagram showing a semiconductor integrated circuit having a self-diagnosis circuit according to the second embodiment of the present invention. The second embodiment is a semiconductor integrated circuit having a plurality of test functions that are not activated at the same time.
This is an example in which one test signal can be judged by using one input signal terminal A.

【0019】テスト機能切換回路11bの出力であるテ
スト機能制御信号6がハイのときは、入力信号端子Aか
ら抵抗R2及びNチャネル型MOSトランジスタQ3を
経てグランドに流れ込む電流を測定することにより、テ
スト機能の判定をする。このとき、テスト機能切換回路
11aの出力であるテスト機能制御信号7は、ロウであ
り、Pチャネル型MOSトランジスタQ4のゲートに
は、テスト機能制御信号7を入力とするインバータ8の
出力が印加されるので、トランジスタQ4はオフ状態に
なっている。
When the test function control signal 6 which is the output of the test function switching circuit 11b is high, a test is performed by measuring the current flowing from the input signal terminal A to the ground through the resistor R2 and the N-channel type MOS transistor Q3. Determine the function. At this time, the test function control signal 7 that is the output of the test function switching circuit 11a is low, and the output of the inverter 8 that receives the test function control signal 7 is applied to the gate of the P-channel MOS transistor Q4. Therefore, the transistor Q4 is off.

【0020】一方、テスト機能切換回路11aがセット
されて、テスト機能制御信号7がハイになると、トラン
ジスタQ4はオン状態になる。そして、テスト機能制御
信号6はロウとなるので、トランジスタQ3はオフ状態
になる。このとき、入力信号端子Aが0Vであるなら
ば、抵抗R3とトランジスタQ4のオン抵抗RQ4とを合
成した値(R3+RQ4)で決定される電流が、トランジ
スタQ4及び抵抗R3を経て入力信号端子Aに流れる。
On the other hand, when the test function switching circuit 11a is set and the test function control signal 7 becomes high, the transistor Q4 is turned on. Then, since the test function control signal 6 becomes low, the transistor Q3 is turned off. At this time, if the input signal terminal A is 0V, a current determined by a value (R3 + RQ4) obtained by combining the resistor R3 and the on-resistance RQ4 of the transistor Q4 is supplied to the input signal terminal A through the transistor Q4 and the resistor R3. Flowing.

【0021】即ち、テスト機能制御信号7がハイになっ
た場合は、トランジスタQ3を流れる電流とは逆極性の
電流を測定することになり、テスト機能切換回路11a
及び11bが活性化されたか否かを1つの入力端子で、
明確に判定することができる。
That is, when the test function control signal 7 becomes high, a current having a polarity opposite to that of the current flowing through the transistor Q3 is measured, and the test function switching circuit 11a.
And whether or not 11b is activated with one input terminal,
It can be clearly determined.

【0022】[0022]

【発明の効果】以上説明したように本発明に係る自己診
断回路を有する半導体集積回路によれば、テスト機能の
検出のために、テスト機能制御信号をゲートに入力する
MOSトランジスタを介して入力端子からグランド又は
電源に流れる電流値を測定するので、開発初期段階に多
い事態である電源電流として正常電流以外の異常なリー
ク電流が流れる事態が生じても、テスト機能に入ったか
否かの検出を正確に行うことができる。
As described above, according to the semiconductor integrated circuit having the self-diagnosis circuit of the present invention, in order to detect the test function, the input terminal is provided via the MOS transistor for inputting the test function control signal to the gate. Since the value of the current that flows from the ground to the power supply is measured, it is possible to detect whether the test function has been entered even if an abnormal leakage current other than the normal current flows as the power supply current, which is often the case in the early stages of development. Can be done accurately.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例に係る自己診断回路を有
する半導体集積回路を示すブロック図である。
FIG. 1 is a block diagram showing a semiconductor integrated circuit having a self-diagnosis circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施例に係る自己診断回路を有
する半導体集積回路を示すブロック図である。
FIG. 2 is a block diagram showing a semiconductor integrated circuit having a self-diagnosis circuit according to a second embodiment of the present invention.

【図3】従来の自己診断回路を有する半導体集積回路の
一例を示すブロック図である。
FIG. 3 is a block diagram showing an example of a semiconductor integrated circuit having a conventional self-diagnosis circuit.

【符号の説明】[Explanation of symbols]

1;インバータ 10;内部回路 11;テスト機能切換回路 Q1,Q2;Nチャネル型MOSトランジスタ 1; Inverter 10; Internal circuit 11; Test function switching circuit Q1, Q2; N-channel type MOS transistor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 自己診断回路を有する半導体集積回路に
おいて、入力又は入力パッドと入力回路を結ぶ信号線
と、この信号線と電源又はグランドとの間に設けられて
直列に接続される抵抗素子及びMOSトランジスタとを
有し、前記MOSトランジスタのゲートに印加するテス
ト機能制御信号が活性化されたときに、前記MOSトラ
ンジスタが導通状態になることを特徴とする自己診断回
路を有する半導体集積回路。
1. In a semiconductor integrated circuit having a self-diagnosis circuit, a signal line connecting an input or an input pad and an input circuit, and a resistance element provided between the signal line and a power supply or ground and connected in series, and A semiconductor integrated circuit having a MOS transistor, wherein the MOS transistor is rendered conductive when a test function control signal applied to the gate of the MOS transistor is activated.
【請求項2】 自己診断回路を有する半導体集積回路に
おいて、入力又は入力パッドと入力回路を結ぶ信号線
と、この信号線とグランドとの間に設けられて直列に接
続される第1の抵抗素子及び第1のMOSトランジスタ
と、この信号線と電源との間に設けられて直列に接続さ
れる第2の抵抗素子及び第2のMOSトランジスタとを
有し、前記第1のMOSトランジスタのゲートに印加す
る第1のテスト機能制御信号が活性化されたときに、前
記第1のMOSトランジスタが導通状態になり、前記第
2のMOSトランジスタのゲートに印加する第2のテス
ト機能制御信号が活性化されたときに、前記第2のMO
Sトランジスタが導通状態になることを特徴とする自己
診断回路を有する半導体集積回路。
2. In a semiconductor integrated circuit having a self-diagnosis circuit, a signal line connecting an input or an input pad and an input circuit, and a first resistance element provided between the signal line and ground and connected in series. And a first MOS transistor, and a second resistance element and a second MOS transistor that are provided between the signal line and the power supply and connected in series, and have a gate connected to the first MOS transistor. When the first test function control signal to be applied is activated, the first MOS transistor becomes conductive and the second test function control signal to be applied to the gate of the second MOS transistor is activated. When the second MO
A semiconductor integrated circuit having a self-diagnosis circuit characterized in that an S transistor is in a conductive state.
【請求項3】 テスト機能制御信号により導通状態とな
ったMOSトランジスタを流れる電流を測定することに
より、半導体集積回路のテスト機能の判定をすることを
特徴とする請求項1又は2に記載の自己診断回路を有す
る半導体集積回路。
3. The self-test according to claim 1, wherein the test function of the semiconductor integrated circuit is determined by measuring a current flowing through a MOS transistor which is rendered conductive by a test function control signal. A semiconductor integrated circuit having a diagnostic circuit.
JP4150449A 1992-06-10 1992-06-10 Semiconductor integrated circuit having self-diagnostic circuit Pending JPH05343622A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4150449A JPH05343622A (en) 1992-06-10 1992-06-10 Semiconductor integrated circuit having self-diagnostic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4150449A JPH05343622A (en) 1992-06-10 1992-06-10 Semiconductor integrated circuit having self-diagnostic circuit

Publications (1)

Publication Number Publication Date
JPH05343622A true JPH05343622A (en) 1993-12-24

Family

ID=15497181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4150449A Pending JPH05343622A (en) 1992-06-10 1992-06-10 Semiconductor integrated circuit having self-diagnostic circuit

Country Status (1)

Country Link
JP (1) JPH05343622A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818012A (en) * 1994-06-30 1996-01-19 Mitsubishi Electric Corp Semiconductor device
CN113125931A (en) * 2019-12-30 2021-07-16 日立汽车系统(苏州)有限公司 Circuit abnormality diagnosis device, circuit abnormality diagnosis method, and computer-readable medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133656A (en) * 1981-02-12 1982-08-18 Nec Corp Semiconductor integrated circuit incorporated with test circuit
JPH02278171A (en) * 1989-04-19 1990-11-14 Seiko Epson Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133656A (en) * 1981-02-12 1982-08-18 Nec Corp Semiconductor integrated circuit incorporated with test circuit
JPH02278171A (en) * 1989-04-19 1990-11-14 Seiko Epson Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818012A (en) * 1994-06-30 1996-01-19 Mitsubishi Electric Corp Semiconductor device
CN113125931A (en) * 2019-12-30 2021-07-16 日立汽车系统(苏州)有限公司 Circuit abnormality diagnosis device, circuit abnormality diagnosis method, and computer-readable medium
CN113125931B (en) * 2019-12-30 2024-03-26 日立安斯泰莫汽车系统(苏州)有限公司 Circuit abnormality diagnosis device, circuit abnormality diagnosis method, and computer-readable medium

Similar Documents

Publication Publication Date Title
US5294890A (en) Examination circuit for a sensor
JPH04290975A (en) Integrated circuit having self-contained electric current testing function and method for testing electric current thereof
EP0746905B1 (en) A power semiconductor switch
JP2522466B2 (en) Power semiconductor device
JPH0868827A (en) Method for measuring current at stationary time for semiconductor integrated circuit and semiconductor integrated circuit
JPH05343622A (en) Semiconductor integrated circuit having self-diagnostic circuit
US5808476A (en) Built-in current sensor for IDDQ monitoring
US5581563A (en) Design for testability technique of CMOS and BICMOS ICS
US6229296B1 (en) Circuit and method for measuring and forcing an internal voltage of an integrated circuit
US5912562A (en) Quiescent current monitor circuit for wafer level integrated circuit testing
US5986281A (en) Circuit and method for predicting failure rates in a semiconductor device
US6219808B1 (en) Semiconductor device capable of carrying out high speed fault detecting test
JP2000009808A (en) Semiconductor device and liquid crystal driving device
US4686462A (en) Fast recovery power supply
JP3194740B2 (en) Semiconductor integrated circuit capable of measuring leak current
JP3189744B2 (en) Semiconductor device
JP3644168B2 (en) Semiconductor integrated circuit
JP2894090B2 (en) Semiconductor device
JP2000046897A (en) Testing apparatus and test method for cmos integrated circuit
JP3062117B2 (en) Semiconductor device
KR100367731B1 (en) Internal electric power disconnection apparatus
JPH04213849A (en) Semiconductor device and method of detecting initial failure thereof
JPH05273298A (en) Semiconductor integrated circuit device and its test method
JPH0336748A (en) Semiconductor integrated circuit device
JP2701780B2 (en) Semiconductor integrated circuit