JPH05343466A - Pad structure for semiconductor device - Google Patents
Pad structure for semiconductor deviceInfo
- Publication number
- JPH05343466A JPH05343466A JP4152465A JP15246592A JPH05343466A JP H05343466 A JPH05343466 A JP H05343466A JP 4152465 A JP4152465 A JP 4152465A JP 15246592 A JP15246592 A JP 15246592A JP H05343466 A JPH05343466 A JP H05343466A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- contact hole
- pad
- wiring layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置における
外部電極端子、いわゆるボンディングパッドと配線層と
の接続構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a connection structure between an external electrode terminal in a semiconductor device, that is, a so-called bonding pad and a wiring layer.
【０００２】[0002]
【従来の技術】従来から、半導体装置内に形成された素
子と外部との信号の入出力を行なうために設けられてい
るボンディングパッドには、種々の改良が加えられてき
た。そこで、従来のボンディングパッド部における配線
層の接続構造の一例として、３層のＡｌ配線層を備えた
半導体装置のボンディングパッド部について、図１４〜
図１６を用いて説明する。図１４は、３層のＡｌ配線層
を備えた従来の半導体装置のボンディングパッド部にお
ける配線層間の接続構造を示す断面図である。図１５
は、ボンディングパッド部の平面図である。2. Description of the Related Art Conventionally, various improvements have been made to a bonding pad provided for inputting / outputting a signal between an element formed in a semiconductor device and the outside. Therefore, as an example of a conventional wiring layer connection structure in a bonding pad portion, a bonding pad portion of a semiconductor device including three Al wiring layers will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 14 is a cross-sectional view showing a connection structure between wiring layers in a bonding pad portion of a conventional semiconductor device including three Al wiring layers. Figure 15
[FIG. 4] is a plan view of a bonding pad portion.
【０００３】近年の半導体装置の高集積化の要求に伴
い、多層配線層構造を有する半導体装置が要求されてき
ている。このような多層配線層構造を有する半導体装置
においては、そのボンディングパッド部では、設計の自
由度などを考慮すると、ボンディングパッド部下で配線
層間を相互に接続することが好ましいと言える。そこ
で、図１４に示されるように、ボンディングパッド部下
に位置する部分で、この場合であれば、３層のＡｌ配線
層２２，２３，２４を相互に接続することとしている。With the recent demand for higher integration of semiconductor devices, semiconductor devices having a multilayer wiring layer structure have been required. In a semiconductor device having such a multi-layer wiring layer structure, it can be said that it is preferable to connect the wiring layers to each other under the bonding pad portion in consideration of the degree of design freedom in the bonding pad portion. Therefore, as shown in FIG. 14, in this case, the three Al wiring layers 22, 23, and 24 are connected to each other at a portion located below the bonding pad portion.
【０００４】図１４を参照して、半導体基板２１上にお
けるボンディングパッド部下に位置する領域には、第１
Ａｌ配線層２２が形成されている。そして、半導体基板
２１上および第１Ａｌ配線層２２上の所定領域には、第
１層間絶縁膜２５が形成されている。この第１層間絶縁
膜２５における第１Ａｌ配線層２２上に位置する部分に
は、第１コンタクトホール２７が形成されている。この
第１コンタクトホール２７を含む第１Ａｌ配線層２２上
には、第２Ａｌ配線層２３が形成されている。この第２
Ａｌ配線層２３の所定領域上および第１層間絶縁膜２５
上には、第２層間絶縁膜２６が形成されている。この第
２層間絶縁膜２６における第２Ａｌ配線層２３上に位置
する部分には、第２コンタクトホール２８が形成されて
いる。そして、この第２コンタクトホール２８を含む第
２Ａｌ配線層２３上には、第３Ａｌ配線層２４が形成さ
れている。Referring to FIG. 14, a first region is formed on a region of the semiconductor substrate 21 below the bonding pad portion.
An Al wiring layer 22 is formed. Then, a first interlayer insulating film 25 is formed in a predetermined region on the semiconductor substrate 21 and the first Al wiring layer 22. A first contact hole 27 is formed in a portion of the first interlayer insulating film 25 located on the first Al wiring layer 22. A second Al wiring layer 23 is formed on the first Al wiring layer 22 including the first contact hole 27. This second
On a predetermined region of the Al wiring layer 23 and the first interlayer insulating film 25
A second interlayer insulating film 26 is formed on the top. A second contact hole 28 is formed in a portion of the second interlayer insulating film 26 located on the second Al wiring layer 23. A third Al wiring layer 24 is formed on the second Al wiring layer 23 including the second contact hole 28.
【０００５】この第３Ａｌ配線層２４における所定部分
が、ボンディングパッド部において露出しており、この
露出部がボンディングパッド電極として機能することと
なる。上記の第２層間絶縁膜２６上および第３Ａｌ配線
層２４上の所定領域には、保護膜２９が形成されてい
る。この保護膜２９には、第３Ａｌ配線層２４における
ボンディングパッド電極として機能する部分を露出させ
るためのパッド開口部３０が設けられている。そして、
このパッド開口部３０において露出している第３Ａｌ配
線層２４に、外部との信号の入出力を行なうためのボン
ディングワイヤ（図示せず）が接続されることになる。
それにより、外部との信号の入出力が行なわれる。A predetermined portion of the third Al wiring layer 24 is exposed at the bonding pad portion, and this exposed portion functions as a bonding pad electrode. A protective film 29 is formed in a predetermined region on the second interlayer insulating film 26 and the third Al wiring layer 24. The protective film 29 is provided with a pad opening 30 for exposing a portion of the third Al wiring layer 24 that functions as a bonding pad electrode. And
A bonding wire (not shown) for inputting / outputting a signal to / from the outside is connected to the third Al wiring layer 24 exposed in the pad opening 30.
As a result, signals are input / output to / from the outside.
【０００６】上記の構造を有する半導体装置において、
第１コンタクトホール２７の開口寸法Ｗ１と第２コンタ
クトホール２８の開口寸法Ｗ２との間には、Ｗ１＞Ｗ２
の関係がある。このように第１および第２コンタクトホ
ール２７，２８の寸法を調整する必要性について図１６
を用いて説明する。図１６は、第１コンタクトホール２
７の開口寸法Ｗ１を第２コンタクトホール２８の開口寸
法Ｗ２よりも小さくした場合のボンディングパッド部の
構造を示す断面図である。なお、説明の便宜上、第３Ａ
ｌ配線層および保護膜は省略している。In the semiconductor device having the above structure,
W1> W2 between the opening size W1 of the first contact hole 27 and the opening size W2 of the second contact hole 28.
Have a relationship. The necessity of adjusting the dimensions of the first and second contact holes 27, 28 in this way is shown in FIG.
Will be explained. FIG. 16 shows the first contact hole 2
7 is a cross-sectional view showing the structure of a bonding pad portion when the opening size W1 of No. 7 is smaller than the opening size W2 of the second contact hole 28. FIG. For convenience of explanation, the third A
The l wiring layer and the protective film are omitted.
【０００７】図１６を参照して、第２コンタクトホール
２８の開口寸法Ｗ２を第１コンタクトホール２７の開口
寸法Ｗ１よりも大きくした場合には、第２コンタクトホ
ール２８を形成する際に問題が生じることとなる。すな
わち、第２Ａｌ配線層２３形成後、この第２Ａｌ配線層
２３上および第１層間絶縁膜２５上に第２層間絶縁膜２
６を形成する。そして、異方性エッチングを行なうこと
によって、第２コンタクトホール２８を形成する。しか
し、この場合、第２Ａｌ配線層２３における段差部に、
この異方性エッチングによる残渣２６ａが残存する。こ
の残渣２６ａが、発塵の原因となり、配線層間の接続に
支障をきたすことになる。それにより、歩留りの低下を
招くことにもなりかねない。Referring to FIG. 16, when the opening dimension W2 of the second contact hole 28 is made larger than the opening dimension W1 of the first contact hole 27, a problem occurs in forming the second contact hole 28. It will be. That is, after the second Al wiring layer 23 is formed, the second interlayer insulating film 2 is formed on the second Al wiring layer 23 and the first interlayer insulating film 25.
6 is formed. Then, the second contact hole 28 is formed by performing anisotropic etching. However, in this case, in the step portion in the second Al wiring layer 23,
The residue 26a resulting from this anisotropic etching remains. The residue 26a causes dust generation, which hinders connection between wiring layers. As a result, the yield may be reduced.
【０００８】以上のような理由から、従来は、図１４に
示されるように、第１コンタクトホール２７の開口寸法
Ｗ１を第２コンタクトホール２８の開口寸法Ｗ２よりも
大きいものとしていた。For the above reasons, conventionally, as shown in FIG. 14, the opening dimension W1 of the first contact hole 27 is set to be larger than the opening dimension W2 of the second contact hole 28.
【０００９】[0009]
【発明が解決しようとする課題】上記のような従来の構
造を有する半導体装置には、次に述べるような問題点が
あった。図１４を参照して、第２Ａｌ配線層２３は、ボ
ンディングパッド部周縁部近傍においては、第１層間絶
縁膜２５上に形成される部分を有している。そして、こ
のボンディングパッド部周縁部近傍の第２Ａｌ配線層２
３上には、第２層間絶縁膜２６が形成され、この部分に
おける第２層間絶縁膜２６上にさらに第３Ａｌ配線層２
４のボンディングパッド部周縁部近傍に位置する部分が
形成されることになる。そして、さらに、この第３Ａｌ
配線層２４の周縁部上には保護膜２９が形成される。こ
のように、パッド開口部３０周縁部においては、それぞ
れの配線層が層間絶縁膜を介して形成され、パッド開口
部３０下においては、配線層同士が相互に接続される。
そのため、パッド開口部３０の周縁部の高さと、第３Ａ
ｌ配線層２４の表面との高低差Ｈが大きくなる。すなわ
ち、ボンディングパッド部が深い凹部形状を有すること
となる。そのため、ワイヤボンディング時に保護膜２９
にクラックなどが発生しやすい構造となる。そして、こ
のクラックが発生することによって、耐湿性などを劣化
させ、ひいては半導体装置の信頼性を低下させるといっ
た問題点が生じる。The semiconductor device having the conventional structure as described above has the following problems. Referring to FIG. 14, second Al wiring layer 23 has a portion formed on first interlayer insulating film 25 in the vicinity of the peripheral portion of the bonding pad portion. Then, the second Al wiring layer 2 near the peripheral portion of the bonding pad portion
A second interlayer insulating film 26 is formed on the third Al wiring layer 3, and the third Al wiring layer 2 is further formed on the second interlayer insulating film 26 in this portion.
4 is formed in the vicinity of the peripheral edge of the bonding pad portion. And further, this third Al
A protective film 29 is formed on the peripheral portion of the wiring layer 24. As described above, in the peripheral portion of the pad opening portion 30, each wiring layer is formed via the interlayer insulating film, and under the pad opening portion 30, the wiring layers are connected to each other.
Therefore, the height of the peripheral edge of the pad opening 30 and the third A
The height difference H from the surface of the l wiring layer 24 becomes large. That is, the bonding pad portion has a deep concave shape. Therefore, the protective film 29 is used during wire bonding.
The structure is prone to cracks. The generation of these cracks causes a problem that moisture resistance and the like are deteriorated and eventually reliability of the semiconductor device is lowered.
【００１０】また、従来のボンディングパッド構造にお
いては、上述したように、コンタクトホールの開口寸法
が上層配線層のものほど小さいものとなる。しかし、パ
ッド開口部３０の大きさは、ワイヤボンディング時の信
頼性などの観点から、あまり小さくすることは好ましい
とはいえない。したがって、従来の構造のままでは、金
属配線総数が増大すればするほどボンディングパッド部
の領域を大きくせざるを得なくなる。そのため、高集積
化に対して不利であるという問題点も生じる。Further, in the conventional bonding pad structure, as described above, the opening size of the contact hole is smaller in the upper wiring layer. However, it is not preferable to make the size of the pad opening 30 too small from the viewpoint of reliability during wire bonding. Therefore, with the conventional structure, the area of the bonding pad portion must be increased as the total number of metal wirings increases. Therefore, there is a problem that it is disadvantageous for high integration.
【００１１】さらに、従来のボンディングパッド部にお
けるコンタクトホールの寸法は、半導体素子内部に形成
されるコンタクトホールの寸法に比較して非常に大きい
ものといえる。したがって、コンタクトホール開口時の
エッチングレートが、素子の内部に設けられたコンタク
トホールのエッチングレートに比べて大きくなる。すな
わち、ボンディングパッド部でオーバエッチングが過剰
に生じることとなる。そのため、コンタクトホール開口
時のマスクとなるレジスタとエッチングガスとの生成物
（ポリマ）が過剰に発生しやすくなるといえる。それに
より、コンタクトホール開口時に、それぞれの配線層表
面に変質層が形成され、Ａｌ／Ａｌ界面での密着強度を
低下させるといった問題も生じる。Further, it can be said that the size of the contact hole in the conventional bonding pad portion is much larger than the size of the contact hole formed inside the semiconductor element. Therefore, the etching rate when the contact hole is opened is higher than the etching rate of the contact hole provided inside the element. That is, excessive etching occurs at the bonding pad portion. Therefore, it can be said that a product (polymer) of the resist and the etching gas, which serves as a mask when the contact hole is opened, is likely to be excessively generated. As a result, when the contact hole is opened, an altered layer is formed on the surface of each wiring layer, which causes a problem that the adhesion strength at the Al / Al interface is reduced.
【００１２】以上のことから、上記の従来例は、近年の
高機能化、高集積化に対応した多層配線層構造ならびに
多ピン化に対して不利なボンディングパッド構造である
といえる。From the above, it can be said that the above-mentioned conventional example is a multi-layered wiring layer structure corresponding to the recent high functionality and high integration and a bonding pad structure which is disadvantageous to the increase in the number of pins.
【００１３】この発明は、上記のような課題を解決する
ためになされたものであり、多層配線構造を有する半導
体装置において、信頼性が高く、かつ多ピン化の容易な
ボンディングパッド構造を提供することを目的とする。The present invention has been made to solve the above problems, and provides a bonding pad structure having high reliability and easy multi-pinning in a semiconductor device having a multilayer wiring structure. The purpose is to
【００１４】[0014]
【課題を解決するための手段】この発明に基づく半導体
装置は、１つの局面では、外部との信号の入出力を行な
うパッド領域直下に形成された第１導電層と、この第１
導電層上に位置する領域に複数のコンタクトホールを有
する層間絶縁膜と、このコンタクトホール内に充填され
る埋め込み導電層を介して第１導電層に電気的に接続さ
れたパッド電極とを備えている。In one aspect, a semiconductor device according to the present invention includes a first conductive layer formed immediately below a pad region for inputting / outputting a signal to / from the outside, and the first conductive layer.
An interlayer insulating film having a plurality of contact holes in a region located on the conductive layer, and a pad electrode electrically connected to the first conductive layer via a buried conductive layer filled in the contact holes are provided. There is.
【００１５】上記のパッド電極と埋め込み導電層は、同
一材料で形成されている。他の局面では、上記のパッド
電極と埋め込み導電層は、異なる材料で形成されてい
る。さらに他の局面では、上記の複数個のコンタクトホ
ールは、マトリックス状に配置されている。さらに他の
局面では、上記の複数個のコンタクトホールは、パッド
領域の周縁部に沿って配置されている。The pad electrode and the buried conductive layer are made of the same material. In another aspect, the pad electrode and the embedded conductive layer are made of different materials. In still another aspect, the plurality of contact holes are arranged in a matrix. In still another aspect, the plurality of contact holes are arranged along the peripheral edge of the pad region.
【００１６】この発明に基づく半導体装置は、さらに他
の局面では、外部との信号の入出力を行なうパッド領域
直下に形成された第１導電層と、パッド領域周縁部下に
位置する領域に、パッド領域周縁部に沿って連続的に延
びるコンタクトホールを有する層間絶縁膜と、第１導電
層上に位置する層間絶縁膜上に形成され、コンタクトホ
ール内に充填される埋め込み導電層を介して第１導電層
と電気的に接続されたパッド電極とを備えている。According to still another aspect of the semiconductor device of the present invention, the first conductive layer formed immediately below the pad region for inputting / outputting a signal to / from the outside and the pad located in the region located below the peripheral edge of the pad region. The interlayer insulating film having a contact hole continuously extending along the peripheral edge of the region, and the buried conductive layer formed on the interlayer insulating film located on the first conductive layer and filled in the contact hole, with the first conductive layer interposed therebetween. And a pad electrode electrically connected to the conductive layer.
【００１７】この発明に基づく半導体装置は、さらに他
の局面では、外部との信号の入出力を行なうパッド領域
直下に形成された第１導電層と、第１導電層上に位置す
る領域に複数個の第１のコンタクトホールを有する第１
層間絶縁膜と、第１導電層上に位置する第１層間絶縁膜
上に形成され、第１のコンタクトホール内に充填される
第１埋め込み導電層を介して第１導電層に電気的に接続
された第２導電層と、この第２導電層上に形成され、第
２導電層上に位置する領域に複数の第２のコンタクトホ
ールを有する第２層間絶縁膜と、第２導電層上に位置す
る第２層間絶縁膜上に形成され、第２のコンタクトホー
ル内に充填される第２埋め込み導電層を介して第２導電
層に電気的に接続されたパッド電極とを備えている。In still another aspect, the semiconductor device according to the present invention has a plurality of first conductive layers formed immediately below a pad region for inputting / outputting signals to / from the outside and a plurality of regions located on the first conductive layer. First having a plurality of first contact holes
The interlayer insulating film and the first interlayer insulating film located on the first conductive layer are electrically connected to the first conductive layer via the first buried conductive layer filled in the first contact hole. And a second interlayer insulating film formed on the second conductive layer and having a plurality of second contact holes in a region located on the second conductive layer, and on the second conductive layer. The pad electrode is formed on the located second interlayer insulating film, and is electrically connected to the second conductive layer through the second buried conductive layer filled in the second contact hole.
【００１８】[0018]
【作用】この発明に基づくパッド構造を有する半導体装
置においては、１つの局面では、パッド電極と導電層と
が、パッド電極と導電層間の接続部に層間絶縁膜を介在
させて形成されている。それにより、パッド電極をより
高い位置に形成することができ、かつパッド電極上面と
パッド領域周縁部との段差を低減させることも可能とな
る。また、第１導電層とパッド電極との間に位置する層
間絶縁膜には、複数のコンタクトホールが形成されてお
り、このコンタクトホールを介して第１導電層とパッド
電極とが電気的に接続されることになる。そのため、従
来に比べてコンタクトホール寸法を小さくすることが可
能となる。それにより、コンタクトホール形成時のオー
バエッチング量を低減させることが可能となる。In the semiconductor device having the pad structure according to the present invention, in one aspect, the pad electrode and the conductive layer are formed with the interlayer insulating film interposed at the connection portion between the pad electrode and the conductive layer. As a result, the pad electrode can be formed at a higher position, and the step between the pad electrode upper surface and the pad region peripheral portion can be reduced. In addition, a plurality of contact holes are formed in the interlayer insulating film located between the first conductive layer and the pad electrode, and the first conductive layer and the pad electrode are electrically connected through the contact holes. Will be done. Therefore, the contact hole size can be made smaller than in the conventional case. This makes it possible to reduce the amount of over-etching when forming the contact hole.
【００１９】さらに、複数のコンタクトホールを介して
第１導電層とパッド電極とが電気的に接続されるため、
従来のように下層配線層のコンタクトホール寸法より上
層配線層のコンタクトホール寸法を小さくする必要がな
くなる。そのため、配線層間の接続部の面積は、配線層
が多層になった場合でもほぼ一定とすることが可能とな
る。それにより、多層配線層を形成した場合でも、所望
のパッド開口部面積を得るためにボンディングパッド部
の面積自体を大きくする必要がなくなる。Furthermore, since the first conductive layer and the pad electrode are electrically connected through the plurality of contact holes,
It is not necessary to make the contact hole size of the upper wiring layer smaller than the contact hole size of the lower wiring layer as in the conventional case. Therefore, the area of the connection portion between the wiring layers can be made substantially constant even when the wiring layers are multi-layered. As a result, even when a multilayer wiring layer is formed, it is not necessary to increase the area of the bonding pad portion itself in order to obtain a desired pad opening portion area.
【００２０】上記のパッド電極と、上記のコンタクトホ
ール内に充填された埋め込み導電層とを同一材料とした
場合には、パッド電極と埋め込み導電層とを同一の工程
で形成することが可能となる。それに対し、上記のパッ
ド電極と埋め込み導電層とを異なる材料で形成した場合
には、パッド電極形成と埋め込み導電層形成とを別工程
で行なわなければならないが、上記の場合に比べて、埋
め込み導電層の上面と層間絶縁膜の上面とをほぼ面一に
なるように形成することが可能となる。それにより、そ
の上に形成されるパッド電極上面をより平坦に形成する
ことが可能となる。それにより、ワイヤボンディング時
の信頼性が向上する。When the pad electrode and the buried conductive layer filled in the contact hole are made of the same material, the pad electrode and the buried conductive layer can be formed in the same step. .. On the other hand, when the pad electrode and the buried conductive layer are formed of different materials, the pad electrode formation and the buried conductive layer formation must be performed in separate steps. It is possible to form the upper surface of the layer and the upper surface of the interlayer insulating film so as to be substantially flush with each other. This makes it possible to form the upper surface of the pad electrode formed thereon more flatly. This improves the reliability during wire bonding.
【００２１】また、複数個のコンタクトホールをマトリ
ックス状に配置した場合には、第１導電層とパッド電極
との接続面積を多く取ることができ、かつコンタクトホ
ール寸法を小さくすることが可能となる。それにより、
第１導電層とパッド電極との接続部における電気的抵抗
をあまり増大させることなく、コンタクトホール形成時
のオーバエッチング量を低減させることも可能となる。
それに対し、複数個のコンタクトホールを、パッド開口
部の周縁部に沿って配置した場合には、上記の場合に比
べて、第１導電層とパッド電極間の電気的抵抗は増大す
るが、パッド開口部における平坦度は向上する。それに
より、ワイヤボンディング時の信頼性を向上させること
が可能となる。Further, when a plurality of contact holes are arranged in a matrix, the connection area between the first conductive layer and the pad electrode can be increased and the contact hole size can be reduced. .. Thereby,
It is also possible to reduce the amount of overetching at the time of forming the contact hole without significantly increasing the electrical resistance at the connection portion between the first conductive layer and the pad electrode.
On the other hand, when a plurality of contact holes are arranged along the peripheral edge of the pad opening, the electrical resistance between the first conductive layer and the pad electrode increases as compared with the above case, but the pad The flatness in the opening is improved. This makes it possible to improve reliability during wire bonding.
【００２２】この発明に基づくパッド構造を有する半導
体装置は、他の局面では、パッド領域周縁部に沿って連
続的に伸びるコンタクトホールを有している。それによ
り、パッド開口部におけるパッド電極の上面を平坦にす
ることが可能となる。In another aspect, a semiconductor device having a pad structure according to the present invention has a contact hole continuously extending along the peripheral edge of the pad region. This makes it possible to flatten the upper surface of the pad electrode in the pad opening.
【００２３】この発明に基づくパッド構造を有する半導
体装置は、さらに他の局面では、パッド領域直下に、第
１および第２導電層が形成され、それぞれ第１および第
２層間絶縁膜に形成された複数の第１および第２コンタ
クトホールを介して電気的に接続されている。それによ
り、パッド電極の位置を高くすることができるととも
に、パッド電極におけるパッド開口部の凹部を浅くする
こともできる。さらに、多層配線構造にした場合に、パ
ッド領域自体の面積を、増大させる必要がなくなる。す
なわち、高集積化に有利なパッド構造となり得る。In still another aspect of the semiconductor device having the pad structure according to the present invention, the first and second conductive layers are formed immediately below the pad region, and are formed in the first and second interlayer insulating films, respectively. It is electrically connected via a plurality of first and second contact holes. This makes it possible to raise the position of the pad electrode and also make the recess of the pad opening in the pad electrode shallow. Further, when the multilayer wiring structure is adopted, it is not necessary to increase the area of the pad region itself. That is, a pad structure advantageous for high integration can be obtained.
【００２４】[0024]
【実施例】以下、この発明に基づくパッド構造を有する
半導体装置の実施例について、図１〜図１３を用いて説
明する。図１は、この発明に基づく一実施例における半
導体装置のボンディングパッド部を示す断面図である。
図２は、図１に示されるボンディングパッド部の平面図
である。Embodiments of the semiconductor device having a pad structure according to the present invention will be described below with reference to FIGS. FIG. 1 is a sectional view showing a bonding pad portion of a semiconductor device according to an embodiment of the present invention.
2 is a plan view of the bonding pad portion shown in FIG.
【００２５】図１および図２を参照して、半導体基板１
上における所定領域には、第１Ａｌ配線層２が形成され
ており、この第１Ａｌ配線層２上の所定領域および半導
体基板１上には、第１層間絶縁膜５が形成されている。
この第１層間絶縁膜５における第１Ａｌ配線層２上に位
置する領域には、複数の第１コンタクトホール７が設け
られている。この第１コンタクトホール７内部および第
１Ａｌ配線層上に位置する第１層間絶縁膜５上には、第
２Ａｌ配線層３が形成されている。この第２Ａｌ配線層
３上の所定領域および第１層間絶縁膜５上には、第２層
間絶縁膜６が形成されている。この第２層間絶縁膜６に
おいて、第２Ａｌ配線層３上に位置する領域には、複数
の第２コンタクトホール８が設けられている。Referring to FIGS. 1 and 2, semiconductor substrate 1
A first Al wiring layer 2 is formed in a predetermined region above, and a first interlayer insulating film 5 is formed in a predetermined region on the first Al wiring layer 2 and the semiconductor substrate 1.
A plurality of first contact holes 7 are provided in a region of the first interlayer insulating film 5 located on the first Al wiring layer 2. A second Al wiring layer 3 is formed on the first interlayer insulating film 5 located inside the first contact hole 7 and on the first Al wiring layer. A second interlayer insulating film 6 is formed on a predetermined region of the second Al wiring layer 3 and the first interlayer insulating film 5. In the second interlayer insulating film 6, a plurality of second contact holes 8 are provided in a region located on the second Al wiring layer 3.
【００２６】この第２コンタクトホール８内部および第
２Ａｌ配線層３上に位置する第２層間絶縁膜６上には、
第３Ａｌ配線層４が形成されている。この第３Ａｌ配線
層４が、パッド電極として機能することとなる。この第
３Ａｌ配線層４上の所定領域および第２層間絶縁膜６上
には、保護膜９が形成されている。そして、この保護膜
９には、第３Ａｌ配線層４上に位置する領域に、所望の
開口面積を有するパッド開口部１０が設けられている。
そして、このパッド開口部１０にボンディングワイヤが
接続されることになる。それにより、外部との信号の入
出力が行なわれる。On the second interlayer insulating film 6 located inside the second contact hole 8 and on the second Al wiring layer 3,
The third Al wiring layer 4 is formed. This third Al wiring layer 4 will function as a pad electrode. A protective film 9 is formed on a predetermined region on the third Al wiring layer 4 and on the second interlayer insulating film 6. Then, in the protective film 9, a pad opening 10 having a desired opening area is provided in a region located on the third Al wiring layer 4.
Then, the bonding wire is connected to the pad opening 10. As a result, signals are input / output to / from the outside.
【００２７】上記の構造を有するボンディングパッド部
において、それぞれの配線層間に、層間絶縁膜を介在さ
せることによって、パッド電極として機能する第３Ａｌ
配線層４の位置を高くすることも可能となる。また、第
３Ａｌ配線層４上面と保護膜９の上面との段差Ｈ１を小
さくすることが可能となる。すなわち、ボンディングパ
ッド部における凹部を浅くすることが可能となる。それ
により、保護膜９に生じ得るクラックの発生を効果的に
低減させることが可能となり、信頼性を高めることが可
能となる。In the bonding pad portion having the above structure, the third Al functioning as a pad electrode by interposing an interlayer insulating film between the respective wiring layers.
It is also possible to raise the position of the wiring layer 4. Further, the step H1 between the upper surface of the third Al wiring layer 4 and the upper surface of the protective film 9 can be reduced. That is, the recess in the bonding pad portion can be made shallow. As a result, it is possible to effectively reduce the occurrence of cracks that may occur in the protective film 9 and improve the reliability.
【００２８】また、第１および第２コンタクトホール
７，８は、この場合であれば、図２に示されるように、
マトリックス状に多数形成されている。それにより、配
線層間の接続抵抗を許容範囲内に抑えることが可能とな
り、エレクトロマイグレーションによる劣化も許容範囲
内に抑えることが可能となる。さらに、コンタクトホー
ルの開口寸法を、半導体素子内部に形成されるコンタク
トホール寸法と同等のものとした場合には、従来例にお
いて問題となっていたオーバエッチングによる変質層の
発生を効果的に阻止することが可能となる。In this case, the first and second contact holes 7 and 8 are, as shown in FIG.
Many are formed in a matrix. As a result, the connection resistance between the wiring layers can be suppressed within the allowable range, and the deterioration due to electromigration can be suppressed within the allowable range. Further, when the opening size of the contact hole is made equal to the size of the contact hole formed inside the semiconductor element, the generation of the deteriorated layer due to overetching, which has been a problem in the conventional example, is effectively prevented. It becomes possible.
【００２９】さらに、この場合であれば、第１コンタク
トホール７上に第２コンタクトホール８が形成されてい
るため、同一のマスクパターンを用いて第１および第２
コンタクトホール７，８を形成することが可能となり、
製造工程が簡易化される。さらに、各配線層が、複数の
コンタクトホールを介して電気的に接続されるため、ボ
ンディングパッド部下に位置する各配線層間の接続部の
面積をほぼ同一のものとすることが可能となる。それに
より、多層配線層構造とした場合にも、ボンディングパ
ッド部の面積を増大させることなく所望のパッド開口部
の面積を得ることが可能となる。その結果、高集積化に
有利なボンディングパッド部を形成することが可能とな
る。Further, in this case, since the second contact hole 8 is formed on the first contact hole 7, the first and second contact holes are formed using the same mask pattern.
It becomes possible to form the contact holes 7 and 8,
The manufacturing process is simplified. Further, since each wiring layer is electrically connected via the plurality of contact holes, it is possible to make the area of the connection portion between each wiring layer located under the bonding pad portion substantially the same. This makes it possible to obtain a desired area of the pad opening without increasing the area of the bonding pad even in the case of the multilayer wiring layer structure. As a result, it is possible to form a bonding pad portion that is advantageous for high integration.
【００３０】次に、この発明に基づく他の実施例につい
て図３〜図５を用いて説明する。図３は、この発明に基
づく他の実施例における半導体装置のボンディングパッ
ド部の構造を示す断面図である。図４は、図３における
ボンディングパッド部の平面図である。図５は、図３に
おける第１および第２コンタクトホールの配置関係の他
の態様を示す平面図である。Next, another embodiment based on the present invention will be described with reference to FIGS. FIG. 3 is a sectional view showing the structure of a bonding pad portion of a semiconductor device according to another embodiment of the present invention. FIG. 4 is a plan view of the bonding pad portion in FIG. FIG. 5 is a plan view showing another aspect of the arrangement relationship of the first and second contact holes in FIG.
【００３１】図３を参照して、この実施例においては、
第１コンタクトホール７の形成位置と第２コンタクトホ
ール８の形成位置とをずらせている。第１コンタクトホ
ール７および第２コンタクトホール８の配置関係を平面
的に見ると、図４あるいは図５に示されるような位置関
係となる。すなわち、第２コンタクトホール８は、第１
コンタクトホール７が形成されていない領域上にに形成
されることになる。第１コンタクトホール７上に位置す
る領域に第２コンタクトホール８を形成した場合には、
第２Ａｌ配線層上面における第１コンタクトホール７上
に位置する部分に凹部があるため、この第２コンタクト
ホール８の形成時に、第２Ａｌ配線層上面に第２層間絶
縁膜６のエッチング残渣が残る可能性があると言える。
しかし、この実施例のように、第２コンタクトホール８
の形成位置をずらせることによって、この第２コンタク
トホール８が形成される部分における第２Ａｌ配線層
は、ほぼ平坦な上面を有するものであるといえる。した
がって、第２コンタクトホール８の形成による上記のエ
ッチング残渣の残存する可能性を著しく低減することが
可能となる。Referring to FIG. 3, in this embodiment,
The formation position of the first contact hole 7 and the formation position of the second contact hole 8 are displaced. When the arrangement relationship between the first contact hole 7 and the second contact hole 8 is viewed in plan, the positional relationship is as shown in FIG. 4 or 5. That is, the second contact hole 8 is
The contact hole 7 will be formed on the region where it is not formed. When the second contact hole 8 is formed in the region located on the first contact hole 7,
Since there is a recess in a portion of the upper surface of the second Al wiring layer located on the first contact hole 7, an etching residue of the second interlayer insulating film 6 may remain on the upper surface of the second Al wiring layer when forming the second contact hole 8. It can be said that there is a nature.
However, as in this embodiment, the second contact hole 8
It can be said that the second Al wiring layer in the portion where the second contact hole 8 is formed has a substantially flat upper surface by shifting the formation position of. Therefore, it is possible to significantly reduce the possibility of the etching residue remaining due to the formation of the second contact hole 8.
【００３２】また、第３Ａｌ配線層４の上面に生ずる凹
凸段差も、前述の実施例よりも低減させることが可能と
なる。すなわち、第３Ａｌ配線層４の上面を前述の実施
例よりも平坦化することが可能となる。それにより、ワ
イヤボンディング時の信頼性を高めることが可能とな
る。その他の作用効果に関しては、前述の実施例とほぼ
同様であり、ボンディングパッド部における凹部の深さ
Ｈ２を浅くすることができ、かつボンディングパッド部
の位置を比較的高い位置に設けることが可能となる。ま
た、第１および第２コンタクトホール７，８の位置関係
を、図５に示されるような位置関係とした場合には、さ
らに第３Ａｌ配線層４の上面を平坦化することが可能と
なる。Further, the uneven steps formed on the upper surface of the third Al wiring layer 4 can also be reduced as compared with the above-mentioned embodiment. That is, the upper surface of the third Al wiring layer 4 can be made flatter than in the above-described embodiment. As a result, it is possible to improve reliability during wire bonding. Other functions and effects are almost the same as those of the above-described embodiment, and the depth H2 of the recess in the bonding pad portion can be made shallow and the position of the bonding pad portion can be provided at a relatively high position. Become. When the positional relationship between the first and second contact holes 7 and 8 is set as shown in FIG. 5, the upper surface of the third Al wiring layer 4 can be further flattened.
【００３３】次に、図６〜図９を用いて、この発明に基
づくさらに他の実施例における半導体装置のボンディン
グパッド部の構造について説明する。図６は、この発明
に基づくさらに他の実施例における半導体装置のボンデ
ィングパッド部の構造を示す断面図である。図７は、図
６に示されたボンディングパッド部の平面図である。図
８は、図６に示されるボンディングパッド部における第
１および第２のコンタクトホールの配置関係の他の態様
を示す平面図である。図９は、図６に示されるボンディ
ングパッド部における第１および第２コンタクトホール
の配置関係のさらに他の態様を示す平面図である。Next, the structure of the bonding pad portion of the semiconductor device according to still another embodiment of the present invention will be described with reference to FIGS. FIG. 6 is a sectional view showing a structure of a bonding pad portion of a semiconductor device according to still another embodiment of the present invention. FIG. 7 is a plan view of the bonding pad portion shown in FIG. FIG. 8 is a plan view showing another aspect of the arrangement relationship of the first and second contact holes in the bonding pad portion shown in FIG. FIG. 9 is a plan view showing still another aspect of the positional relationship between the first and second contact holes in the bonding pad portion shown in FIG.
【００３４】まず、図６を参照して、この実施例の場合
は、第１および第２コンタクトホール７，８が、パッド
開口部１０の周縁部に沿って設けられている。そのた
め、パッド電極として機能する第３Ａｌ配線層４のパッ
ド開口部１０の中央部近傍を平坦化することが可能とな
る。それにより、ワイヤボンディング時の信頼性をより
高くすることが可能となる。第１および第２コンタクト
ホール７，８の位置関係は、図８に示されるように、相
互にずらせるように配置してもよい。それにより、配線
層間の接続抵抗は上述の実施例よりも増大するが、第２
コンタクトホール８形成の際のエッチング残渣の発生を
より確実に防止することが可能となる。それにより、よ
り信頼性の高い配線層間の接続構造を得ることができ
る。第１および第２コンタクトホール７，８は、図９に
示されるように、パッド開口部１０の周縁部に沿って連
続的に伸びるように形成されるものであってもよい。そ
れにより、配線層間の接続抵抗は、上記の場合より低減
され、かつパッド開口部１０中央近傍の平坦性を確保す
ることが可能となる。本実施例においても、ボンディン
グパッド部における凹部の深さＨ３は前述の実施例と同
様に浅くでき、ボンディングパッド部の位置も高くする
ことができる。それによる作用・効果は上述の実施例と
同様である。First, referring to FIG. 6, in the case of this embodiment, first and second contact holes 7 and 8 are provided along the peripheral edge of pad opening 10. Therefore, it becomes possible to flatten the vicinity of the central portion of the pad opening 10 of the third Al wiring layer 4 functioning as a pad electrode. As a result, it becomes possible to further improve reliability during wire bonding. The positional relationship between the first and second contact holes 7 and 8 may be arranged such that they are displaced from each other, as shown in FIG. As a result, the connection resistance between the wiring layers is increased as compared with the above-mentioned embodiment, but
It is possible to more reliably prevent the generation of etching residues when the contact hole 8 is formed. As a result, a more reliable connection structure between wiring layers can be obtained. The first and second contact holes 7 and 8 may be formed so as to continuously extend along the peripheral edge of the pad opening 10, as shown in FIG. As a result, the connection resistance between the wiring layers is reduced as compared with the above case, and the flatness in the vicinity of the center of the pad opening 10 can be ensured. Also in this embodiment, the depth H3 of the concave portion in the bonding pad portion can be made shallow as in the above-described embodiment, and the position of the bonding pad portion can be made high. The action and effect thereof are similar to those of the above-described embodiment.
【００３５】次に、この発明に基づくさらに他の実施例
について、図１０および図１１を用いて説明する。図１
０は、この発明に基づくさらに他の実施例における半導
体装置のボンディングパッド部の構造を示す断面図であ
る。図１１は、図１０におけるボンディングパッド部の
平面図である。Next, still another embodiment based on the present invention will be described with reference to FIGS. Figure 1
0 is a sectional view showing a structure of a bonding pad portion of a semiconductor device according to still another embodiment of the present invention. FIG. 11 is a plan view of the bonding pad portion in FIG.
【００３６】図１０および図１１を参照して、この実施
例においては、第１および第２コンタクトホール７，８
は、パッド開口部１０の外周部に沿って形成されてい
る。それにより、パッド開口部１０内における第３Ａｌ
配線層４上面は、前述の実施例に比べてより平坦化され
る。さらに、このパッド開口部１０の形成の際のエッチ
ングによる第３アルミ配線層４上面における残渣の発生
を前述の実施例よりも確実に防止することが可能とな
る。それにより、ワイヤボンディング時の信頼性をより
高めることが可能となる。本実施例の場合も、ボンディ
ングパッド部における凹部の深さＨ４は前述の実施例と
同様に浅くすることができ、ボンディングパッド部の位
置も高くすることができる。それによる作用・効果は上
記の実施例と同様である。Referring to FIGS. 10 and 11, in this embodiment, first and second contact holes 7, 8 are formed.
Are formed along the outer periphery of the pad opening 10. Thereby, the third Al in the pad opening 10
The upper surface of the wiring layer 4 is made flatter as compared with the above-mentioned embodiment. Further, it is possible to more reliably prevent the generation of residues on the upper surface of the third aluminum wiring layer 4 due to etching when forming the pad opening 10, as compared with the above-described embodiment. As a result, it is possible to further improve reliability during wire bonding. Also in the case of the present embodiment, the depth H4 of the concave portion in the bonding pad portion can be made shallow as in the above-mentioned embodiments, and the position of the bonding pad portion can also be increased. The action and effect thereof are similar to those of the above-described embodiment.
【００３７】次に、図１２を用いて、この発明に基づく
さらに他の実施例について説明する。図１２は、この発
明に基づくさらに他の実施例における半導体装置のボン
ディングパッド部の構造を示す断面図である。図１２を
参照して、この実施例においては、第１および第２コン
タクトホール７，８内に、たとえばタングステンなどか
らなる高融点金属が充填されている。これが埋め込み導
電層１１，１２として機能することとなる。この埋め込
み導電層１１，１２は、導電材料であり、かつ凹部の被
覆性に優れた材料であれば高融点金属以外の材料であっ
てもよい。この場合であれば、ＣＶＤ法を用いてタング
ステンが形成されている。Next, another embodiment based on the present invention will be described with reference to FIG. FIG. 12 is a sectional view showing a structure of a bonding pad portion of a semiconductor device according to still another embodiment of the present invention. Referring to FIG. 12, in this embodiment, the first and second contact holes 7 and 8 are filled with a refractory metal such as tungsten. This functions as the buried conductive layers 11 and 12. The embedded conductive layers 11 and 12 may be made of a material other than the refractory metal as long as it is a conductive material and has excellent coverage of the recesses. In this case, tungsten is formed using the CVD method.
【００３８】埋め込み導電層１１，１２は、その上面
と、第１あるいは第２層間絶縁膜５，６の上面とがほぼ
面一となるように形成されることが好ましく、そのよう
に形成されることによって、この埋め込み導電層１１，
１２上に形成される第２あるいは第３Ａｌ配線層２，３
の上面を平坦化することが可能となる。それにより、ワ
イヤボンディング時の信頼性を向上させることが可能と
なる。また、この実施例においては、多数のコンタクト
ホールを設けることが可能となるので、配線層間の接続
抵抗を低減させることも可能となる。さらに、第１およ
び第２コンタクトホール７，８形成時のエッチング残渣
の発生をも効果的に阻止することが可能となる。本実施
例の場合も、ボンディングパッド部における凹部の深さ
Ｈ５は、前述の実施例と同様に浅くすることができ、ボ
ンディングパッド部の位置も高くすることができる。そ
れによる作用・効果は上記の実施例と同様である。The buried conductive layers 11 and 12 are preferably formed such that the upper surfaces thereof and the upper surfaces of the first or second interlayer insulating films 5 and 6 are substantially flush with each other. As a result, the buried conductive layer 11,
Second or third Al wiring layer 2, 3 formed on 12
It is possible to flatten the upper surface of the. This makes it possible to improve reliability during wire bonding. Further, in this embodiment, since it is possible to provide a large number of contact holes, it is possible to reduce the connection resistance between the wiring layers. Further, it is possible to effectively prevent the generation of etching residues when the first and second contact holes 7 and 8 are formed. Also in the case of the present embodiment, the depth H5 of the concave portion in the bonding pad portion can be made shallow as in the above-mentioned embodiments, and the position of the bonding pad portion can be made high. The action and effect thereof are similar to those of the above-described embodiment.
【００３９】図１３は、この発明に基づく一実施例にお
けるボンディングパッド部（図１）とスクライブライン
１６近傍を示す断面図である。近年の半導体装置のスク
ライブラインにおいては、発塵対策のため、図１３に示
すような金属配線層の額縁が配置されている。仮に、ボ
ンディングパッド部が低い位置にあると、スクライブラ
イン１６の影となり、ワイヤボンディング時に保護膜９
にクラックが発生しやすくなる。それにより、ボンディ
ングワイヤとスクライブライン１６上の配線層とがショ
ートしてしまうおそれがあった。したがって、ボンディ
ングパッド部はできるだけ高い位置に設けたほうが好ま
しく、それによりワイヤボンディングが容易になると言
える。なお、図１３においては、図１に示したボンディ
ングパッドを用いたが、他の実施例で示したボンディン
グパッドを用いても同様の効果を奏すると言える。な
お、図１３中、１４はフィールド酸化膜であり、１５は
絶縁膜である。FIG. 13 is a sectional view showing the vicinity of the bonding pad portion (FIG. 1) and the scribe line 16 in one embodiment according to the present invention. In a scribe line of a semiconductor device in recent years, as a measure against dust generation, a frame of a metal wiring layer as shown in FIG. 13 is arranged. If the bonding pad portion is located at a low position, it will be a shadow of the scribe line 16, and the protective film 9 will be formed during wire bonding.
It is easy for cracks to occur. As a result, the bonding wire and the wiring layer on the scribe line 16 may be short-circuited. Therefore, it is preferable that the bonding pad portion is provided at a position as high as possible, which facilitates wire bonding. Although the bonding pad shown in FIG. 1 is used in FIG. 13, it can be said that the same effect can be obtained by using the bonding pad shown in another embodiment. In FIG. 13, 14 is a field oxide film and 15 is an insulating film.
【００４０】上記の実施例においては、３層のアルミ配
線層を有する半導体装置について説明したが、４層以上
の配線層を有する半導体装置においても同様の効果を示
す。また、第１および第２コンタクトホール７，８の配
置関係については、上記の実施例において説明したもの
のみにかかわらず、上記の実施例において示された配置
関係に多少の修正を加えたものであってもよい。さら
に、図７，図８，図１１などに示された第１および第２
コンタクトホール７，８の配置は、一列のものでなく、
多重列のものであってもよい。In the above embodiments, the semiconductor device having three aluminum wiring layers has been described, but a semiconductor device having four or more wiring layers has the same effect. Further, the arrangement relationship between the first and second contact holes 7 and 8 is not limited to that described in the above embodiment, but may be a modification of the arrangement relationship shown in the above embodiment. It may be. Furthermore, the first and second parts shown in FIG. 7, FIG. 8, FIG.
The contact holes 7 and 8 are not arranged in a line,
It may be of multiple rows.
【００４１】[0041]
【発明の効果】以上のように、この発明によれば、ボン
ディングパッド部の凹部形状を浅くすることができ、か
つボンディングパッド部を比較的高い位置に設けること
ができる。それにより、ワイヤボンディング時にチップ
の保護膜のクラックなどを抑制でき、耐湿性を向上させ
ることが可能となる。、また、ボンディングパッド部に
おける配線層間のコンタクトホール形成時に、エッチン
グ残渣が発生することを効果的に低減することが可能と
なる。それにより、配線層間の発塵を著しく低減でき、
歩留りを向上させることが可能となる。さらに、多層配
線層構造となった場合にもパッドサイズを大きくする必
要はなく、かつ半導体装置の多ピン化が図れ、高機能な
半導体装置を提供することが可能となる。As described above, according to the present invention, the concave shape of the bonding pad portion can be made shallow and the bonding pad portion can be provided at a relatively high position. As a result, cracking of the protective film of the chip during wire bonding can be suppressed, and moisture resistance can be improved. Further, it is possible to effectively reduce generation of etching residues when forming contact holes between wiring layers in the bonding pad portion. As a result, dust between wiring layers can be significantly reduced,
It is possible to improve the yield. Further, even in the case of the multi-layer wiring layer structure, it is not necessary to increase the pad size, the number of pins of the semiconductor device can be increased, and a highly functional semiconductor device can be provided.
【００４２】さらに、ボンディングパッド部に設けるコ
ンタクトホールの大きさを小さくすることができるた
め、コンタクトホール開口時のエッチングレートを内部
回路のエッチングレートと同等のものとできる。それに
より、ボンディングパッド部におけるコンタクトホール
開口時のオーバエッチング量を著しく低減することが可
能となり、ボンディングパッド部における配線層の上層
に、過剰なオーバエッチングに基づくポリマによる変質
層の発生を効果的に阻止することが可能となる。それに
より、Ａｌ／Ａｌ界面での密着性を向上させることがで
き、ボンディング強度を向上させることが可能となる。
すなわち、信頼性の高いボンディングパッド部を形成す
ることが可能となる。Further, since the size of the contact hole provided in the bonding pad portion can be reduced, the etching rate when the contact hole is opened can be made equal to the etching rate of the internal circuit. As a result, it is possible to significantly reduce the amount of over-etching at the time of opening the contact hole in the bonding pad section, and it is possible to effectively prevent generation of a deteriorated layer due to polymer due to excessive over-etching in the upper layer of the wiring layer in the bonding pad section. It becomes possible to prevent it. Thereby, the adhesiveness at the Al / Al interface can be improved, and the bonding strength can be improved.
That is, it becomes possible to form a highly reliable bonding pad portion.
【図１】この発明に基づく一実施例における半導体装置
のボンディングパッド部の構造を示す断面図である。FIG. 1 is a cross-sectional view showing a structure of a bonding pad portion of a semiconductor device according to an embodiment of the present invention.
【図２】図１に示されるボンディングパッド部の平面図
である。FIG. 2 is a plan view of a bonding pad section shown in FIG.
【図３】この発明に基づく他の実施例における半導体装
置のボンディングパッド部の構造を示す断面図である。FIG. 3 is a sectional view showing a structure of a bonding pad portion of a semiconductor device according to another embodiment of the invention.
【図４】図３に示されるボンディングパッド部の平面図
である。FIG. 4 is a plan view of a bonding pad portion shown in FIG.
【図５】図３に示されるボンディングパッド部におい
て、第１および第２コンタクトホールの配置関係の他の
態様を示す平面図である。FIG. 5 is a plan view showing another aspect of the arrangement relationship of the first and second contact holes in the bonding pad portion shown in FIG.
【図６】この発明に基づくさらに他の実施例における半
導体装置のボンディングパッド部の構造を示す断面図で
ある。FIG. 6 is a sectional view showing a structure of a bonding pad portion of a semiconductor device according to still another embodiment of the present invention.
【図７】図６に示されるボンディングパッド部の平面図
である。FIG. 7 is a plan view of the bonding pad portion shown in FIG.
【図８】図７に示される第１および第２コンタクトホー
ルの配置関係の他の態様を示す平面図である。FIG. 8 is a plan view showing another aspect of the arrangement relationship of the first and second contact holes shown in FIG.
【図９】図７に示される第１および第２コンタクトホー
ルの配置関係の他の態様を示す平面図である。9 is a plan view showing another aspect of the positional relationship between the first and second contact holes shown in FIG. 7. FIG.
【図１０】この発明に基づくさらに他の実施例における
半導体装置のボンディングパッド部の構造を示す断面図
である。FIG. 10 is a sectional view showing a structure of a bonding pad portion of a semiconductor device according to still another embodiment of the present invention.
【図１１】図１０に示されるボンディングパッド部の平
面図である。11 is a plan view of the bonding pad portion shown in FIG.
【図１２】この発明に基づくさらに他の実施例における
半導体装置のボンディングパッド部の構造を示す断面図
である。FIG. 12 is a sectional view showing a structure of a bonding pad portion of a semiconductor device according to still another embodiment of the present invention.
【図１３】この発明に基づく一実施例における半導体装
置のボンディングパッド部の構造およびスクライブライ
ンの構造を示す断面図である。FIG. 13 is a sectional view showing a structure of a bonding pad portion and a structure of a scribe line of a semiconductor device according to an embodiment of the present invention.
【図１４】従来の半導体装置におけるボンディングパッ
ド部の構造を示す断面図である。FIG. 14 is a sectional view showing a structure of a bonding pad portion in a conventional semiconductor device.
【図１５】図１４に示されるボンディングパッド部の平
面図である。FIG. 15 is a plan view of the bonding pad portion shown in FIG.
【図１６】第１コンタクトホールの開口寸法を第２コン
タクトホールの開口寸法よりも小さくした場合に、第２
Ａｌ配線層における段差部にエッチング残渣が残存して
いる様子を示す断面図である。FIG. 16 shows the second contact hole when the opening size of the first contact hole is smaller than that of the second contact hole.
FIG. 6 is a cross-sectional view showing a state in which an etching residue remains at a step portion in an Al wiring layer.
１，２１ 半導体基板 ２，２２ 第１Ａｌ配線層 ３，２３ 第２Ａｌ配線層 ４，２４ 第３Ａｌ配線層 ５，２５ 第１層間絶縁膜 ６，２６ 第２層間絶縁膜 ７，２７ 第１コンタクトホール ８，２８ 第２コンタクトホール ９，２９ 保護膜 １０，３０ パッド開口部 １１，１２ 埋め込み導電層 1, 21 Semiconductor substrate 2, 22 First Al wiring layer 3, 23 Second Al wiring layer 4, 24 Third Al wiring layer 5, 25 First interlayer insulating film 6, 26 Second interlayer insulating film 7, 27 First contact hole 8 , 28 Second contact hole 9, 29 Protective film 10, 30 Pad opening 11, 12 Embedded conductive layer
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成５年２月２日[Submission date] February 2, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【特許請求の範囲】[Claims]
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１１[Correction target item name] 0011
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１１】さらに、従来のボンディングパッド部にお
けるコンタクトホールの寸法は、半導体素子内部に形成
されるコンタクトホールの寸法に比較して非常に大きい
ものといえる。したがって、コンタクトホール開口時の
エッチングレートが、素子の内部に設けられたコンタク
トホールのエッチングレートに比べて大きくなる。すな
わち、ボンディングパッド部でオーバエッチングが過剰
に生じることとなる。そのため、コンタクトホール開口
時のマスクとなるレジストとエッチングガスとの生成物
（ポリマ）が過剰に発生しやすくなるといえる。それに
より、コンタクトホール開口時に、それぞれの配線層表
面に変質層が形成され、Ａｌ／Ａｌ界面での密着強度を
低下させるといった問題も生じる。Further, it can be said that the size of the contact hole in the conventional bonding pad portion is much larger than the size of the contact hole formed inside the semiconductor element. Therefore, the etching rate when the contact hole is opened is higher than the etching rate of the contact hole provided inside the element. That is, excessive etching occurs at the bonding pad portion. Therefore, it can be said that a product (polymer) of the resist and the etching gas, which serves as a mask when the contact hole is opened, is likely to be excessively generated. As a result, when the contact hole is opened, an altered layer is formed on the surface of each wiring layer, which causes a problem that the adhesion strength at the Al / Al interface is reduced.
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１４[Correction target item name] 0014
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１４】[0014]
【課題を解決するための手段】この発明に基づく半導体
装置は、１つの局面では、外部との信号の入出力を行な
うパッド領域直下に形成された第１導電層と、この第１
導電層上に位置する領域に複数のコンタクトホールを有
する層間絶縁膜と、このコンタクトホールを介して第１
導電層に電気的に接続されたパッド電極とを備えてい
る。他の局面では、上記のコンタクトホール内には、埋
め込み導電層が充填されている。 In one aspect, a semiconductor device according to the present invention includes a first conductive layer formed immediately below a pad region for inputting / outputting a signal to / from the outside, and the first conductive layer.
The interlayer insulating film having a plurality of contact holes in a region located on the conductive layer, and the first through the contact holes.
With a pad electrode electrically connected to the conductive layer
It In another aspect, the contact hole is filled with
The embedded conductive layer is filled.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１５[Correction target item name] 0015
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１５】さらに他の局面では、上記の複数個のコン
タクトホールは、マトリックス状に配置されている。さ
らに他の局面では、上記の複数個のコンタクトホール
は、パッド領域の周縁部に沿って配置されている。In still another aspect, the plurality of contact holes are arranged in a matrix. In still another aspect, the plurality of contact holes are arranged along the peripheral edge of the pad region.
【手続補正５】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１６[Correction target item name] 0016
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１６】この発明に基づく半導体装置は、さらに他
の局面では、外部との信号の入出力を行なうパッド領域
直下に形成された第１導電層と、パッド領域周縁部下に
位置する領域に、パッド領域周縁部に沿って連続的に延
びるコンタクトホールを有する層間絶縁膜と、第１導電
層上に位置し、コンタクトホールを介して第１導電層と
電気的に接続されたパッド電極とを備えている。 According to still another aspect of the semiconductor device of the present invention, the first conductive layer formed immediately below the pad region for inputting / outputting a signal to / from the outside and the pad located in the region located below the peripheral edge of the pad region. an interlayer insulating film having a contact hole extending continuously along the region peripheral edge, the first conductive
Located on the layer and through the contact hole to the first conductive layer
And a pad electrode electrically connected.
【手続補正６】[Procedure Amendment 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１７[Correction target item name] 0017
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１７】この発明に基づく半導体装置は、さらに他
の局面では、外部との信号の入出力を行なうパッド領域
直下に形成された第１導電層と、第１導電層上に位置す
る領域に複数個の第１のコンタクトホールを有する第１
層間絶縁膜と、第１導電層上に位置し、第１のコンタク
トホールを介して第１導電層に電気的に接続された第２
導電層と、この第２導電層上に形成され、第２導電層上
に位置する領域に複数の第２のコンタクトホールを有す
る第２層間絶縁膜と、第２導電層上に位置し、第２のコ
ンタクトホールを介して第２導電層に電気的に接続され
たパッド電極とを備え、第１のコンタクトホールと第２
のコンタクトホールとは重ならないように配置されてい
る。 In still another aspect, the semiconductor device according to the present invention has a plurality of first conductive layers formed immediately below a pad region for inputting / outputting signals to / from the outside and a plurality of regions located on the first conductive layer. First having a plurality of first contact holes
The first contact layer is located on the interlayer insulating film and the first conductive layer.
A second electrically connected to the first conductive layer through a towhole
A conductive layer, a second interlayer insulating film formed on the second conductive layer and having a plurality of second contact holes in a region located on the second conductive layer, a second interlayer insulating film located on the second conductive layer, Two
Electrically connected to the second conductive layer through the contact hole.
A pad electrode and a first contact hole and a second contact hole.
It is arranged so that it does not overlap with the contact hole of
It
【手続補正７】[Procedure Amendment 7]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２０[Correction target item name] 0020
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２０】上記のコンタクトホール内に導電層を埋め
込んだ場合には、その上に形成されるパッド電極の上面
を平坦に形成することが可能となる。それにより、ワイ
ヤボンディング時の信頼性が向上する。また、上記の導
電層とパッド電極とは、同一材料であっても異なる材料
であってもよい。 Fill the contact hole with a conductive layer
When embedded, the upper surface of the pad electrode formed on it
Can be formed flat. Thereby,
Reliability at the time of bonding is improved. Also, the above
The electrode layer and the pad electrode may be the same material or different materials
May be
【手続補正８】[Procedure Amendment 8]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００２９[Name of item to be corrected] 0029
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００２９】さらに、各配線層が、複数のコンタクトホ
ールを介して電気的に接続されるため、ボンディングパ
ッド部下に位置する各配線層間の接続部の面積をほぼ同
一のものとすることが可能となる。それにより、多層配
線層構造とした場合にも、ボンディングパッド部の面積
を増大させることなく所望のパッド開口部の面積を得る
ことが可能となる。その結果、高集積化に有利なボンデ
ィングパッド部を形成することが可能となる。 Further, since each wiring layer is electrically connected through the plurality of contact holes, it is possible to make the area of the connection portion between each wiring layer located under the bonding pad portion substantially the same. Become. This makes it possible to obtain a desired area of the pad opening without increasing the area of the bonding pad even in the case of the multilayer wiring layer structure. As a result, it is possible to form a bonding pad portion that is advantageous for high integration.
【手続補正９】[Procedure Amendment 9]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００４０[Item name to be corrected] 0040
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００４０】上記の実施例においては、３層のアルミ配
線層を有する半導体装置について説明したが、２層ある
いは４層以上の配線層を有する半導体装置においても同
様の効果を示す。また、第１および第２コンタクトホー
ル７，８の配置関係については、上記の実施例において
説明したもののみにかかわらず、上記の実施例において
示された配置関係に多少の修正を加えたものであっても
よい。さらに、図７，図８，図１１などに示された第１
および第２コンタクトホール７，８の配置は、一列のも
のでなく、多重列のものであってもよい。Although the semiconductor device having three aluminum wiring layers has been described in the above embodiment, there are two layers.
Also, the same effect is exhibited in a semiconductor device having four or more wiring layers. Further, the arrangement relationship between the first and second contact holes 7 and 8 is not limited to that described in the above embodiment, but may be a modification of the arrangement relationship shown in the above embodiment. It may be. Further, the first shown in FIG. 7, FIG. 8, FIG.
The second contact holes 7 and 8 may be arranged in multiple rows instead of one row.
Claims (7)
域直下に形成された第１導電層と、 前記第１導電層上に形成され、前記第１導電層上に位置
する領域に複数のコンタクトホールを有する層間絶縁膜
と、 前記第１導電層上に位置する前記層間絶縁膜上に形成さ
れ、前記コンタクトホール内に充填される埋め込み導電
層を介して前記第１導電層に電気的に接続されたパッド
電極と、 を備えた半導体装置のパッド構造。1. A first conductive layer formed directly below a pad region for inputting / outputting signals to / from the outside, and a plurality of regions formed on the first conductive layer and located on the first conductive layer. An interlayer insulating film having a contact hole, and an electrically conductive layer electrically connected to the first conductive layer via an embedded conductive layer formed on the interlayer insulating film located on the first conductive layer and filled in the contact hole. A pad structure of a semiconductor device including a connected pad electrode.
は同一材料である請求項１に記載の半導体装置のパッド
構造。2. The pad structure of a semiconductor device according to claim 1, wherein the pad electrode and the embedded conductive layer are made of the same material.
は異なる材料である請求項１に記載の半導体装置のパッ
ド構造。3. The pad structure of a semiconductor device according to claim 1, wherein the pad electrode and the buried conductive layer are made of different materials.
リックス状に配置されている請求項１に記載の半導体装
置のパッド構造。4. The pad structure of a semiconductor device according to claim 1, wherein the plurality of contact holes are arranged in a matrix.
ド領域の周縁部に沿って配置されている請求項１に記載
の半導体装置のパッド構造。5. The pad structure of a semiconductor device according to claim 1, wherein the plurality of contact holes are arranged along a peripheral portion of a pad region.
域直下に形成された第１導電層と、 前記第１導電層上に形成され、前記パッド領域周縁部下
に位置する領域に、前記パッド領域周縁部に沿って連続
的に延びるコンタクトホールを有する層間絶縁膜と、 前記第１導電層上に位置する前記層間絶縁膜上に形成さ
れ、前記コンタクトホール内に充填される埋め込み導電
層を介して前記第１導電層に電気的に接続されたパッド
電極と、 を備えた半導体装置のパッド構造。6. A first conductive layer formed immediately below a pad region for inputting / outputting a signal to / from the outside, and the pad formed on the first conductive layer and below the peripheral edge of the pad region. An interlayer insulating film having a contact hole continuously extending along the peripheral edge of the region, and an embedded conductive layer formed on the interlayer insulating film located on the first conductive layer and filled in the contact hole. And a pad electrode electrically connected to the first conductive layer, and a pad structure of a semiconductor device.
域直下に形成された第１導電層と、 前記第１導電層上に形成され、前記第１導電層上に位置
する領域に複数の第１のコンタクトホールを有する第１
層間絶縁膜と、 前記第１導電層上に位置する前記第１層間絶縁膜上に形
成され、前記第１のコンタクトホール内に充填される第
１埋め込み導電層を介して前記第１導電層に電気的に接
続された第２導電層と、 前記第２導電層上に形成され、前記第２導電層上に位置
する領域に複数の第２のコンタクトホールを有する第２
層間絶縁膜と、 前記第２導電層上に位置する前記第２層間絶縁膜上に形
成され、前記第２のコンタクトホール内に充填される第
２埋め込み導電層を介して前記第２導電層に電気的に接
続されたパッド電極と、 を備えた半導体装置のパッド構造。7. A first conductive layer formed immediately below a pad region for inputting / outputting a signal to / from the outside, and a plurality of regions formed on the first conductive layer and located on the first conductive layer. First having a first contact hole
An interlayer insulating film and a first buried conductive layer formed on the first interlayer insulating film located on the first conductive layer, the first buried conductive layer filling the first contact hole; A second conductive layer electrically connected to the second conductive layer, and a second conductive layer formed on the second conductive layer and having a plurality of second contact holes in a region located on the second conductive layer
An interlayer insulating film and a second buried conductive layer formed on the second interlayer insulating film located on the second conductive layer and filled in the second contact hole to form the second conductive layer. A pad structure of a semiconductor device including a pad electrode electrically connected to the pad electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152465A JP2916326B2 (en) | 1992-06-11 | 1992-06-11 | Pad structure of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4152465A JP2916326B2 (en) | 1992-06-11 | 1992-06-11 | Pad structure of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343466A true JPH05343466A (en) | 1993-12-24 |
| JP2916326B2 JP2916326B2 (en) | 1999-07-05 |
Family
ID=15541108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4152465A Expired - Lifetime JP2916326B2 (en) | 1992-06-11 | 1992-06-11 | Pad structure of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2916326B2 (en) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736791A (en) * | 1995-02-07 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and bonding pad structure therefor |
| JP2000049190A (en) * | 1998-07-14 | 2000-02-18 | Texas Instr Inc <Ti> | System and method for making bonding on active integrated circuit |
| JP2001156070A (en) * | 1999-11-22 | 2001-06-08 | Motorola Inc | Pad interface having mechanical robust property and method |
| US6313540B1 (en) | 1998-12-25 | 2001-11-06 | Nec Corporation | Electrode structure of semiconductor element |
| KR100324341B1 (en) * | 2000-02-15 | 2002-02-16 | 박종섭 | Manufacturing method for pad on semiconductor device |
| JP2002231753A (en) * | 2001-01-26 | 2002-08-16 | Samsung Electronics Co Ltd | Bonding pad for semiconductor element and manufacturing method therefor |
| JP2004361443A (en) * | 2003-06-02 | 2004-12-24 | Advanced Display Inc | Display device and method for manufacturing the display device |
| WO2005031849A1 (en) * | 2003-09-25 | 2005-04-07 | Fujitsu Limited | Semiconductor device |
| US6879049B1 (en) * | 1998-01-23 | 2005-04-12 | Rohm Co., Ltd. | Damascene interconnection and semiconductor device |
| KR100500416B1 (en) * | 2000-11-15 | 2005-07-12 | 주식회사 하이닉스반도체 | Method of manufacturing a pad in a semiconductor device |
| JP2005327763A (en) * | 2004-05-12 | 2005-11-24 | Nec Electronics Corp | Semiconductor device |
| DE10106564B4 (en) * | 2001-02-13 | 2006-04-20 | Promos Technologies, Inc. | Bondierungsanschlussflächenanordnung |
| JP2006114827A (en) * | 2004-10-18 | 2006-04-27 | Denso Corp | Semiconductor device |
| US7202565B2 (en) | 2003-09-08 | 2007-04-10 | Renesas Technology Corp. | Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same |
| JP2007194663A (en) * | 1998-12-28 | 2007-08-02 | Samsung Electronics Co Ltd | Bonding pad structure of semiconductor element |
| JP2007214349A (en) * | 2006-02-09 | 2007-08-23 | Fuji Electric Device Technology Co Ltd | Semiconductor device |
| JP2007300139A (en) * | 2007-08-06 | 2007-11-15 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| CN100382314C (en) * | 2004-11-08 | 2008-04-16 | 台湾积体电路制造股份有限公司 | Semiconductor wafer |
| JP2009111073A (en) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | Semiconductor device |
| WO2009140798A1 (en) * | 2008-05-21 | 2009-11-26 | 精材科技股份有限公司 | Electronic component package body and its packaging method |
| US7741714B2 (en) | 2004-11-02 | 2010-06-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad structure with stress-buffering layer capping interconnection metal layer |
| US7741207B2 (en) | 2003-09-26 | 2010-06-22 | Panasonic Corporation | Semiconductor device with multilayered metal pattern |
| US7741724B2 (en) | 2007-04-02 | 2010-06-22 | Sanyo Electric Co., Ltd. | Semiconductor device |
| JP2010263219A (en) * | 2009-05-08 | 2010-11-18 | Taiwan Semiconductor Manufacturing Co Ltd | Bump pad structure and manufacturing method thereof |
| JP2013171928A (en) * | 2012-02-20 | 2013-09-02 | Tdk Corp | Multilayer terminal electrode and electronic component |
| US8791568B2 (en) | 2011-05-31 | 2014-07-29 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2014147677A1 (en) * | 2013-03-22 | 2014-09-25 | パナソニック株式会社 | Semiconductor device |
| DE102017116574A1 (en) * | 2017-07-21 | 2019-01-24 | Infineon Technologies Ag | SEMICONDUCTOR COMPONENT |
| DE102019119521A1 (en) * | 2019-07-18 | 2021-01-21 | Infineon Technologies Ag | CHIP HOUSING AND METHOD FOR MANUFACTURING A CHIP HOUSING |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319248A (en) * | 1989-06-15 | 1991-01-28 | Nec Corp | Semiconductor device |
| JPH03153049A (en) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | Semiconductor device |
-
1992
- 1992-06-11 JP JP4152465A patent/JP2916326B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319248A (en) * | 1989-06-15 | 1991-01-28 | Nec Corp | Semiconductor device |
| JPH03153049A (en) * | 1989-11-10 | 1991-07-01 | Fujitsu Ltd | Semiconductor device |
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736791A (en) * | 1995-02-07 | 1998-04-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and bonding pad structure therefor |
| US7042100B2 (en) | 1998-01-23 | 2006-05-09 | Rohm Co., Ltd | Damascene interconnection and semiconductor device |
| US6879049B1 (en) * | 1998-01-23 | 2005-04-12 | Rohm Co., Ltd. | Damascene interconnection and semiconductor device |
| JP2000049190A (en) * | 1998-07-14 | 2000-02-18 | Texas Instr Inc <Ti> | System and method for making bonding on active integrated circuit |
| EP0973198A3 (en) * | 1998-07-14 | 2003-03-19 | Texas Instruments Incorporated | System and method for bonding over active integrated curcuits |
| US6313540B1 (en) | 1998-12-25 | 2001-11-06 | Nec Corporation | Electrode structure of semiconductor element |
| JP2007194663A (en) * | 1998-12-28 | 2007-08-02 | Samsung Electronics Co Ltd | Bonding pad structure of semiconductor element |
| JP2001156070A (en) * | 1999-11-22 | 2001-06-08 | Motorola Inc | Pad interface having mechanical robust property and method |
| KR100324341B1 (en) * | 2000-02-15 | 2002-02-16 | 박종섭 | Manufacturing method for pad on semiconductor device |
| KR100500416B1 (en) * | 2000-11-15 | 2005-07-12 | 주식회사 하이닉스반도체 | Method of manufacturing a pad in a semiconductor device |
| JP2002231753A (en) * | 2001-01-26 | 2002-08-16 | Samsung Electronics Co Ltd | Bonding pad for semiconductor element and manufacturing method therefor |
| DE10106564B4 (en) * | 2001-02-13 | 2006-04-20 | Promos Technologies, Inc. | Bondierungsanschlussflächenanordnung |
| JP2004361443A (en) * | 2003-06-02 | 2004-12-24 | Advanced Display Inc | Display device and method for manufacturing the display device |
| US7202565B2 (en) | 2003-09-08 | 2007-04-10 | Renesas Technology Corp. | Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same |
| WO2005031849A1 (en) * | 2003-09-25 | 2005-04-07 | Fujitsu Limited | Semiconductor device |
| US7741207B2 (en) | 2003-09-26 | 2010-06-22 | Panasonic Corporation | Semiconductor device with multilayered metal pattern |
| JP2005327763A (en) * | 2004-05-12 | 2005-11-24 | Nec Electronics Corp | Semiconductor device |
| JP2006114827A (en) * | 2004-10-18 | 2006-04-27 | Denso Corp | Semiconductor device |
| JP4604641B2 (en) * | 2004-10-18 | 2011-01-05 | 株式会社デンソー | Semiconductor device |
| US7741714B2 (en) | 2004-11-02 | 2010-06-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad structure with stress-buffering layer capping interconnection metal layer |
| CN100382314C (en) * | 2004-11-08 | 2008-04-16 | 台湾积体电路制造股份有限公司 | Semiconductor wafer |
| JP2007214349A (en) * | 2006-02-09 | 2007-08-23 | Fuji Electric Device Technology Co Ltd | Semiconductor device |
| US7741724B2 (en) | 2007-04-02 | 2010-06-22 | Sanyo Electric Co., Ltd. | Semiconductor device |
| JP2007300139A (en) * | 2007-08-06 | 2007-11-15 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2009111073A (en) * | 2007-10-29 | 2009-05-21 | Elpida Memory Inc | Semiconductor device |
| US8823179B2 (en) | 2008-05-21 | 2014-09-02 | Chia-Lun Tsai | Electronic device package and method for fabricating the same |
| WO2009140798A1 (en) * | 2008-05-21 | 2009-11-26 | 精材科技股份有限公司 | Electronic component package body and its packaging method |
| JP2010263219A (en) * | 2009-05-08 | 2010-11-18 | Taiwan Semiconductor Manufacturing Co Ltd | Bump pad structure and manufacturing method thereof |
| DE102012208246B4 (en) * | 2011-05-31 | 2017-04-06 | Mitsubishi Electric Corp. | Semiconductor device |
| US8791568B2 (en) | 2011-05-31 | 2014-07-29 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2013171928A (en) * | 2012-02-20 | 2013-09-02 | Tdk Corp | Multilayer terminal electrode and electronic component |
| WO2014147677A1 (en) * | 2013-03-22 | 2014-09-25 | パナソニック株式会社 | Semiconductor device |
| JPWO2014147677A1 (en) * | 2013-03-22 | 2017-02-16 | パナソニックＩｐマネジメント株式会社 | Semiconductor device |
| US9698096B2 (en) | 2013-03-22 | 2017-07-04 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
| DE102017116574A1 (en) * | 2017-07-21 | 2019-01-24 | Infineon Technologies Ag | SEMICONDUCTOR COMPONENT |
| DE102019119521A1 (en) * | 2019-07-18 | 2021-01-21 | Infineon Technologies Ag | CHIP HOUSING AND METHOD FOR MANUFACTURING A CHIP HOUSING |
| US11430669B2 (en) | 2019-07-18 | 2022-08-30 | Infineon Technologies Ag | Forming a lock structure in a semiconductor chip pad |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2916326B2 (en) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05343466A (en) | Pad structure for semiconductor device | |
| US6100589A (en) | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal | |
| KR100329407B1 (en) | Electrode structure of semiconductor element | |
| US5502337A (en) | Semiconductor device structure including multiple interconnection layers with interlayer insulating films | |
| US6313537B1 (en) | Semiconductor device having multi-layered pad and a manufacturing method thereof | |
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US7301231B2 (en) | Reinforced bond pad for a semiconductor device | |
| US6028367A (en) | Bonds pads equipped with heat dissipating rings and method for forming | |
| US6599578B2 (en) | Method for improving integrated circuits bonding firmness | |
| JP2003100894A (en) | Integrated circuit chip and multi-chip package | |
| US5309025A (en) | Semiconductor bond pad structure and method | |
| KR20010070064A (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
| KR100437460B1 (en) | Semiconductor device having bonding pads and fabrication method thereof | |
| US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| US20080003820A1 (en) | Bonding pad structure and method for making the same | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| EP0431490B1 (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
| JPH0338043A (en) | Semiconductor integrated circuit device | |
| TWI226691B (en) | Selective C4 connection in IC packaging | |
| JPH031538A (en) | Semiconductor device | |
| US6459154B2 (en) | Bonding pad structure of a semiconductor device and method of fabricating the same | |
| JPH03108338A (en) | Semiconductor integrated circuit device | |
| JP2008066440A (en) | Semiconductor device and its manufacturing method | |
| JP2000183108A (en) | Semiconductor integrated circuit device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |