JPH0533641U - サージ抑制装置 - Google Patents

Abstract

(57)【要約】 【目的】 被保護体をその耐圧より高いサージ電圧が発
生し、しかも、通常動作電圧範囲がバリスタの放電開始
電圧より高い環境で使用する際に、バリスタを用いて過
大なサージ電圧から保護する。 【構成】 複数のバリスタ７，８を直列接続したバリス
タ直列回路６を被保護体１に並設し、過大なサージ電圧
の発生時、電圧検出回路２０の検出電圧によりゲートパ
ルス発生回路３０の点弧ゲートパルスを出力し、バイパ
ス回路９の短絡制御用のサイリスタ１５をターンオンし
てバリスタ直列回路６の一部のサイリスタ７を短絡し、
直列回路６の制限電圧特性を定常特性より低電圧側の特
性にシフトして被保護体１をサージ電圧から保護する。
また、ほぼサージ電圧が終了するときに、リセット回路
１６の逆バイアス電圧によりサイリスタ１５をターンオ
フし、バイパス回路９の短絡を解除してバリスタ直列回
路６の制限電圧特性を元の定常特性に戻す。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、バリスタを用いてサイリスタスイッチ等の被保護体を過大なサージ 電圧から保護するサージ抑制装置に関する。

【０００２】

【従来の技術】

従来、配電線路の開閉，電力設備の電源投入に用いられるサイリスタスイッチ 等は、自己の開閉動作等により印加電源に高調波電圧，サージ電圧が生じる。

【０００３】 そして、この高調波電圧，サージ電圧を除去するため、図３に示すように、こ の種サイリスタスイッチ等の被保護体１には、保護装置として、抵抗２，コンデ ンサ３を直列接続したＣＲアブソーバ４及びサージ抑制装置としての１個のバリ スタ５が並列接続される。

【０００４】 そして、ＣＲアブソーバ４はそのフィルタ定数の設定に基づき、主に、発生し た高調波電圧を吸収して抑制する。

【０００５】 また、バリスタ５は印加電圧Ｖと通流する電流ＩとがＩ＝αＶⁿ ，α，ｎは定 数の関係を有し、印加電圧Ｖが抑制する所望の制限電圧以上のときに内部抵抗が 十分に小さくなって電流Ｉが増大するように設定される。

【０００６】 そして、被保護体１の耐圧以上の過大なサージ電圧が発生すると、印加電圧Ｖ が過大になってバリスタ５の電流Ｉが急増し、この結果、印加電圧Ｖが引下げら れてサージ電圧が抑制される。

【０００７】 ところで、バリスタ５は印加電圧Ｖと電流Ｉとが前記の非線形な関係を有する ため、制限電圧特性もＶ＝ｋＩ^m，ｋ，mは定数の非線形な特性になる。

【０００８】 この特性は例えば図４に示すようになり、この場合、Ｉ＝１ｍＡの放電開始電 圧Ｖａと内部抵抗が十分に小さくなるＩ＝１０００Ａ（１ｋＡ）の制限電圧Ｖｂ との比は１．９倍（約２倍）になり、Ｉ＝１０ｋＡの制限電圧Ｖｃとの比は約３ 倍にもなる。

【０００９】 そして、バリスタ５は放電開始電圧Ｖａが被保護体１の通常動作電圧範囲より 高くなるように設定される。

【００１０】

【考案が解決しようとする課題】

前記図３の従来のサージ抑制装置の場合、条件に合致した制限電圧特性の１個 のバリスタ５を用いて形成するため、とくに、被保護体１をその耐圧以上のサー ジ電圧が発生し、しかも、通常動作電圧範囲が比較的高い環境で使用するときに は、バリスタ５の制限電圧特性を条件に合致する高電圧にできず、適用できない 問題点がある。

【００１１】 ところで、バリスタ５の代わりに複数のバリスタの直列回路を用いてその合成 制限電圧特性を高電圧にすることが考えられる。

【００１２】 しかし、前記したように放電開始電圧Ｖａに対する制限電圧Ｖｂ，Ｖｃの比が 非線形に増大するため、合成特性の放電開始電圧を適切に設定すると、制限電圧 Ｖｂ，Ｖｃに対応する制限電圧が過大になり、過大なサージ電圧に対する抑制が 不足し、被保護体１に過大な電圧が印加されてしまう。

【００１３】 したがって、単に複数のバリスタの直列回路を用いても、被保護体１を過大な サージ電圧から保護することができず、このような場合は、被保護体１を例えば サイリスタスタック等で構成して耐圧を高めるしかなかった。

【００１４】 本考案は、とくに被保護体１を耐圧より高いサージ電圧が発生し、しかも、通 常動作電圧範囲が比較的高い環境で使用する際に、バリスタを用いて被保護体１ を過大なサージ電圧から保護することを目的とする。

【００１５】

【課題を解決するための手段】

前記の目的を達成するために、本考案のサージ抑制装置においては、定常の制 限電圧特性の放電開始電圧を被保護体の通常動作電圧範囲より高くするように複 数のバリスタを直列接続して形成され，前記被保護体に並列に設けられたバリス タ直列回路と、

【００１６】 前記バリスタ直列回路の一部のバリスタを短絡するバイパス回路と、

【００１７】 前記バイパス回路に挿入された短絡制御用のサイリスタと、

【００１８】 前記被保護体の両端間電圧を検出する電圧検出回路と、

【００１９】 前記電圧検出回路の検出電圧がサージ電圧検出用の所定の基準電圧以上のとき に前記サイリスタに点弧ゲートパルスを供給するゲートパルス発生回路と、

【００２０】 前記サイリスタの通流電流により充電され，ほぼサージ電圧が終了するときに 前記サイリスタに自己消弧用の逆バイアス電圧を印加するリセット回路とを備え る。

【００２１】

【作用】

前記のように構成された本考案のサージ抑制装置の場合、被保護体の通常動作 電圧範囲であれば、ゲートパルス発生回路から点弧ゲートパルスが出力されず、 バイパス回路の短絡制御用のサイリスタが開放されるため、バリスタ直列回路は 全バリスタが直列接続された状態で被保護体に並列接続される。

【００２２】 このとき、バリスタ直列回路の合成制限電圧特性は、放電開始電圧が前記通常 動作電圧範囲より高い定常特性となり、バリスタ直列回路による電圧の引下げは 生じない。

【００２３】 つぎに、被保護体の耐圧に近い過大なサージ電圧が発生すると、電圧検出回路 の検出電圧が基準電圧以上になり、ゲートパルス発生回路から点弧ゲートパルス が出力されてバイパス回路の短絡制御用のサイリスタがターンオンするため、バ リスタ直列回路は一部のバリスタがバイパス回路で短絡される。

【００２４】 このとき、バリスタ直列回路の合成制限電圧特性が低電圧にシフトした特性に 切換わり、バリスタ直列回路は通流電流が増大して被保護体の電圧を引下げ、サ ージ電圧を適切に抑制して被保護体を過電圧から保護する。

【００２５】 また、バイパス回路を流れるバリスタ直列回路の通流電流により、バイパス回 路に設けられたリセット回路が充電される。

【００２６】 この充電により、ほぼ過大なサージ電圧が終了するタイミングでバイパス回路 のサイリスタに逆バイアス電圧が印加され、サイリスタがターンオフしてバイパ ス回路の短絡が終了する。

【００２７】 そのため、サージ電圧が終了して被保護体の電圧が通常動作範囲の電圧に戻る と、バリスタ直列回路の合成制限特性も元の定常特性に戻る。

【００２８】

【実施例】

１実施例について、図１，図２を参照して説明する。

【００２９】 図１において、図３と同一記号は同一又は相当するものを示し、６は２個のバ リスタ７，８の直列回路を被保護体１に並列接続したバリスタ直列回路である。

【００３０】 ９はバリスタ７の橋絡用のダイオードブリッジ回路１０を備えたバイパス回路 であり、ブリッジ回路１０は４辺がダイオード１１〜１４により形成され、一方 の対角線上の２接続点ａ，ｂがバリスタ７の両端それぞれに接続されている。

【００３１】 １５はバイパス回路９に挿入した短絡制御用のサイリスタであり、アノードが ブリッジ回路１０の他方の対角線上の２接続点ｃ，ｄのうちの一方ｃに接続され ている。

【００３２】 １６はサイリスタ１５のカソードと２接続点ｃ，ｄのうちの他方ｄとの間に設 けたリセット回路であり、抵抗１７，コンデンサ１８の並列回路からなる。

【００３３】 １９は被保護体１に直列接続したオン電流上昇率抑制用のリアクトル、２０は 電圧検出回路であり、リアクトル１９，被保護体１の直列回路に分圧用の抵抗２ １，２２の直列回路を並列接続し、抵抗２２の両端間にダイオード２３〜２６の 全波整流回路２７を接続し、この回路２７の出力端子間に基準電圧用のツェナー ダイオード２８，抵抗２９を直列接続して形成されている。

【００３４】 ３０はゲートパルス発生回路であり、２次側をサイリスタ１５のゲートに接続 した変成器３１の１次側にコンデンサ３２，抵抗３３，直流電源３４を直列に接 続し、抵抗２９の端子間電圧がベースに印加されるトランジスタ３５のコレクタ ，エミッタを抵抗３３，直流電源３４の直列回路の両端それぞれに接続して形成 されている。

【００３５】 そして、被保護体１は耐圧を越えるような高圧のサージ電圧が生じる環境，例 えば従来より高電圧の配電線路中に開閉器として設けられ、その通常動作電圧範 囲が高い。

【００３６】 また、バリスタ直列回路６の２個のバリスタ７，８は例えば図４の特性曲線に 相当する図２の曲線アの同一制限電圧特性に設定され、両バリスタ７，８の合成 制限電圧特性，すなわち定常特性は図２の曲線イに示すように、曲線アの放電開 始電圧Ｖａ，制限電圧Ｖｂを電圧Ｖａ₂ ，Ｖｂ₂ それぞれに引上げた特性になる 。

【００３７】 この特性に基づき、被保護体１の両端間電圧に相当するバリスタ直列回路６の 印加電圧Ｖが被保護体１の耐圧を考慮して設定された放電開始電圧Ｖａ₂ より低 い被保護体１の通常動作電圧範囲においては、バリスタ直列回路６の通流電流Ｉ が印加電圧Ｖに影響しない１ｍＡ以下に制限され、ほとんど流れない。

【００３８】 また、リアクトル１９を介した被保護体１の両端間電圧は抵抗２１，２２によ り分圧されて検出され、抵抗２２の両端間の検出電圧が整流回路２３により比較 し易いように全波整流される。

【００３９】 そして、被保護体１の両端間電圧が通常動作電圧範囲のときは、整流回路２７ の出力電圧（直流）が小さく、ツェナーダイオード２８がオフしてトランジスタ ３５がオフに保持される。

【００４０】 さらに、トランジスタ３５がオフに保持されるため、コンデンサ３２を充電し た状態でゲートパルス発生回路３０が動作を停止し、サイリスタ１５に点弧ゲー トパルスが供給されず、サイリスタ１５がオフに保持される。

【００４１】 そして、サイリスタ１５がオフに保持されると、バイパス回路９のダイオード １１，サイリスタ１５，リセット回路１６，ダイオード１３の正成分用バイパス 路及びダイオード１２，サイリスタ１５，リセット回路１６，ダイオード１４の 負成分用バイパス路が開放され、バリスタ７はバイパス回路９で短絡されず、バ リスタ直列回路６が図２の曲線イの制限電圧特性で動作する。

【００４２】 つぎに、被保護体１の開閉動作等に基づき、通常動作電圧範囲を越えるサージ 電圧が生じると、まず、リアクトル１９の電流増加率（ｄｉ／ｄｔ）の抑制及び アブソーバ４の電流積分に伴う電圧増加率（ｄｖ／ｄｔ）の抑制により、ほぼ過 大なサージ電圧に対してサイリスタ１５が点弧されるまでの時間、サージの立上 りが遅延される。

【００４３】 また、サージ電圧により抵抗２２の検出電圧が上昇し、整流回路２７の出力電 圧が大きくなる。

【００４４】 そして、サージ電圧が被保護体１の耐圧に近い制限電圧Ｖｂ₂ に達するまでは 、整流回路２７の出力電圧がツェナーダイオード２８のツェナー電圧で決まる基 準電圧より小さく、トランジスタ３５はオフし続け、バリスタ直列回路６の通流 電流が曲線イの定常特性で増加し、この増加によって被保護体１の電圧上昇が抑 制される。

【００４５】 一方、サージ電圧が制限電圧Ｖｂ₂ を越える過大な電圧になると、曲線イの特 性では被保護体１の電圧が耐圧を越えてしまうため、バリスタ直列回路６の制限 電圧特性が曲線アの低電圧側にシフトした特性に切換えられる。

【００４６】 すなわち、サージ電圧が制限電圧Ｖｂ₂ を越えると、整流回路２７の出力電圧 が前記基準電圧より高くなり、ツェナーダイオード２８がオンしてトランジスタ ３５がオンする。

【００４７】 そして、トランジスタ３５のオンによりコンデンサ３２が放電し、パルストラ ンス又はパルスＣＴからなる変圧器３１の２次側に点弧ゲートパルスが発生し、 このパルスによりサイリスタ１５がターンオンする。

【００４８】 さらに、サイリスタ１５のターンオンにより前記正成分用バイパス路及び前記 負成分用バイパス路が閉成され、バリスタ７がバイパス回路９で短絡される。

【００４９】 この短絡により、被保護体１の両端間に等価的にバリスタ７，８のうちのバリ スタ８のみが接続され、バリスタ直列回路６の制限電圧特性が曲線アの特性に引 下げられる。

【００５０】 この引下げにより、バリスタ直列回路６の通流電流Ｉが増大して印加電圧Ｖが Ｖｂまで低下し、被保護体１がサージ電圧から保護される。

【００５１】 また、バリスタ直列回路６の通流電流Ｉがサイリスタ１５を介してリセット回 路１６を流れ、通流電流Ｉによってコンデンサ１８が充電される。

【００５２】 そして、ほぼサージ電圧が終了するときには、その電圧が低下し、コンデンサ １８の充電電圧がサイリスタ１５に自己消弧用の逆バイアス電圧として印加され 、サイリスタ１５がターンオフする。

【００５３】 このターンオフによりバイパス回路９の短絡が終了し、サージ電圧の終了後は バリスタ直列回路６の制限電圧特性が再び曲線イの高圧側の定常特性に戻る。

【００５４】 したがって、被保護体１の耐圧を上げることなく、被保護体１を従来より高電 圧環境で安全に使用できる。

【００５５】 そして、前記実施例においては２個のバリスタ７，８を直列接続してバリスタ 直列回路６を形成したが、被保護体１の耐圧，使用電圧環境に応じた個数のバリ スタを直列接続してバリスタ直列回路を形成してよいのは勿論であり、このとき 、各バリスタの特性は同一でなくてもよい。

【００５６】 また、過大なサージ電圧の発生時、バイパス回路９により必要数のバリスタを 短絡すればよいのも勿論である。

【００５７】 さらに、前記実施例においては、サイリスタ１５のターンオンの数μ秒の遅れ を考慮し、リアクトル１９によりサージの立上りを遅らせるとともに、リアクト ル１９を介した被保護体１の電圧からサージ電圧を検出したが、リアクトル１９ を省いて形成してもよい。

【００５８】

【考案の効果】

本考案は、以上説明したように構成されているため、以下に記載する効果を奏 する。

【００５９】 被保護体にバリスタ直列回路が並列接続され、被保護体の耐圧を越えるような 過大なサージ電圧が発生したときに、電圧検出回路の検出に基づくゲートパルス 発生回路の点弧ゲートパルスがバイパス回路の短絡制御用のサイリスタに供給さ れてこのサイリスタがターンオンし、バイパス回路によりバリスタ直列回路の一 部のバリスタが短絡される。

【００６０】 そして、バリスタ直列回路の制限電圧特性が低圧側にシフトされて被保護体の 印加電圧が大幅に低減され、被保護体がサージ電圧から保護される。

【００６１】 さらに、ほぼサージ電圧が終了するときに、バイパス回路に設けたリセット回 路により、前記短絡制御用のサイリスタがターンオフされ、バリスタ直列回路の 制限電圧特性が元の高圧側の定常特性に戻される。

【００６２】 そのため、とくに被保護体をその耐圧より高いサージ電圧が生じ、しかも、通 常動作電圧範囲が１個のバリスタの放電開始電圧より高い環境で使用するときに 、バリスタの電圧非直線特性を利用し、被保護体の耐圧を高くすることなく被保 護体を過大なサージ電圧から保護することができる。

【図面の簡単な説明】

【図１】 本考案のサージ抑制装置の１実施例の結線図である。

【図２】 図１の動作説明用の制限電圧特性図である。

【図３】 バリスタを用いた従来装置の結線図である。

【図４】 図３の動作説明用の制限電圧特性図である。

【符号の説明】

１ 被保護体 ６ バリスタ直列回路 ７，８ バリスタ ９ バイパス回路 １５ サイリスタ １６ リセット回路 ２０ 電圧検出回路 ３０ ゲートパルス発生回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 配電線路の開閉，電力設備の電源投入に
   用いられるサイリスタスイッチ等の被保護体を過大なサ
   ージ電圧から保護するサージ抑制装置において、定常の
   制限電圧特性の放電開始電圧を前記被保護体の通常動作
   電圧範囲より高くするように複数のバリスタを直列接続
   して形成され，前記被保護体に並列に設けられたバリス
   タ直列回路と、前記バリスタ直列回路の一部のバリスタ
   を短絡するバイパス回路と、前記バイパス回路に挿入さ
   れた短絡制御用のサイリスタと、前記被保護体の両端間
   電圧を検出する電圧検出回路と、前記電圧検出回路の検
   出電圧がサージ電圧検出用の所定の基準電圧以上のとき
   に前記サイリスタに点弧ゲートパルスを供給するゲート
   パルス発生回路と、前記サイリスタの通流電流により充
   電され，ほぼサージ電圧が終了するときに前記サイリス
   タに自己消弧用の逆バイアス電圧を印加するリセット回
   路とを備えたサージ抑制装置。