JPH05335479A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05335479A JPH05335479A JP14124692A JP14124692A JPH05335479A JP H05335479 A JPH05335479 A JP H05335479A JP 14124692 A JP14124692 A JP 14124692A JP 14124692 A JP14124692 A JP 14124692A JP H05335479 A JPH05335479 A JP H05335479A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- source
- metal plate
- mosfet
- insulating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 複数のＭＯＳＦＥＴチップを並列接続してな
る半導体装置であって、特に、高速スイッチ可能な構造
を得る。 【構成】 ソース端子として利用する金属板１の上に、
絶縁板２を接着し、その上に導体パターンを接着して、
その上に複数のＭＯＳＦＥＴチップ６を並列接続し、絶
縁板２に各ＭＯＳＦＥＴチップ６に対応して穴９を形成
し、これらの穴９を通じて金属板１と各ＭＯＳＦＥＴチ
ップ６のソースとをそれぞれ接続したことを特徴として
いる。
る半導体装置であって、特に、高速スイッチ可能な構造
を得る。 【構成】 ソース端子として利用する金属板１の上に、
絶縁板２を接着し、その上に導体パターンを接着して、
その上に複数のＭＯＳＦＥＴチップ６を並列接続し、絶
縁板２に各ＭＯＳＦＥＴチップ６に対応して穴９を形成
し、これらの穴９を通じて金属板１と各ＭＯＳＦＥＴチ
ップ６のソースとをそれぞれ接続したことを特徴として
いる。
Description
【０００１】
【産業上の利用分野】本発明は、複数のＭＯＳＦＥＴチ
ップまたはこれに準じる高速半導体スイッチを並列接続
し、１つのパッケージにまとめて大電流高速半導体スイ
ッチとした、高速スイッチを並列接続した半導体装置に
関するものである。
ップまたはこれに準じる高速半導体スイッチを並列接続
し、１つのパッケージにまとめて大電流高速半導体スイ
ッチとした、高速スイッチを並列接続した半導体装置に
関するものである。
【０００２】
【従来の技術】図２はこの種の従来技術の一例である。
図において、２１は金属板、２２は絶縁板であり、この
絶縁板２２上にはパターンが形成された導体板２３，ソ
ースパターン２４，ゲートパターン２５，駆動用ソース
パターン２６が形成されている。
図において、２１は金属板、２２は絶縁板であり、この
絶縁板２２上にはパターンが形成された導体板２３，ソ
ースパターン２４，ゲートパターン２５，駆動用ソース
パターン２６が形成されている。
【０００３】複数のＭＯＳＦＥＴチップ２７は絶縁板２
２上に接着された導体板２３のパターンに接続され、か
つ前記導体板２３と各パターン２４〜２６はワイヤボン
ディングにより並列接続されている。パターンによって
各々接続されたドレインは、絶縁板２２に作られた穴２
８を通して、絶縁板２２下の金属板２１に接続される。
絶縁板２２上のＭＯＳＦＥＴチップ２７とパターンは樹
脂にて封止され、樹脂上の電極端子は各々パターン２４
〜２６と接続されている（図示は省略）。
２上に接着された導体板２３のパターンに接続され、か
つ前記導体板２３と各パターン２４〜２６はワイヤボン
ディングにより並列接続されている。パターンによって
各々接続されたドレインは、絶縁板２２に作られた穴２
８を通して、絶縁板２２下の金属板２１に接続される。
絶縁板２２上のＭＯＳＦＥＴチップ２７とパターンは樹
脂にて封止され、樹脂上の電極端子は各々パターン２４
〜２６と接続されている（図示は省略）。
【０００４】この例は、従来のいわゆるパワーモジュー
ル構造、すなわち、ベースとなる金属板２１上に絶縁板
２２、その上に導体板２３，各パターン２４〜２６を接
着し、導体板２３上にＭＯＳＦＥＴチップ２７を接続
し、パターン，ワイヤボンディング等により直，並列接
続を形成し、絶縁板２２よりＭＯＳＦＥＴチップ２７側
を樹脂封止し、樹脂上の電極端子とパターンが接続され
ているという構造の１種であり、高速スイッチング時に
インピーダンスが無視できなくなる配線のストレインダ
クタンスを軽減するため金属板２１をドレイン端子とし
て利用することにより、本装置全体の大きさを著しく増
加させることなく幅の広い、したがって、低いインダク
タンスの電極端子を得ている。
ル構造、すなわち、ベースとなる金属板２１上に絶縁板
２２、その上に導体板２３，各パターン２４〜２６を接
着し、導体板２３上にＭＯＳＦＥＴチップ２７を接続
し、パターン，ワイヤボンディング等により直，並列接
続を形成し、絶縁板２２よりＭＯＳＦＥＴチップ２７側
を樹脂封止し、樹脂上の電極端子とパターンが接続され
ているという構造の１種であり、高速スイッチング時に
インピーダンスが無視できなくなる配線のストレインダ
クタンスを軽減するため金属板２１をドレイン端子とし
て利用することにより、本装置全体の大きさを著しく増
加させることなく幅の広い、したがって、低いインダク
タンスの電極端子を得ている。
【０００５】
【発明が解決しようとする課題】スイッチ速度の向上ま
たは並列数の増加を行う場合、従来の構造には次の問題
点がある。 ソースパターン２４のインピーダンス低減のため、ソ
ースパターン幅を著しく増加させる必要があり、そのた
め半導体装置の外形が大きくなる。 ドレイン端子となる金属板２１と、絶縁板２２を介し
て向き合うゲートパターン２５との間の浮遊容量により
帰還路が形成され、スイッチ速度の制約や発振現象を起
す。 ドレイン端子となる金属板２１と、絶縁板２２を介し
て向き合うソースパターン２４との間の浮遊容量のため
ソースパターン幅の増加に制約を生じる。このため、ソ
ースインピーダンスがアンバランスとなり易く、並列数
増加が困難である。ソースインピーダンスの低減にはパ
ターン外で各ソースを接続する導体配線が必要となる。 電流路と駆動路の相互干渉を減少するために、この２
つの回路の共通部分となるソース部分のインピーダンス
は低下させなくてはならない。このため、ソースパター
ンは電流路用のソースパターン２４と駆動用ソースパタ
ーン２６と別々に用意するが、並列接続の場合、この２
つのパターン２４，２６により複数の配線の環ができ
る。ソースインピーダンスにアンバランスがあると、こ
れに発生する電圧により前記配線の環に電流が流れ、発
振やスイッチング速度低下，アンバランスの増長等を起
こすことがある。
たは並列数の増加を行う場合、従来の構造には次の問題
点がある。 ソースパターン２４のインピーダンス低減のため、ソ
ースパターン幅を著しく増加させる必要があり、そのた
め半導体装置の外形が大きくなる。 ドレイン端子となる金属板２１と、絶縁板２２を介し
て向き合うゲートパターン２５との間の浮遊容量により
帰還路が形成され、スイッチ速度の制約や発振現象を起
す。 ドレイン端子となる金属板２１と、絶縁板２２を介し
て向き合うソースパターン２４との間の浮遊容量のため
ソースパターン幅の増加に制約を生じる。このため、ソ
ースインピーダンスがアンバランスとなり易く、並列数
増加が困難である。ソースインピーダンスの低減にはパ
ターン外で各ソースを接続する導体配線が必要となる。 電流路と駆動路の相互干渉を減少するために、この２
つの回路の共通部分となるソース部分のインピーダンス
は低下させなくてはならない。このため、ソースパター
ンは電流路用のソースパターン２４と駆動用ソースパタ
ーン２６と別々に用意するが、並列接続の場合、この２
つのパターン２４，２６により複数の配線の環ができ
る。ソースインピーダンスにアンバランスがあると、こ
れに発生する電圧により前記配線の環に電流が流れ、発
振やスイッチング速度低下，アンバランスの増長等を起
こすことがある。
【０００６】本発明は、上記のような問題点を解消する
ことにより、従来よりも大電流、かつ高速であり、かつ
コンパクトな半導体装置を得ることを目的とする。
ことにより、従来よりも大電流、かつ高速であり、かつ
コンパクトな半導体装置を得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、金属板の上に絶縁板を設け、この絶縁板上にドレイ
ンパターン，ゲートパターン，駆動ソースパターンを形
成し、これらの各パターン上に複数のＭＯＳＦＥＴチッ
プを並列接続し、さらに、絶縁板に各ＭＯＳＦＥＴチッ
プに対応して穴を形成し、これらの穴を通じて金属板と
各ＭＯＳＦＥＴチップのソースとをそれぞれ接続したも
のである。
は、金属板の上に絶縁板を設け、この絶縁板上にドレイ
ンパターン，ゲートパターン，駆動ソースパターンを形
成し、これらの各パターン上に複数のＭＯＳＦＥＴチッ
プを並列接続し、さらに、絶縁板に各ＭＯＳＦＥＴチッ
プに対応して穴を形成し、これらの穴を通じて金属板と
各ＭＯＳＦＥＴチップのソースとをそれぞれ接続したも
のである。
【０００８】さらに、複数のＭＯＳＦＥＴチップのそれ
ぞれのソースと金属板との接続導体が各ＭＯＳＦＥＴチ
ップごとに独立部品で、同一形状としたものである。ま
た、ＭＯＳＦＥＴチップの各ソースが複数の群ごとにパ
ターンにて接続され、それぞれの群のソースと金属板と
の接続導体が各群ごとに独立部品で同一形状に設けられ
ているものである。そして、並列接続されたＭＯＳＦＥ
Ｔチップのうち全てではない特定のＭＯＳＦＥＴのソー
スが、金属板のＭＯＳＦＥＴチップに近い点に設けられ
た電極端子に接続されているものである。
ぞれのソースと金属板との接続導体が各ＭＯＳＦＥＴチ
ップごとに独立部品で、同一形状としたものである。ま
た、ＭＯＳＦＥＴチップの各ソースが複数の群ごとにパ
ターンにて接続され、それぞれの群のソースと金属板と
の接続導体が各群ごとに独立部品で同一形状に設けられ
ているものである。そして、並列接続されたＭＯＳＦＥ
Ｔチップのうち全てではない特定のＭＯＳＦＥＴのソー
スが、金属板のＭＯＳＦＥＴチップに近い点に設けられ
た電極端子に接続されているものである。
【０００９】
【作用】本発明においては、金属板をドレインからソー
スへと変更することにより、ソース配線のインピーダン
ス、特に、高周波域でのインダクタンス成分は激減す
る。
スへと変更することにより、ソース配線のインピーダン
ス、特に、高周波域でのインダクタンス成分は激減す
る。
【００１０】一方、ドレイン側のインピーダンスは増加
するが、ＭＯＳＦＥＴチップがソース電位を基準に動作
しているため、ドレイン側のインピーダンスアンバラン
スの影響が小さいことおよびＭＯＳＦＥＴチップがドレ
イン面とパターンを接着することから、ドレインパター
ンはすでにＭＯＳＦＥＴ面積相当が存在しており、パタ
ーン面積による装置の外形寸法の増加を気にせずに十分
な面積を確保できることから、影響レベルに達しない。
するが、ＭＯＳＦＥＴチップがソース電位を基準に動作
しているため、ドレイン側のインピーダンスアンバラン
スの影響が小さいことおよびＭＯＳＦＥＴチップがドレ
イン面とパターンを接着することから、ドレインパター
ンはすでにＭＯＳＦＥＴ面積相当が存在しており、パタ
ーン面積による装置の外形寸法の増加を気にせずに十分
な面積を確保できることから、影響レベルに達しない。
【００１１】また、ゲートパターンと向き合う金属板が
ドレインからソースに変更されることにより、ソレイン
からゲートへのキャパシタンス帰還量が著しく減少し、
極めて発振し難くなる。
ドレインからソースに変更されることにより、ソレイン
からゲートへのキャパシタンス帰還量が著しく減少し、
極めて発振し難くなる。
【００１２】封止樹脂上の端子がソースからドレインに
変更されることにより、同じく封止樹脂上のゲート端子
との距離が問題となるが、並列数が多い場合には本装置
の外形寸法も適度に増加し、十分な縁面距離を確保でき
るため影響はない。
変更されることにより、同じく封止樹脂上のゲート端子
との距離が問題となるが、並列数が多い場合には本装置
の外形寸法も適度に増加し、十分な縁面距離を確保でき
るため影響はない。
【００１３】さらに、ソースから金属板への配線を独
立、かつ同一形状とすることにより環流電流路の形成を
断ち、かつ配線インピーダンスの共通性を高めて、ＭＯ
ＳＦＥＴチップの並列動作のバランスを高めることがで
きる。また、ソースパターンの面積を少なくできる。
立、かつ同一形状とすることにより環流電流路の形成を
断ち、かつ配線インピーダンスの共通性を高めて、ＭＯ
ＳＦＥＴチップの並列動作のバランスを高めることがで
きる。また、ソースパターンの面積を少なくできる。
【００１４】さらに、駆動回路のソース取り出しを特定
のＭＯＳＦＥＴチップに制限することにより、環流路の
減少とパターン面積の減少を行なえる。また、ソースイ
ンピーダンスが十分あっていれば、駆動回路として取り
出されなかったＭＯＳＦＥＴチップは、駆動回路として
取り出させたＭＯＳＦＥＴチップと、ソースインピーダ
ンス両端電圧が同じになるように動作するため、ＭＯＳ
ＦＥＴ電流をバランスのよい方向へと自動調整する効果
が発生し並列バランスがよくなる。
のＭＯＳＦＥＴチップに制限することにより、環流路の
減少とパターン面積の減少を行なえる。また、ソースイ
ンピーダンスが十分あっていれば、駆動回路として取り
出されなかったＭＯＳＦＥＴチップは、駆動回路として
取り出させたＭＯＳＦＥＴチップと、ソースインピーダ
ンス両端電圧が同じになるように動作するため、ＭＯＳ
ＦＥＴ電流をバランスのよい方向へと自動調整する効果
が発生し並列バランスがよくなる。
【００１５】
【実施例】図１は本発明の一実施例である。図１におい
て、金属板１に絶縁板２が接着され、さらに金属板１と
は反対側の絶縁板２の面に導体板よりなる回路パターン
が接着される。回路パターンは、帯状のドレインパター
ン３とゲートパターン４および小さな駆動ソースパター
ン５よりなる。
て、金属板１に絶縁板２が接着され、さらに金属板１と
は反対側の絶縁板２の面に導体板よりなる回路パターン
が接着される。回路パターンは、帯状のドレインパター
ン３とゲートパターン４および小さな駆動ソースパター
ン５よりなる。
【００１６】ドレインパターン３上に複数のＭＯＳＦＥ
Ｔチップ６が接着され、チップ上面のゲートパッド７と
ドレインパターン３に隣り合う帯状のゲートパターン４
はボンディングワイヤ８で接続される。
Ｔチップ６が接着され、チップ上面のゲートパッド７と
ドレインパターン３に隣り合う帯状のゲートパターン４
はボンディングワイヤ８で接続される。
【００１７】また、ドレインパターン３のゲートパター
ン４とは逆方向の隣りに、ＭＯＳＦＥＴチップ６ごとに
絶縁板２に穴９が開けられており、穴９の下に現れる金
属板１の面と、ＭＯＳＦＥＴチップ６のソースパッド１
０はボンディングワイヤ１１で接続される。また、ＭＯ
ＳＦＥＴチップ６のうち１つのソースパッド１０とは、
金属板１とは別に駆動ソースパターン５にもボンディン
グワイヤ１２にて接続されている。各々のパターン３〜
５には電極端子１３が接続され、パターンやＭＯＳＦＥ
Ｔは樹脂封止１４が施されている。
ン４とは逆方向の隣りに、ＭＯＳＦＥＴチップ６ごとに
絶縁板２に穴９が開けられており、穴９の下に現れる金
属板１の面と、ＭＯＳＦＥＴチップ６のソースパッド１
０はボンディングワイヤ１１で接続される。また、ＭＯ
ＳＦＥＴチップ６のうち１つのソースパッド１０とは、
金属板１とは別に駆動ソースパターン５にもボンディン
グワイヤ１２にて接続されている。各々のパターン３〜
５には電極端子１３が接続され、パターンやＭＯＳＦＥ
Ｔは樹脂封止１４が施されている。
【００１８】図１の実施例は、請求項１，２，４を含ん
でいる。この実施例において、ドレインパターン３，ゲ
ートパターン４，絶縁板２の穴９の列よりなる一連の帯
を複数形成し、端子等にて接続したものが請求項の３に
対応する。
でいる。この実施例において、ドレインパターン３，ゲ
ートパターン４，絶縁板２の穴９の列よりなる一連の帯
を複数形成し、端子等にて接続したものが請求項の３に
対応する。
【００１９】
【発明の効果】本発明は、金属板の上に絶縁板を設け、
この絶縁板上にドレインパターン，ゲートパターン，駆
動ソースパターンを形成し、これらのパターン上に複数
のＭＯＳＦＥＴチップを並列接続し、さらに、絶縁板に
各ＭＯＳＦＥＴチップに対応して穴を形成し、これらの
穴を通じて金属板と各ＭＯＳＦＥＴチップのソースとを
それぞれ接続したので、ソースパターンおよび駆動ソー
スパターンの減少ができ、ドレイン・ゲートパターン間
容量の減少による発振が防止される。また、ソースイン
ピーダンスのＭＯＳＦＥＴごとの共通化を行ったので並
列バランスの強化がはかれ、環流路数の低減による並列
バランスの強化がなされる。さらに、駆動ソースを取り
出すＭＯＳＦＥＴチップ数の制限による並列バランスの
強化がなされる。
この絶縁板上にドレインパターン，ゲートパターン，駆
動ソースパターンを形成し、これらのパターン上に複数
のＭＯＳＦＥＴチップを並列接続し、さらに、絶縁板に
各ＭＯＳＦＥＴチップに対応して穴を形成し、これらの
穴を通じて金属板と各ＭＯＳＦＥＴチップのソースとを
それぞれ接続したので、ソースパターンおよび駆動ソー
スパターンの減少ができ、ドレイン・ゲートパターン間
容量の減少による発振が防止される。また、ソースイン
ピーダンスのＭＯＳＦＥＴごとの共通化を行ったので並
列バランスの強化がはかれ、環流路数の低減による並列
バランスの強化がなされる。さらに、駆動ソースを取り
出すＭＯＳＦＥＴチップ数の制限による並列バランスの
強化がなされる。
【００２０】このように本発明は、高周波領域での並列
バランスがよく、かつ発振を起こし難い半導体装置が得
られるため、大電流を高速にスイッチすることが可能と
なる。また、パターン面積を効果的に低減できるため、
装置の外形寸法を小さめに抑えることができる利点があ
る。
バランスがよく、かつ発振を起こし難い半導体装置が得
られるため、大電流を高速にスイッチすることが可能と
なる。また、パターン面積を効果的に低減できるため、
装置の外形寸法を小さめに抑えることができる利点があ
る。
【図１】本発明の一実施例の構成を示す斜視図である。
【図２】従来の半導体装置の一例を示す樹脂封止を省略
した状態の斜視図である。
した状態の斜視図である。
１ 金属板 ２ 絶縁板 ３ ドレインパターン ４ ゲートパターン ５ 駆動ソースパターン ６ ＭＯＳＦＥＴチップ ７ ゲートパッド ８ ボンディングワイヤ ９ 穴 １０ ソースパッド １１ ボンディングワイヤ １２ ボンディングワイヤ １３ 電極端子 １４ 樹脂封止
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年４月２７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】また、ゲートパターンと向き合う金属板が
ドレインからソースに変更されることにより、ドレイン
からゲートへのキャパシタンス帰還量が著しく減少し、
極めて発振し難くなる。
ドレインからソースに変更されることにより、ドレイン
からゲートへのキャパシタンス帰還量が著しく減少し、
極めて発振し難くなる。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (4)
- 【請求項１】 金属板の上に絶縁板を設け、この絶縁板
上にドレインパターン，ゲートパターン，駆動ソースパ
ターンを形成し、これらの各パターン上に複数のＭＯＳ
ＦＥＴチップを並列接続し、さらに前記絶縁板に前記各
ＭＯＳＦＥＴチップに対応して穴を形成し、これらの穴
を通じて前記金属板と前記各ＭＯＳＦＥＴチップのソー
スとをそれぞれ接続したことを特徴とする半導体装置。 - 【請求項２】 並列接続される複数のＭＯＳＦＥＴチッ
プのそれぞれのソースと金属板との接続導体が各ＭＯＳ
ＦＥＴチップごとに独立部品で、同一形状に設けられて
いることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 並列接続される複数のＭＯＳＦＥＴチッ
プの各ソースが複数の群ごとにパターンにて接続され、
それぞれの群のソースと金属板との接続導体が各群ごと
に独立部品で、同一形状に設けられていることを特徴と
する請求項１記載の半導体装置。 - 【請求項４】 並列接続されたＭＯＳＦＥＴチップのう
ち、全てではない特定のＭＯＳＦＥＴチップのソースが
金属板に対してＭＯＳＦＥＴチップに近い点に駆動ソー
スパターンに接続されていることを特徴とする請求項１
〜３のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14124692A JP2778354B2 (ja) | 1992-06-02 | 1992-06-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14124692A JP2778354B2 (ja) | 1992-06-02 | 1992-06-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335479A true JPH05335479A (ja) | 1993-12-17 |
| JP2778354B2 JP2778354B2 (ja) | 1998-07-23 |
Family
ID=15287485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14124692A Expired - Fee Related JP2778354B2 (ja) | 1992-06-02 | 1992-06-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778354B2 (ja) |
-
1992
- 1992-06-02 JP JP14124692A patent/JP2778354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2778354B2 (ja) | 1998-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5170337A (en) | Low-inductance package for multiple paralleled devices operating at high frequency | |
| US5475264A (en) | Arrangement having multilevel wiring structure used for electronic component module | |
| US7821128B2 (en) | Power semiconductor device having lines within a housing | |
| JPH05152507A (ja) | 半導体装置 | |
| US6249024B1 (en) | Power module with repositioned positive and reduced inductance and capacitance | |
| EP0214307B1 (en) | Semiconducteur circuit device | |
| JPS6393126A (ja) | 半導体装置 | |
| US6023080A (en) | Input/output connection structure of a semiconductor device | |
| US5027192A (en) | Fast power semiconductor circuit | |
| JP3708082B2 (ja) | 電力半導体装置 | |
| JP2987088B2 (ja) | Ｍｏｓ技術電力デバイスチィップ及びパッケージ組立体 | |
| US6046501A (en) | RF-driven semiconductor device | |
| JP2001068498A (ja) | 半導体装置 | |
| JP3450803B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0870092A (ja) | 絶縁性パッケージを有する半導体デバイス | |
| CN218827128U (zh) | 功率模块及其封装结构 | |
| US7250659B2 (en) | Semiconductor component with ESD protection | |
| JPH05335479A (ja) | 半導体装置 | |
| US6706967B2 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| JPH0729933A (ja) | 電力用半導体装置 | |
| US4984051A (en) | Semiconductor device having directly connected source terminal | |
| JPH09223700A (ja) | 高出力用バイポーラトランジスタ | |
| KR100360351B1 (ko) | 2중 전계효과 트랜지스터 칩 및 그 실장방법 | |
| US20220102291A1 (en) | Power module | |
| JPS61104673A (ja) | 超高周波用電界効果トランジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080508 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090508 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100508 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |