JPH05335465A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05335465A
JPH05335465A JP13508892A JP13508892A JPH05335465A JP H05335465 A JPH05335465 A JP H05335465A JP 13508892 A JP13508892 A JP 13508892A JP 13508892 A JP13508892 A JP 13508892A JP H05335465 A JPH05335465 A JP H05335465A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor element
conductive pattern
module
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13508892A
Other languages
Japanese (ja)
Inventor
Yoji Nagabuchi
洋二 長渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13508892A priority Critical patent/JPH05335465A/en
Publication of JPH05335465A publication Critical patent/JPH05335465A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To obtain the title semiconductor device capable of avoiding the cracking in the sealing member occurring during the reflow soldering step of the title semiconductor device onto a printed wiring-board while miniaturizing the contour dimension of a semiconductor element and a package as well as facilitating the measures for acceleration and the couter-measures against heat generation due to higher integration. CONSTITUTION:Within the title semiconductor device l composed of a module 2 comprising an insulating substrate 7 having at least one layer of conductive pattern 6 whereon a semiconductor element 4 is mounted to be wire-bonded and sealed as well as a socket 3 for fitting the module 2 thereto having a housing 12 whereto a conductive member 11 for conducting the conductive pattern 6 is fitted while the conductive pattern 6 is pressure-fixed to the conductive member 11 to be connected to each other, the module 2 is to be fitted after packaging the socket 3 on a printed wiring-board.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device.

【0002】[0002]

【従来の技術】図8は従来の半導体装置の一例を示す断
面図である。図において、80は半導体装置、81は半
導体装置80を構成する半導体素子、82はこの半導体
素子81を載置するダイパッド、83はリードで、ボン
ディングワイヤ84により半導体素子81と接続されて
いる。85はこれらを封止するモールド樹脂である。リ
ード83とボンディングワイヤ84は半導体素子81と
外部(プリント配線板)との電気的配線の役割を担って
いる。またダイパッド82とリード83とはリードフレ
ーム86の一部であり、銅合金あるいは鉄合金からな
る。鉄合金としては、主に42アロイと称される42%
Ni−残部Feなどの合金が用いられる。リードフレー
ム86は、半導体素子81で発生した熱を外部に放散す
ることにより、半導体素子81を正常に動作させる役割
も持っている。
2. Description of the Related Art FIG. 8 is a sectional view showing an example of a conventional semiconductor device. In the figure, 80 is a semiconductor device, 81 is a semiconductor element that constitutes the semiconductor device 80, 82 is a die pad on which this semiconductor element 81 is mounted, and 83 is a lead, which is connected to the semiconductor element 81 by a bonding wire 84. Reference numeral 85 is a mold resin for sealing these. The leads 83 and the bonding wires 84 play a role of electrical wiring between the semiconductor element 81 and the outside (printed wiring board). The die pad 82 and the leads 83 are a part of the lead frame 86 and are made of copper alloy or iron alloy. As an iron alloy, 42% mainly called 42 alloy
An alloy such as Ni-balance Fe is used. The lead frame 86 also has a role of allowing the semiconductor element 81 to operate normally by dissipating the heat generated in the semiconductor element 81 to the outside.

【0003】図8の半導体装置80は、図9に示すよう
に、プリント配線板87に形成されたパッド88の表面
に、はんだ89で接続される。このタイプの半導体装置
80は表面実装型と呼ばれており、現在主流になりつつ
ある。半導体装置80はプリント配線板87に仮付けさ
れ、リフローはんだ付けにより固定、接続される。この
工程で、半導体装置80には200℃以上のヒートショ
ックが与えられる。
As shown in FIG. 9, the semiconductor device 80 shown in FIG. 8 is connected to the surface of a pad 88 formed on a printed wiring board 87 with solder 89. This type of semiconductor device 80 is called a surface mount type and is becoming mainstream at present. The semiconductor device 80 is temporarily attached to the printed wiring board 87, and fixed and connected by reflow soldering. In this step, the semiconductor device 80 is given a heat shock of 200 ° C. or higher.

【0004】また一部には、ICソケットをプリント配
線板87に実装し、その後、図8に示すような半導体装
置80をICソケットに装着する方法も採用されてい
る。
In some cases, a method of mounting an IC socket on a printed wiring board 87 and then mounting a semiconductor device 80 as shown in FIG. 8 on the IC socket is also adopted.

【0005】[0005]

【発明が解決しようとする課題】上記のような従来の半
導体装置では、以下のような4つの問題点がある。 1)半導体装置は、その信頼性を維持するため、半導体
素子がガラス、セラミック、樹脂等で封止されて保護さ
れている。現在、封止方法としては、コストや量産性の
面から、ほとんどの半導体装置において樹脂封止パッケ
ージが採用されている。しかし、樹脂封止はガラス、セ
ラミック封止に比べて信頼性の面で劣り、特にリフロー
はんだ付け工程において、封止材料と配線材料との隙間
から水分が浸入し、ヒートショック時に気化膨張して封
止部を破損する場合があった。
The conventional semiconductor device as described above has the following four problems. 1) In order to maintain the reliability of the semiconductor device, the semiconductor element is protected by being sealed with glass, ceramic, resin or the like. Currently, as a sealing method, a resin-sealed package is adopted in most semiconductor devices in terms of cost and mass productivity. However, resin encapsulation is inferior in reliability to glass and ceramic encapsulation.Especially in the reflow soldering process, water penetrates through the gap between the encapsulating material and the wiring material and vaporizes and expands during heat shock. In some cases, the sealing part was damaged.

【0006】この対策として、基板上にまずICソケッ
トだけを実装し、後から半導体装置をこのICソケット
に装着することが試みられている。しかし、この方法で
は、ヒートショックを回避できることによる効果はある
ものの、半導体装置の装着の自動化が困難で、人手に頼
るしかなく、また半導体装置のリード(外部端子)を変
形させないように取扱う必要があるため、効率が悪く、
変形不良が生じる可能性も高い。
As a countermeasure against this, it has been attempted to mount only an IC socket on a substrate first and then mount a semiconductor device on this IC socket. However, this method has the effect of avoiding heat shock, but it is difficult to automate the mounting of the semiconductor device, and it is necessary to rely on human hands, and it is necessary to handle the leads (external terminals) of the semiconductor device so as not to deform them. Is inefficient,
There is a high possibility that deformation defects will occur.

【0007】2)近年の半導体素子の微細パターン形成
技術の向上はめざましいものがあり、同じ機能であって
もはるかに面積の小さい半導体素子が開発されつつあ
る。その結果、1枚のウエハにより多くの半導体素子が
配置可能となり、歩留りも向上するため、コストダウン
が実現される。
2) In recent years, the technique for forming fine patterns of semiconductor elements has been remarkably improved, and semiconductor elements having the same function but having a much smaller area are being developed. As a result, more semiconductor elements can be arranged on one wafer, and the yield is improved, so that cost reduction is realized.

【0008】しかし、現在の技術を駆使して半導体素子
を製造しても、半導体素子から外部への配線が難しく、
わざわざ半導体素子を必要以上に大きくしている場合も
ある。なぜならば、半導体素子を小さくすると、通常半
導体素子から外部プリント配線板への電気的接続を担っ
ているリードフレームのピッチを狭くしなければならな
いが、この微細加工技術が限界に近くなっているため、
より小さい半導体素子に対応することができないからで
ある。その対策として、TAB(Tape Autom
ated Bonding)方式やTCP(Tape
Carrier Package)が採用されている
が、汎用性がないこと等から高価である。
However, even if a semiconductor element is manufactured by making full use of the present technology, it is difficult to wire the semiconductor element to the outside.
In some cases, the semiconductor element is purposely made larger than necessary. This is because when the semiconductor element is made smaller, it is necessary to narrow the pitch of the lead frame that is normally responsible for the electrical connection from the semiconductor element to the external printed wiring board, but this fine processing technology is close to the limit. ,
This is because it cannot be applied to smaller semiconductor devices. As a countermeasure, TAB (Tape Autom)
aged Bonding method and TCP (Tape)
Carrier Package) is adopted, but it is expensive due to lack of versatility.

【0009】3)半導体素子の微細加工技術の向上とと
もに、その集積度は増加の一途をたどり、特に集積度の
増加とともに端子数の増加する論理回路素子では、それ
に伴って半導体装置の外形寸法が大きくなりつつあり、
半導体装置を用いる電気機器の軽薄短小のニーズを満た
すための足かせになっている。
3) With the improvement of the fine processing technology of semiconductor elements, the degree of integration is increasing, and especially in the case of logic circuit elements in which the number of terminals increases with the increase in the degree of integration, the external dimensions of the semiconductor device are correspondingly increased. Is getting bigger,
It has become a hindrance to satisfying the needs of light, thin, short, and small electrical equipment using semiconductor devices.

【0010】これに加えて、半導体素子の電気信号の処
理速度の高速化が進んでおり、雑音のない安定した信号
を得ようとすると、リードフレームの抵抗やインダクタ
ンスを減少させなければならず、そのために電源端子や
接地端子を増やすことを余儀なくされていた。外形寸法
を小さくするためには、リードフレームのピッチをより
狭くすればよいが、半導体装置のプリント配線板への実
装技術やリードフレームの強度の問題から、特殊な場合
を除いて0.5mmピッチが限界である。
In addition to this, the processing speed of the electric signal of the semiconductor element is increasing, and in order to obtain a stable signal without noise, the resistance and inductance of the lead frame must be reduced, Therefore, it was forced to increase the number of power supply terminals and ground terminals. In order to reduce the external dimensions, the pitch of the lead frame may be made narrower. However, due to the mounting technology of the semiconductor device on the printed wiring board and the strength of the lead frame, the pitch of 0.5 mm pitch is excluded except in special cases. Is the limit.

【0011】4)高集積化とともに半導体素子の発熱量
が増加し、この熱を効率よく放散することが半導体素子
を正常に動作させるための必要条件であり、従来は図1
0(a)に示すように、放熱フィンまたはヒートシンク
90を取付けたり、図10(b)に示すように、ヒート
スプレッダ91を取付ける方法を採用したり、図11に
示すように、熱伝導率のよい窒化アルミニウム製ダイパ
ッド92を用いることにより、熱放散を図っていた。し
かし、このような方法はいずれも高価であるか、放熱効
果が十分ではなかった。
4) As the degree of heat generation of the semiconductor element increases as the degree of integration increases, efficient dissipation of this heat is a necessary condition for the normal operation of the semiconductor element.
0 (a), a heat radiation fin or a heat sink 90 is attached, a heat spreader 91 is attached as shown in FIG. 10 (b), and thermal conductivity is good as shown in FIG. The die pad 92 made of aluminum nitride was used to dissipate the heat. However, these methods are all expensive, or the heat dissipation effect is not sufficient.

【0012】この発明は上記のような問題点を解決する
ためになされたもので、小型化が可能で、信頼性が高
く、しかも安価な半導体装置を得ることを目的としてい
る。
The present invention has been made to solve the above problems, and an object thereof is to obtain a semiconductor device which can be miniaturized, has high reliability, and is inexpensive.

【0013】[0013]

【課題を解決するための手段】この発明は次の半導体装
置である。 (1)半導体素子と、この半導体素子を搭載しかつ少な
くとも1層の導電パターンを有する絶縁基板と、前記半
導体素子および導電パターンを接続するボンディングワ
イヤと、導電パターンの一部を露出させるように半導体
素子およびボンディングワイヤを絶縁基板上に封止する
封止部材とからなるモジュール、ならびに前記導電パタ
ーンに対応する導電部材と、この導電部材に前記導電パ
ターンを圧接するように、前記モジュールを装着するハ
ウジングとからなるソケットを備えた半導体装置。 (2)絶縁基板が多層の導電パターンを有する上記
(1)記載の半導体装置。 (3)絶縁基板に放熱部材が装着されている上記(1)
または(2)記載の半導体装置。
The present invention is the following semiconductor device. (1) A semiconductor element, an insulating substrate having the semiconductor element mounted thereon and having at least one layer of a conductive pattern, a bonding wire connecting the semiconductor element and the conductive pattern, and a semiconductor so that a part of the conductive pattern is exposed. A module including a sealing member for sealing an element and a bonding wire on an insulating substrate, a conductive member corresponding to the conductive pattern, and a housing for mounting the module so that the conductive pattern is pressed against the conductive member. A semiconductor device having a socket including (2) The semiconductor device according to (1), wherein the insulating substrate has a multilayer conductive pattern. (3) The above (1) in which the heat dissipation member is mounted on the insulating substrate.
Alternatively, the semiconductor device according to (2).

【0014】[0014]

【作用】この発明の半導体装置においては、絶縁基板上
に導電パターンを形成し、半導体素子を絶縁基板に搭載
して、ボンディングワイヤにより導電パターンと接続
し、導電パターンの一部を露出させるように半導体素子
およびボンディングワイヤを封止部材により絶縁基板上
に封止してモジュールを形成する。こうして形成された
モジュールを、ハウジングに装着し、導電パターンを導
電部材に圧接して半導体装置が形成される。
In the semiconductor device of the present invention, the conductive pattern is formed on the insulating substrate, the semiconductor element is mounted on the insulating substrate, and the conductive pattern is connected by the bonding wire to expose a part of the conductive pattern. A semiconductor element and a bonding wire are sealed on an insulating substrate with a sealing member to form a module. The module thus formed is mounted in a housing, and the conductive pattern is pressed against the conductive member to form a semiconductor device.

【0015】このような半導体装置を実装する場合は、
モジュールを取外した状態で、ソケットの導電部材をは
んだ付けして、ソケットをプリント配線板等に固着した
後、モジュールをソケットに装着して実装される。
When mounting such a semiconductor device,
With the module removed, the conductive member of the socket is soldered to fix the socket to a printed wiring board or the like, and then the module is mounted in the socket for mounting.

【0016】この発明の半導体装置では、基板上の導電
パターンは、従来のリードフレームよりはるかに微細に
加工することができるので、半導体素子を必要以上に大
きくせずに済み、このため半導体装置の小型化を図るこ
とができる。そして実装の際のリフローはんだ付はソケ
ットについてのみ行うため、半導体素子を含むモジュー
ルにヒートショックが与えられることはなく、このため
リフロークラック不良が生じる恐れは全くない。またモ
ジュールは、従来のリードフレームのような変形しやす
い部分がなく、シンプルであるので、装着時に不良が発
生することはなく、自動装着も容易である。
In the semiconductor device of the present invention, the conductive pattern on the substrate can be processed much finer than that of the conventional lead frame, so that it is not necessary to make the semiconductor element larger than necessary. The size can be reduced. Since the reflow soldering at the time of mounting is performed only on the socket, the module including the semiconductor element is not given a heat shock, and therefore, there is no fear that a reflow crack defect occurs. Further, since the module is simple and does not have a deformable portion like the conventional lead frame, it does not cause a defect at the time of mounting and is easy to be automatically mounted.

【0017】この発明の請求項2の半導体装置において
は、絶縁基板に形成された多層の導電パターンを、信号
用、電源用、接地用に別けて使用することにより、信号
の雑音を減少させることができるほか、信号配線数を非
常に少なくすることができる。従って、半導体装置の小
型化を実現できる。
In the semiconductor device according to the second aspect of the present invention, the noise of the signal is reduced by using the multi-layered conductive pattern formed on the insulating substrate separately for the signal, the power supply and the ground. Besides, the number of signal wirings can be significantly reduced. Therefore, miniaturization of the semiconductor device can be realized.

【0018】この発明の請求項3の半導体装置において
は、半導体素子で発生した熱は絶縁基板から放熱部材を
通して放熱され、高い放熱効果が得られる。
In the semiconductor device according to the third aspect of the present invention, the heat generated in the semiconductor element is radiated from the insulating substrate through the heat radiation member, and a high heat radiation effect can be obtained.

【0019】[0019]

【実施例】以下、この発明の実施例を図について説明す
る。 実施例1 図1は実施例1の半導体装置を示す断面図、図2(a)
はモジュールの斜視図、(b)はソケット本体の斜視図
である。図において、1は半導体装置であって、モジュ
ール2およびこれを装着するソケット3とから構成され
ている。
Embodiments of the present invention will be described below with reference to the drawings. Example 1 FIG. 1 is a sectional view showing a semiconductor device of Example 1, FIG.
Is a perspective view of the module, and (b) is a perspective view of the socket body. In the figure, reference numeral 1 denotes a semiconductor device, which comprises a module 2 and a socket 3 for mounting the same.

【0020】モジュール2は半導体素子4と、この半導
体素子4を接着剤5を介して搭載し、かつ少なくとも1
層の導電パターン6を有する絶縁基板7と、半導体素子
4および導電パターン6を接続するボンディングワイヤ
8と、導電パターン6の一部を露出させるように半導体
素子4およびボンディングワイヤ8を絶縁基板7上に封
止する封止部材9とからなる。絶縁基板7としては、樹
脂、セラミック、ガラスなどが用いられる。封止部材9
としては、樹脂、セラミック、ガラス等が用いられる。
The module 2 is equipped with a semiconductor element 4 and the semiconductor element 4 via an adhesive 5, and at least 1
The insulating substrate 7 having the conductive pattern 6 of the layer, the bonding wire 8 connecting the semiconductor element 4 and the conductive pattern 6, and the semiconductor element 4 and the bonding wire 8 on the insulating substrate 7 so that a part of the conductive pattern 6 is exposed. And a sealing member 9 for sealing. As the insulating substrate 7, resin, ceramic, glass or the like is used. Sealing member 9
As the material, resin, ceramic, glass or the like is used.

【0021】ソケット3は導電パターン6に対応する導
電部材11と、この導電部材11に導電パターン6を圧
接するようにモジュール2を装着するハウジング12と
からなる。導電部材11は接触子13および外部端子1
4を有する。ハウジング12は導電部材11を取付けた
ハウジング本体15と、キャップ16とからなる。
The socket 3 comprises a conductive member 11 corresponding to the conductive pattern 6, and a housing 12 in which the module 2 is mounted so that the conductive pattern 6 is pressed against the conductive member 11. The conductive member 11 includes the contact 13 and the external terminal 1.
Have four. The housing 12 includes a housing body 15 to which the conductive member 11 is attached and a cap 16.

【0022】上記の半導体装置1においては、絶縁基板
7上に無電解めっき等により導電パターン6を形成する
か、あるいは積層した銅箔をエッチングして導電パター
ン6を形成し、半導体素子4を接着剤5により絶縁基板
7に固着して、ボンディングワイヤ8により導電パター
ン6と接続し、半導体素子4およびボンディングワイヤ
8と導電パターン6の一部とを、封止部材9により絶縁
基板7上で封止してモジュール2を形成する。
In the semiconductor device 1 described above, the conductive pattern 6 is formed on the insulating substrate 7 by electroless plating or the like, or the laminated copper foil is etched to form the conductive pattern 6, and the semiconductor element 4 is bonded. It is fixed to the insulating substrate 7 by the agent 5 and connected to the conductive pattern 6 by the bonding wire 8, and the semiconductor element 4, the bonding wire 8 and a part of the conductive pattern 6 are sealed on the insulating substrate 7 by the sealing member 9. Stop to form module 2.

【0023】こうして形成されたモジュール2を、ソケ
ット3のハウジング本体15に、導電パターン6の露出
部分が導電部材11の接触子13と接触するように装着
し、キャップ16をハウジング本体15に取付けて、導
電パターン6と接触子13を圧着することにより、半導
体装置1が形成される。
The module 2 thus formed is mounted on the housing body 15 of the socket 3 so that the exposed portion of the conductive pattern 6 contacts the contact 13 of the conductive member 11, and the cap 16 is attached to the housing body 15. The semiconductor device 1 is formed by crimping the conductive pattern 6 and the contact 13.

【0024】このような半導体装置1をプリント配線板
等に実装する場合は、モジュール2を取外した状態でソ
ケット3の導電部材11の外部端子14をプリント配線
板の接続用のパッドにリフローはんだ付けして固着、接
続した後、モジュール2をソケット3に装着して実装す
る。
When such a semiconductor device 1 is mounted on a printed wiring board or the like, the external terminal 14 of the conductive member 11 of the socket 3 is reflow-soldered to the connection pad of the printed wiring board with the module 2 removed. After fixing and connecting, the module 2 is mounted in the socket 3 and mounted.

【0025】このためリフローはんだ付けによって半導
体素子4を含むモジュール2にヒートショックが与えら
れることはなく、リフロークラック不良が生じる恐れは
全くない。またモジュール2は、外部に従来のリードフ
レームのような変形しやすい部分がなく、シンプルであ
るので、装着時に不良が発生することはなく、自動装着
化も容易である。
Therefore, heat shock is not applied to the module 2 including the semiconductor element 4 by the reflow soldering, and there is no possibility of causing a reflow crack defect. Further, the module 2 has no externally deformable portion such as the conventional lead frame and is simple, so that no defect occurs during mounting, and automatic mounting is easy.

【0026】実施例2 図3は実施例2の半導体装置におけるモジュールを示す
断面図である。この実施例では、絶縁基板7に形成され
た導電パターン6は多層に形成され、この実施例では外
層パターン6a、6bおよび内層パターン6cの3層か
ら構成され、スルーホール18により接続している。
Second Embodiment FIG. 3 is a sectional view showing a module of a semiconductor device according to a second embodiment. In this embodiment, the conductive patterns 6 formed on the insulating substrate 7 are formed in multiple layers. In this embodiment, the conductive patterns 6 are composed of three layers of outer layer patterns 6a and 6b and inner layer pattern 6c, and are connected by through holes 18.

【0027】このような半導体装置の場合、プリント配
線板のように、信号用、電源用、接地用のパターンをそ
れぞれ別の層に設けることができるので、信号の雑音を
減少させることができる。また安定した電力供給のた
め、従来の半導体装置では電源、接地用のリードを多数
設けることが不可欠であり、特にピン数の多いものでは
半分近くのリードが電源、接地用であることもあるが、
多層にすることにより、信号配線数を非常に少なくする
ことができる。従って、半導体装置の外形寸法の小型化
を実現できる。
In the case of such a semiconductor device, like the printed wiring board, the pattern for signals, the pattern for power supplies, and the pattern for grounding can be provided in different layers, respectively, so that the noise of signals can be reduced. Further, in order to provide a stable power supply, it is indispensable to provide a large number of leads for power supply and ground in the conventional semiconductor device. Especially, in the case of a large number of pins, nearly half of the leads may be for power supply and ground. ,
The number of signal wirings can be extremely reduced by forming a multilayer. Therefore, it is possible to reduce the external dimensions of the semiconductor device.

【0028】実施例3 図4は実施例3の半導体装置を示す断面図である。この
半導体装置1は、絶縁基板7の半導体素子4搭載面の反
対側に放熱フィンまたはヒートシンク等の放熱部材21
が装着されている。このように放熱部材21を設ける
と、半導体素子4で発生した熱は絶縁基板7を通して放
熱部材21から効果的に放散することができる。また、
絶縁基板7の基材として熱伝導性の高い窒化アルミニウ
ムを採用すると、放熱部材21を設ける以上に高い放熱
効果が得られる。
Third Embodiment FIG. 4 is a sectional view showing a semiconductor device according to a third embodiment. This semiconductor device 1 includes a heat dissipation member 21 such as a heat dissipation fin or a heat sink on the opposite side of the insulating substrate 7 from which the semiconductor element 4 is mounted.
Is installed. By providing the heat dissipation member 21 in this way, the heat generated in the semiconductor element 4 can be effectively dissipated from the heat dissipation member 21 through the insulating substrate 7. Also,
When aluminum nitride having high thermal conductivity is used as the base material of the insulating substrate 7, a higher heat dissipation effect can be obtained than when the heat dissipation member 21 is provided.

【0029】実施例4 図5(a)は実施例4の半導体装置の絶縁基板を示す平
面図、(b)はその底面図、図6(a)はソケットのハ
ウジング本体を示す平面図、(b)はソケットを示す
(a)のA−A相当断面図である。この実施例の半導体
装置1は、半導体素子4として電極数160個の論理素
子を搭載するものである。
Embodiment 4 FIG. 5A is a plan view showing an insulating substrate of a semiconductor device of Embodiment 4, FIG. 5B is a bottom view thereof, and FIG. 6A is a plan view showing a housing body of a socket. (b) is a sectional view corresponding to AA of (a) showing a socket. In the semiconductor device 1 of this embodiment, a logic element having 160 electrodes is mounted as the semiconductor element 4.

【0030】絶縁基板7は、図5(a)、(b)に示す
ように、上面の外層パターン6aとして信号配線パター
ン22および接地パターン23を有し、下面の外層パタ
ーン6bとして電源パターン24を有する2層の両面板
からなり、これらの外層パターン6a、6bはスルーホ
ール18によって接続している。ソケット3は、図6に
示すように、ハウジング本体15の内外両側に外部端子
14が配置される構造となっている。
As shown in FIGS. 5A and 5B, the insulating substrate 7 has a signal wiring pattern 22 and a ground pattern 23 as an outer layer pattern 6a on the upper surface, and a power supply pattern 24 as an outer layer pattern 6b on the lower surface. The outer layer patterns 6a, 6b are connected by through holes 18. As shown in FIG. 6, the socket 3 has a structure in which the external terminals 14 are arranged on both inner and outer sides of the housing body 15.

【0031】上記の構成において、絶縁基板7の基材と
してポリイミド樹脂板を使用し、その両面に金めっきを
施して、導電パターン6として外層パターン6a、6b
を形成した。この絶縁基板7にエポキシ樹脂からなる接
着剤で素子を接着した後、ワイヤボンディングを行い、
さらにポッティング封止した後、1個ずつ切離し、半導
体モジュール部分を完成させた。ソケット3の導電部材
11として青銅に金めっきしたものを用い、外形寸法1
4mm×14mmのリング状のハウジング12の内外に
ガルウィング型の外部端子14を持つ構造とした。
In the above structure, a polyimide resin plate is used as the base material of the insulating substrate 7, both sides of which are plated with gold to form the conductive patterns 6 as the outer layer patterns 6a and 6b.
Formed. After bonding the element to the insulating substrate 7 with an adhesive made of epoxy resin, wire bonding is performed,
After potting and sealing, the pieces were separated one by one to complete the semiconductor module portion. As the conductive member 11 of the socket 3, bronze plated with gold is used.
A structure in which a gull wing type external terminal 14 is provided inside and outside a 4 mm × 14 mm ring-shaped housing 12 is provided.

【0032】実施例5 実施例4と同じ半導体素子4を搭載するためのモジュー
ル2を、絶縁基板7の基材として窒化アルミニウムを用
いて製造した。導電パターン6として、半導体素子4搭
載側の外層パターン6aの1層を形成し、他は実施例4
と同様の構造とした。またソケット3は外形寸法28m
m×28mmのリング状のハウジング12にQFP(Q
uad Flat Package)と同形状のガルウ
ィング型の外部端子14を持つ構造とした。
Example 5 A module 2 for mounting the same semiconductor element 4 as in Example 4 was manufactured by using aluminum nitride as the base material of the insulating substrate 7. As the conductive pattern 6, one layer of the outer layer pattern 6a on the side where the semiconductor element 4 is mounted is formed, and the others are the same as those in Example 4.
It has the same structure as. The outer dimensions of the socket 3 are 28 m.
QFP (Q
The structure has a gull wing type external terminal 14 of the same shape as the uad Flat Package).

【0033】なお実施例4、5ともに、半導体素子4は
量産機種を用いたため、寸法は10mm×10mmであ
るが、この発明の構造を採用すれば、従来リードピッチ
の最小限界が250μm程度であったのに対し、導電パ
ターン6のピッチを150μm程度に縮小できるので、
半導体素子の寸法は6mm×6mmまで縮小されても対
応できる。半導体素子を高集積化により6mm×6mm
にすることは充分可能であり、同サイズのウエハから約
3倍の個数が製造できるため、半導体素子だけでみれば
大幅なコストダウンが期待できる。
In Examples 4 and 5, since the semiconductor element 4 is a mass-produced model, the size is 10 mm × 10 mm, but if the structure of the present invention is adopted, the conventional minimum lead pitch is about 250 μm. On the other hand, since the pitch of the conductive patterns 6 can be reduced to about 150 μm,
The size of the semiconductor element can be reduced to 6 mm × 6 mm. 6 mm x 6 mm due to high integration of semiconductor elements
Since it is possible to manufacture approximately three times the number of wafers of the same size, a significant cost reduction can be expected if only semiconductor elements are used.

【0034】試験例1 実施例4、5の試料および比較例1として従来の半導体
装置(160ピンQFP)をプリント配線板上にリフロ
ーはんだ付けして実装した。実施例4、5の半導体装置
はハウジング本体だけの実装なので、半導体素子4に悪
影響を及ぼすようなモールド樹脂クラックは当然発生し
なかったが、比較例1の半導体装置は10個のうち2個
にクラックが発生した。
Test Example 1 As the samples of Examples 4 and 5 and Comparative Example 1, a conventional semiconductor device (160-pin QFP) was mounted on a printed wiring board by reflow soldering. Since the semiconductor devices of Examples 4 and 5 are mounted only on the housing body, mold resin cracks that adversely affect the semiconductor element 4 did not naturally occur, but the semiconductor devices of Comparative Example 1 were 2 out of 10. A crack has occurred.

【0035】試験例2 実施例4および比較例1の半導体装置の信号波形を測定
した。結果を図7に示す。図7から、この発明では従来
の場合に比べ、パルス波形の歪みが少なく、ノイズが低
減していることが実証された。
Test Example 2 The signal waveforms of the semiconductor devices of Example 4 and Comparative Example 1 were measured. The results are shown in Fig. 7. From FIG. 7, it is proved that the present invention has less distortion of the pulse waveform and the noise is reduced as compared with the conventional case.

【0036】試験例3 この発明の半導体装置の熱放散性を調べるために、実施
例5の半導体装置と上記比較例1の半導体装置をモデル
として、コンピュータを用いて放熱特性のシミュレーシ
ョンを行った。比較例1のモデルではモールド樹脂の熱
伝導率が悪いため、リードフレームの材質によって放熱
特性にかなり開きがあることが一般的に知られている。
このシミュレーションでは、リードフレーム材料および
ソケットの端子材料として、放熱特性に優れている銅系
合金の場合を仮定した。
Test Example 3 In order to examine the heat dissipation of the semiconductor device of the present invention, the semiconductor device of Example 5 and the semiconductor device of Comparative Example 1 described above were used as models to simulate the heat dissipation characteristics using a computer. It is generally known that in the model of Comparative Example 1, the heat conductivity of the mold resin is poor, and therefore the heat radiation characteristics are considerably different depending on the material of the lead frame.
In this simulation, it was assumed that the lead frame material and the socket terminal material were copper alloys having excellent heat dissipation characteristics.

【0037】この結果、比較例1のモデルでは、熱がリ
ードフレームを伝わってパッケージ外部へ放散される比
率が高いのに対し、実施例5のモデルでは熱がほとんど
窒化アルミニウム基板を介して大気中に放散されること
がわかった。また実施例5のモデルでは、半導体素子か
ら発生する熱量を2倍にしても、比較例1のモデルの半
導体素子の温度よりも低く保つことができた。さらにパ
ッケージに風を当て、強制冷却した場合にはさらにその
差が顕著になった。
As a result, in the model of Comparative Example 1, the rate of heat being dissipated to the outside of the package through the lead frame is high, whereas in the model of Example 5, most of the heat is in the atmosphere via the aluminum nitride substrate. Was found to be dissipated. Further, in the model of Example 5, even if the amount of heat generated from the semiconductor element was doubled, it could be kept lower than the temperature of the semiconductor element of the model of Comparative Example 1. Further, when the package was blown with air and forcedly cooled, the difference became more remarkable.

【0038】上記実施例では、絶縁基板の基材としてポ
リイミド樹脂板または窒化アルミニウム板を用いたが、
アルミナ、ガラス、エポキシ樹脂等、絶縁性を有する種
々の材料が採用できる。また樹脂封止方法についても、
ポッティングではなくモールド封止も可能であり、ソケ
ットがどのような形状をしていても同様な効果が得られ
ることは言うまでもない。
In the above embodiment, a polyimide resin plate or an aluminum nitride plate was used as the base material of the insulating substrate,
Various insulating materials such as alumina, glass, and epoxy resin can be used. Also regarding the resin sealing method,
Needless to say, the same effect can be obtained regardless of the shape of the socket, since it is possible to perform mold sealing instead of potting.

【0039】[0039]

【発明の効果】以上のように、この発明の請求項1の発
明によれば、導電パターンを形成した絶縁基板に半導体
素子を搭載して封止したモジュールをソケットに装着す
るようにしたので、ソケットを実装した後モジュールを
装着することができ、これにより封止部のクラックが防
止できるとともに、モジュールの装着が容易で、変形不
良の発生も防止でき、しかも導電パターンのピッチを小
さくして、小型化が可能であり、かつ信頼性が高く、安
価な半導体装置を得ることができる。
As described above, according to the first aspect of the present invention, the module in which the semiconductor element is mounted and sealed on the insulating substrate having the conductive pattern is mounted in the socket. After mounting the socket, the module can be mounted, which can prevent cracks in the sealing part, facilitate module mounting, and prevent deformation defects, and reduce the conductive pattern pitch. A semiconductor device which can be miniaturized, has high reliability, and is inexpensive can be obtained.

【0040】この発明の請求項2の発明によれば、絶縁
基板に多層の導電パターンを形成したため、信号用、電
源用、接地用の導電パターンを分離して形成でき、これ
により信号の雑音を減少できるとともに、信号配線数を
少なくすることができ、半導体装置をさらに小型化する
ことができる。
According to the second aspect of the present invention, since the multi-layer conductive pattern is formed on the insulating substrate, the signal, power supply, and ground conductive patterns can be formed separately, and thereby the signal noise is reduced. The number of signal lines can be reduced and the semiconductor device can be further downsized.

【0041】この発明の請求項3の発明によれば、絶縁
基板に放熱部材を装着したため、半導体素子において発
生する熱を効率よく放熱することができ、放熱性に優れ
た半導体装置を得ることができる。
According to the third aspect of the present invention, since the heat dissipation member is mounted on the insulating substrate, the heat generated in the semiconductor element can be efficiently dissipated, and a semiconductor device having excellent heat dissipation can be obtained. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1の半導体装置の断面図である。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment.

【図2】(a)は実施例1の半導体装置を形成するモジ
ュールの斜視図、(b)はソケット本体の斜視図であ
る。
2A is a perspective view of a module forming the semiconductor device of Embodiment 1, and FIG. 2B is a perspective view of a socket body.

【図3】実施例2の半導体装置のモジュールの断面図で
ある。
FIG. 3 is a sectional view of a semiconductor device module according to a second embodiment.

【図4】実施例3の半導体装置の断面図である。FIG. 4 is a sectional view of a semiconductor device according to a third embodiment.

【図5】(a)は実施例4の半導体装置の絶縁基板の平
面図、(b)はその底面図である。
5A is a plan view of an insulating substrate of a semiconductor device of Example 4, and FIG. 5B is a bottom view thereof.

【図6】(a)は実施例4のソケットのハウジング本体
の平面図、(b)はソケットを示す(a)のA−A相当
断面図である。
6A is a plan view of a housing main body of a socket according to a fourth embodiment, and FIG. 6B is a sectional view taken along line AA of FIG.

【図7】試験例2の信号波形図である。7 is a signal waveform diagram of Test Example 2. FIG.

【図8】従来の半導体装置の断面図である。FIG. 8 is a cross-sectional view of a conventional semiconductor device.

【図9】従来の半導体装置のプリント配線板への実装状
態を示す断面図である。
FIG. 9 is a cross-sectional view showing a mounting state of a conventional semiconductor device on a printed wiring board.

【図10】(a)は他の従来の半導体装置の側面図、
(b)は別の従来の半導体装置の断面図である。
FIG. 10A is a side view of another conventional semiconductor device,
(B) is a sectional view of another conventional semiconductor device.

【図11】さらに他の従来の半導体装置の断面図であ
る。
FIG. 11 is a sectional view of still another conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 モジュール 3 ソケット 4 半導体素子 5 接着剤 6 導電パターン 6a、6b 外層パターン 6c 内層パターン 7 絶縁基板 8 ボンディングワイヤ 9 封止部材 11 導電部材 12 ハウジング 13 接触子 14 外部端子 15 ハウジング本体 16 キャップ 18 スルーホール 21 放熱部材 22 信号配線パターン 23 接地パターン 24 電源パターン 1 Semiconductor Device 2 Module 3 Socket 4 Semiconductor Element 5 Adhesive 6 Conductive Pattern 6a, 6b Outer Layer Pattern 6c Inner Layer Pattern 7 Insulating Substrate 8 Bonding Wire 9 Sealing Member 11 Conductive Member 12 Housing 13 Contactor 14 External Terminal 15 Housing Body 16 Cap 18 Through Hole 21 Heat Dissipating Member 22 Signal Wiring Pattern 23 Grounding Pattern 24 Power Supply Pattern

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、この半導体素子を搭載し
かつ少なくとも1層の導電パターンを有する絶縁基板
と、前記半導体素子および導電パターンを接続するボン
ディングワイヤと、導電パターンの一部を露出させるよ
うに半導体素子およびボンディングワイヤを絶縁基板上
に封止する封止部材とからなるモジュール、ならびに前
記導電パターンに対応する導電部材と、この導電部材に
前記導電パターンを圧接するように、前記モジュールを
装着するハウジングとからなるソケットを備えたことを
特徴とする半導体装置。
1. A semiconductor element, an insulating substrate having the semiconductor element mounted thereon and having at least one layer of a conductive pattern, a bonding wire connecting the semiconductor element and the conductive pattern, and a part of the conductive pattern exposed. A module comprising a semiconductor element and a sealing member for sealing a bonding wire on an insulating substrate, a conductive member corresponding to the conductive pattern, and the module mounted so that the conductive pattern is pressed against the conductive member. A semiconductor device comprising a socket including a housing for
【請求項2】 絶縁基板が多層の導電パターンを有する
ことを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the insulating substrate has a multilayer conductive pattern.
【請求項3】 絶縁基板に放熱部材が装着されているこ
とを特徴とする請求項1または2記載の半導体装置。
3. The semiconductor device according to claim 1, wherein a heat dissipation member is mounted on the insulating substrate.
JP13508892A 1992-05-27 1992-05-27 Semiconductor device Pending JPH05335465A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13508892A JPH05335465A (en) 1992-05-27 1992-05-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13508892A JPH05335465A (en) 1992-05-27 1992-05-27 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05335465A true JPH05335465A (en) 1993-12-17

Family

ID=15143554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13508892A Pending JPH05335465A (en) 1992-05-27 1992-05-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05335465A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294993A (en) * 1994-03-11 2007-11-08 Quantum Leap Packaging Inc Assembling type semiconductor chip carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294993A (en) * 1994-03-11 2007-11-08 Quantum Leap Packaging Inc Assembling type semiconductor chip carrier

Similar Documents

Publication Publication Date Title
US5285352A (en) Pad array semiconductor device with thermal conductor and process for making the same
US6774659B1 (en) Method of testing a semiconductor package device
US5468994A (en) High pin count package for semiconductor device
US5397921A (en) Tab grid array
KR0169820B1 (en) Chip scale package with metal wiring substrate
JP2944449B2 (en) Semiconductor package and manufacturing method thereof
JPH10200012A (en) Package of ball grid array semiconductor and its manufacturing method
JPH06275677A (en) Package for semiconductor device and semiconductor device
US6989584B1 (en) Semiconductor package device that includes a conductive trace with a routing line, a terminal and a lead
US6320136B1 (en) Layered printed-circuit-board and module using the same
JP2006510201A (en) High density package interconnect wire bond stripline and method thereof
US6509642B1 (en) Integrated circuit package
JPH05335465A (en) Semiconductor device
JP2001127228A (en) Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same
JP2000183275A (en) Semiconductor device
KR100520443B1 (en) Chip scale package and its manufacturing method
JPH07326690A (en) Package for semiconductor device and semiconductor device
KR100760953B1 (en) BGA Semiconductor Package with Heatsink
JPH07297236A (en) Film and structure for mounting semiconductor element thereon
JP3076953B2 (en) TGA type semiconductor device
KR200172710Y1 (en) Chip size package
JPH0897315A (en) Surface mount type semiconductor device
KR100356808B1 (en) chip scale semiconductor package
KR100195511B1 (en) Ball grid array package using leadframe
JPH10199899A (en) Manufacture of semiconductor device