JPH05334120A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 回路動作のトレースのためにその構成を変え
る必要性をなくし、時々しか発生しないような再現性の
低い動作不良についてもその発生直前のデータを保全で
き、また動作解析の際にトレースできる信号の数も増や
すことを可能とする。 【構成】中央処理装置１の動作に関わる異常が発生した
場合は中央処理装置１に接続されるアドレスバス２、制
御バス３、データバス４の状態を常時サンプルするデー
タサンプラー５のトレースメモリ６における状態サンプ
ル動作を停止して異常発生時点の各状態を保全し、中央
処理装置１に接続されるアドレスバス２、データバス４
がアドレスレジスタ９やデータレジスタ１０に設定され
る特定の状態になった場合はアドレス比較器１１および
データ比較器１２を通じてこれを検出し外部にアドレス
トリガ出力１３、データトリガ出力１４として出力する
ことにより外部における動作解析を起動する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は情報処理装置に係り、
特にマイクロコンピュータを備える構成においてその開
発時のデバッグや障害発生時の解析を行なうに好適な情
報処理装置に関する。

【０００２】

【従来の技術】図２は従来の情報処理装置の概略構成図
であり、特にデバッグや障害解析時の接続状態を例示す
るものである。図において、２３は情報処理装置本体、
２１は通常は情報処理装置本体２３の図示しないカード
スロットに装着される回路基板、２２は回路基板２１の
代わりに情報処理装置本体２３の図示しないカードスロ
ットに装着され、その端部のカードスロットに回路基板
２１を装着するエクステンションカード基板、２６は回
路基板２１内の回路部分の論理動作をトレースするため
のロジックステートアナライザ、２５はプローブケーブ
ル２７を介してロジックステートアナライザ２６に接続
され複数個のプローブ２４を備えるポッドである。ちな
みに、プローブ２４は回路基板２１内の回路の各部に接
続される。

【０００３】以上述べたような構成において、次にその
動作を説明する。

【０００４】通常、回路基板２１は情報処理装置本体２
３のカードスロットに装着され、情報処理装置としての
動作を行なうように設定されている。ところが、情報処
理装置の開発途中や運用中に、その動作に異常をきたし
た場合等は例えば回路基板２１上の回路の動作をロジッ
クステートアナライザ２６を用いてトレースすることに
なる。ところが、回路基板２１を情報処理装置本体２３
に装着したままではプローブ２４を接続できないので、
回路基板２１と情報処理装置本体２３のカードスロット
の間にエクステンションカード基板２２を介在させ、電
気的な接続状態を変えずに回路基板２１を情報処理装置
本体２３から引き出した状態とする。

【０００５】このような状態でロジックステートアナラ
イザ２６からプローブケーブル２７ポッド２５を通じて
導出されるプローブ２４を回路基板２１内のトレースし
たいポイントに接続する。

【０００６】次に、ロジックステートアナライザ２６に
おいてプローブ２４を接続されるポイントのトレースの
トリガ条件を設定する。そして、情報処理装置本体２３
を動作させプローブ２４を接続したポイントの状態がト
リガ条件に一致した時にその前後の信号の変化をトレー
スデータとして捕らえ、記録または表示する。

【０００７】ちなみに、一般的にロジックステートアナ
ライザ２６でトレースできるチャンネル数は１６から３
２本である。

【０００８】

【発明が解決しようとする課題】従来の情報処理装置は
以上のように構成されているので、デバッグまたは障害
解析のためにロジックステートアナライザ２６により回
路基板２１を含む情報処理装置本体２３の動作をトレー
スするには、プローブ２４をトレース対象となる情報処
理装置本体２３の回路基板２１に取り付ける必要がある
が、そのためには回路基板２１をエクステンションカー
ド基板２２を用いて情報処理装置本体２３内部から外部
に引き出すことが必要であり、手数を要するという問題
点がある。また、回路配置も実際の構成と異なってくる
ので、回路実装に起因するタイミングやノイズに関わる
不具合については実回路と条件が異なり正確な動作のト
レースができないという問題もある。さらに、プローブ
２４を取り付けてから情報処理装置本体２３の動作の不
具合の発生を待つ必要があり、再現性の低い不具合に関
してはその解析に非常に手間を要するという問題もあ
る。加えて、プローブ２４の数は１６〜３２本程度しか
使えないので、アドレスバスやデータバスに接続すると
その他のトレースすべき信号本数が大きく制限されてし
まうという問題点もある。

【０００９】これに対して、装置本体の内部にトレーサ
や状態判別回路を設置して特定の目的を持って動作解析
を行なう情報処理装置は知られているが、汎用の障害解
析に適用できず、外部に接続されるロジックステートア
ナライザによる詳細な動作解析の場合まで想定した構成
とはなっていなかった。

【００１０】この発明は上記のような問題点を解消する
ためになされたもので、回路動作のトレースのためにそ
の構成を変える必要性をなくし、時々しか発生しないよ
うな再現性の低い動作不良についてもその発生直前のデ
ータを保全でき、またトレースできる信号の数も増やす
ことが可能な情報処理装置を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、中央処理手段の動作に関わる異常を検
出する異常検出手段と、中央処理手段に接続されるアド
レスバス、データバス、制御バスの少なくとも一個の状
態を常時サンプルし異常検出手段の異常検出出力に基づ
いてサンプル動作を停止するデータサンプラー手段と、
中央処理手段に接続されるアドレスバス、データバス、
制御バスの少なくとも一個における特定の状態を検出し
て外部にトリガ信号として出力する状態判定手段と、を
備える情報処理装置を提供するものである。

【００１２】

【作用】上記手段において、この発明の情報処理装置
は、異常検出手段により中央処理手段の動作に関わる異
常を検出した場合は、中央処理手段に接続されるアドレ
スバス、データバス、制御バスの少なくとも一個の状態
を常時サンプルするデータサンプラー手段におけるサン
プル動作を停止して異常発生時点の状態を保全し、一
方、中央処理手段に接続されるアドレスバス、データバ
ス、制御バスの少なくとも一個の動作に関わる特定の状
態が発生した場合は状態判定手段においてこれを検出し
て外部にトリガ信号として出力することにより外部にお
ける動作解析を起動する。

【００１３】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。

【００１４】図１はこの発明の一実施例に係る情報処理
装置のブロック図である。図において、１は中央処理装
置、２は中央処理装置１から導出されるアドレスバス、
３は中央処理装置１から導出される制御バス、４は中央
処理装置１から導出されるデータバス、５はアドレスバ
ス２、制御バス３、データバス４の各バス上のデータを
サンプルしてトレースメモリ６に蓄えるデータサンプラ
ー、８はシリアルデータ通信線７を通じてデータサンプ
ラー５から送られてくるトレースメモリ６の情報をモニ
タするデータ端末装置、９はトレースしたいアドレスポ
イントを指定するためのアドレスレジスタ、１０はトレ
ースしたいデータポイントを指定するためのデータレジ
スタ、１１はアドレスバス２のアドレスとアドレスレジ
スタ９に設定されるアドレスを比較して両者が一致した
時にアドレストリガ出力１３を出力するアドレス比較
器、１２はデータバス４のデータとデータレジスタ１０
に設定されるデータを比較して両者が一致した時にデー
タトリガ出力１４を出力するデータ比較器である。

【００１５】以上述べたような構成において、次にその
動作を説明する。

【００１６】データサンプラー５は中央処理装置１に接
続されているアドレスバス２、制御バス３、データバス
４の状態を常時サンプルしてトレースメモリ６に格納し
て行く。サンプルデータの大きさがトレースメモリ６の
大きさを超えた場合は順次古いデータの上に新しいデー
タが上書きされる。中央処理装置１の異常が検出される
とデータサンプラー５はサンプルを停止する。

【００１７】ちなみに、異常の検出は図示しない異常検
出手段、例えばウオッチドッグタイマーにより行なわれ
る。これは、予めウオッチドッグタイマーに対して一定
時間内毎にアクセスするように中央処理装置１にポウロ
グラムしておき、中央処理装置１が一定時間内毎にウオ
ッチドッグタイマーにアクセスする状態を正常とし、一
定時間内のアクセスがない場合にこれを異常と見なして
ウオッチドッグタイマーから異常信号を出力し、これに
よりデータサンプラー５によるトレースメモリ６への各
バスの状態の取り込みを停止させるものである。なお、
このウオッチドッグタイマーの機能をデータサンプラー
５に持たせるようにしてもよく、一定の時間内毎に中央
処理装置１からデータサンプラー５の特定のポートにア
クセスする状態を正常動作と見なし、一定時間以上のア
クセスがない場合を異常として、これをトリガとしてデ
ータサンプラー５におけるトレースメモリ６への各バス
の状態の取り込みを停止するようにする。

【００１８】なお、アドレスバス２、制御バス３、デー
タバス４の各状態のサンプルはトレースメモリ６を有効
に使うために、１バスサイクルにつき１回サンプルする
方法と一定のクロックでサンプルする方法があるが、こ
れは中央処理装置１の動作に先立ってデータサンプラー
５において任意に設定可能である。

【００１９】なお、トレースメモリ６に記録される各バ
スの状態はシリアルデータ通信線７を通じてデータ端末
装置８上でモニタすることができる。したがって、中央
処理装置１の動作に異常を発生した場合、データ端末装
置８により異常が発生する時点の前後のアドレスバス
２、制御バス３、データバス４の状態をバスサイクル毎
または一定のクロック毎の変化としてモニタすることに
より異常の解析を行なうことができる。

【００２０】なお、中央処理装置１の動作に伴い、アド
レスバス２がアドレスレジスタ９に設定されたアドレス
になった時はアドレス比較器１１でこれを検出してアド
レストリガ出力１３を出力し、データバス４がデータレ
ジスタ１０に設定されたデータになった時はデータ比較
器１２でこれを検出してデータトリガ出力１４を出力す
る。したがって、アドレストリガ出力１３またはデータ
トリガ出力１４をロジックステートアナライザに対する
トリガ信号として用いることにより、外部に接続したロ
ジックステートアナライザにより異常解析をより詳細に
行なう場合に、トリガ条件を得るためにアドレスバス２
やデータバス４にたくさんのプローブを接続する必要が
なくなるので、残りのプローブを必要な他のサンプルポ
イントに数多く割り当てることができるので、プローブ
のつなぎ変えの回数を低減することが可能であり、効率
的な異常解析を実施することができる。

【００２１】なお、上記実施例では、データサンプラー
５によりアドレスバス２、データバス４の状態をサンプ
ルする構成を例示したが、この発明の実施はこれに限定
されるものではなく、入出力用のパラレルポートやシリ
アルポート、他の信号線群の状態をサンプルするように
してもよく同様の効果を得ることができるものである。

【００２２】また、上記実施例では外部にアドレストリ
ガ出力１３やデータトリガ出力１４を出力する構成を例
示したが、制御バス３の特定の状態をトリガとして出力
するように構成しても、またその他の信号の状態の組み
合わせをトリガとして出力するような構成としてもよ
い。

【００２３】また、異常検出も中央処理装置１とウオッ
チドッグタイマーの組み合わせによる検出に限らず、特
定の信号線に信号が表われた場合や特定の信号の組み合
わせに基づき異常検出を行なうような構成としてもよ
く、特定の異常状態の検出を行なう場合に効果的であ
る。

【００２４】

【発明の効果】以上のように、この発明によれば、装置
内部にトレースメモリを備えるデータサンプラーを設
け、異常発生時には異常検出時点の前後における装置内
部の状態をデータサンプラーに保全することにより、装
置の構成を変えることなく異常発生時の装置内部の各部
の状態をトレースすることが可能となり、再現性の低い
異常の発見と解析も比較的簡単に実施可能となり、また
詳細な解析のために外部にロジックステートアナライザ
を接続した場合もトリガ条件を少ないプローブで得るこ
とができるので、限られたプローブでより数多くの信号
のトレースを実施することが可能な情報処理装置を得ら
れる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例に係る情報処理装置のブロ
ック図である。

【図２】従来の情報処理装置の概略構成図である。

【符号の説明】

１ 中央処理装置 ２ アドレスバス ３ 制御バス ４ データバス ５ データサンプラー ６ トレースメモリ ７ シリアルデータ通信線 ８ データ端末装置 ９ アドレスレジスタ １０ データレジスタ １１ アドレス比較器 １２ データ比較器 １３ アドレストリガ出力 １４ データトリガ出力 ２１ 回路基板 ２２ エクステンションカード基板 ２３ 情報処理装置本体 ２４ プローブ ２５ ポッド ２６ ロジックステートアナライザ ２７ プローブケーブル

Claims (1)

【特許請求の範囲】
1. 【請求項１】 中央処理手段の動作に関わる異常を検出
   する異常検出手段と、前記中央処理手段に接続されるア
   ドレスバス、データバス、制御バスの少なくとも一個の
   状態を常時サンプルし前記異常検出手段の異常検出出力
   に基づいてサンプル動作を停止するデータサンプラー手
   段と、前記中央処理手段の動作に関わる特定の状態を検
   出して外部にトリガ信号として出力する状態判定手段
   と、を備えることを特徴とする情報処理装置。