JPH05333361A - 電圧切換回路 - Google Patents

Abstract

(57)【要約】 【目的】回路定数が製造プロセス上ばらつてもノイズ低
減効果への影響が少なく、さらに回路面積が小さく、し
かも設計が容易な電圧切換回路を提供することである。 【構成】トランジスタ17、22、26、31をオン状態にする
電圧を供給するトランジスタ14、20、24、28の導通抵抗
を高く設定し、出力端子19に電圧を出力するトランジス
タ17、22、26、31の導通抵抗が急激に下がらないように
して電源ノイズを押さえている。また、トランジスタ1
7、22、26、31をオフ状態にする電圧を供給するトラン
ジスタ15、21、25、29の導通抵抗は低く設定し、トラン
ジスタ17、22、26、31がオン状態からオフ状態への変化
を短くして、トランジスタ17、22、26、31が同時にオン
状態にならいようにして、貫通電流を押さえている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は電源のノイズ低減化を
図った電圧切換回路に係り、特にＬＣＤ（Liquid Cryst
al Display）ドライバに使用される。

【０００２】

【従来の技術】図４は一般的なＬＣＤパネルの断面図で
ある。図において、40はガラス板であり、表面に複数の
行電極41が形成されている。42はガラス板であり、表面
に複数の列電極43が形成されている。ガラス板40と42は
相互に隙間ができるように電極形成面が向き合わされて
おり、44で示した部材によって周縁部が密閉されてい
る。45はガラス板40と42の間にできる空間に充填されて
いる液晶である。そして、図５の平面図に示すように、
上記それぞれの行電極41と列電極43は相互に直行するよ
うに配置されている。

【０００３】任意の行電極41と列電極43の間に電圧を加
えることにより、その行電極41と列電極43の交点部分の
液晶の表示状態が決定される。各行電極41および各列電
極43は別々の電圧切換回路から電圧が供給される。以下
に説明する電圧切換回路は正電源プロセス用に設計され
たものである。各行電極41に電圧を供給する電圧切換回
路は例えば電圧Ｖ０（３０Ｖ）、Ｖ１（２７Ｖ）、Ｖ４
（３Ｖ）、Ｖ５（０Ｖ）のいずれかを供給する。また、
各列電極43に電圧を供給する電圧切換回路は例えば電圧
Ｖ０、Ｖ２（２４Ｖ）、Ｖ３（６Ｖ）、Ｖ５のいずれか
を供給する。液晶45を表示状態にするには表示電圧とし
て電圧Ｖ０と電圧Ｖ５の差を液晶に印加する必要があ
り、非表示状態にするには非表示電圧として電圧Ｖ２と
電圧Ｖ４、もしくはＶ１とＶ３の差を液晶に印加する必
要がある。したがって、表示状態にするには行電極41に
電圧Ｖ０を供給し、列電極43には電圧Ｖ５を供給する
か、またはそれぞれの電極に逆の電圧を供給する。ま
た、非表示状態にするには行電極41に電圧Ｖ１を供給
し、列電極43に電圧Ｖ３を供給するか、行電極41に電圧
Ｖ４を供給し、列電極43に電圧Ｖ２を供給するか、また
はそれぞれの電極に逆の電圧を供給する。そして、この
表示と非表示のどちらの電圧を電圧切換回路が出力する
かは、電圧切換回路に入力されるデータ信号の電圧によ
って決定される。例えば、データ信号の電圧がＶＤＤ
（３０Ｖ）の時は表示のための電圧Ｖ０またはＶ５が電
圧切換回路から出力され、データ信号の電圧がＶＳＳ
（接地電圧）の時は非表示のための電圧Ｖ２またはＶ３
が電圧切換回路から出力される。

【０００４】ところで、液晶は直流電圧が印加されてい
ると電気化学的変化を起こして劣化するため、印加する
電圧は交流電圧にする必要がある。そこで、液晶に印加
されている電圧は表示電圧であっても非表示電圧であっ
てもフレーム信号（交番電界用信号）ＦＲによって作ら
れる一定周期ごとに電圧の方向を反転させている。具体
的には、表示状態で行電極41に電圧Ｖ０が印加されてお
り、列電極43には電圧Ｖ５が印加されている時に信号Ｆ
Ｒの電圧が変化すると、行電極41に電圧を供給している
電圧切換回路は電圧Ｖ０から電圧Ｖ５を供給するように
なり、列電極43に電圧を供給している電圧切換回路は電
圧Ｖ５から電圧Ｖ０を供給するようになる。また、非表
示状態で行電極41に電圧Ｖ１が印加されており、列電極
43には電圧Ｖ３が印加されている時に信号ＦＲの電圧が
変化するとすると、行電極41に電圧を供給している電圧
切換回路は電圧Ｖ１から電圧Ｖ４を供給するようにな
り、列電極43に電圧を供給している電圧切換回路は電圧
Ｖ３から電圧Ｖ２を供給するようになる。

【０００５】上記電源切換回路が出力電圧をＶ０とＶ５
の相互に切換えた場合、電圧Ｖ０とＶ５の差は３０Ｖと
いうように大きいため、電源切換回路の出力端子に大き
な突入電流が流れる。この結果、電源切換回路に電圧Ｖ
０を供給している電源電圧、あるいは電圧Ｖ５を供給し
ている電源電圧にノイズが発生する。

【０００６】ここで、フレーム信号ＦＲの電圧変化によ
り、従来の上記電圧切換回路が出力電圧を電圧Ｖ０とＶ
５相互に変化させる動作を図６の列電極用の電圧切換回
路の回路図と図７の動作波形図により説明する。

【０００７】この電圧切換回路はデータ信号ＤＡＴＡが
入力端子60に入力され、フレーム信号の反転信号／ＦＲ
が入力端子61に入力され、出力端子62に電圧が出力され
る。入力端子60はインバータ回路63の入力に接続され、
インバータ回路はデータ信号の反転信号／ＤＡＴＡを出
力する。64は２入力ＮＡＮＤ回路であり、一方の入力に
信号／ＤＡＴＡが入力され、他方の入力には信号／ＦＲ
が入力され、出力をＰチャネルＭＯＳトランジスタ65の
ゲートに入力している。トランジスタ65はソースを電圧
Ｖ２（２４Ｖ）の供給端子66に接続し、ドレインを出力
端子62に接続している。67は２入力ＮＡＮＤ回路であ
り、一方の入力に信号ＤＡＴＡが入力され、他方の入力
に信号／ＦＲが入力され、出力をＰチャネルＭＯＳトラ
ンジスタ68のゲートに入力している。トランジスタ68は
ソースを電圧Ｖ０（３０Ｖ）の供給端子69に接続し、ド
レインを出力端子62に接続している。70は２入力ＮＯＲ
回路であり、一方の入力に信号／ＤＡＴＡが入力され、
他方の入力には信号／ＦＲが入力され、出力をＮチャネ
ルＭＯＳトランジスタ71のゲートに入力している。トラ
ンジスタ71はソースを電圧Ｖ５（０Ｖ）の供給端子72に
接続し、ドレインを出力端子62に接続している。73は２
入力ＮＯＲ回路であり、一方の入力に信号ＤＡＴＡが入
力され、他方の入力に信号／ＦＲが入力され、出力をＮ
チャネルＭＯＳトランジスタ74のゲートに入力してい
る。トランジスタ74はソースを電圧Ｖ３（６Ｖ）の供給
端子75に接続し、ドレインを出力端子62に接続してい
る。

【０００８】上記電圧切換回路が出力電圧をＶ０とＶ５
の相互に切換える動作を図７の動作波形図に基いて説明
する。信号ＤＡＴＡはＨｉ側の論理レベル電圧ＶＤＤ
（３０Ｖ）になっているので、インバータ63の出力信号
／ＤＡＴＡはＬｏｗ側の論理レベル電圧ＶＳＳ（接地電
圧）となっている。このため、信号／ＤＡＴＡと／ＦＲ
が入力されるＮＡＮＤ回路64は一方の入力電圧が常にＶ
ＳＳとなるので、出力電圧は常にＶＤＤとなり、信号Ｄ
ＡＴＡと／ＦＲが入力されるＮＯＲ回路73は一方の入力
電圧が常にＶＤＤとなるので、出力電圧は常にＶＳＳと
なる。したがって、ゲートがＮＡＮＤ回路64の出力と接
続されているＰチャネルＭＯＳトランジスタ65とゲート
がＮＯＲ回路73の出力と接続されているＮチャネルＭＯ
Ｓトランジスタ74は常にオフ状態（非導通状態）にな
る。

【０００９】次に、信号／ＦＲの変化にしたがって説明
する。まず、信号／ＦＲの電圧が立上がってＶＤＤにな
ると、信号ＤＡＴＡと／ＦＲが入力されるＮＡＮＤ回路
67の出力電圧はＶＳＳに立ち下がり、ＮＡＮＤ回路67の
出力電圧がゲートに入力されるトランジスタ68はオン状
態（導通状態）になる。また、信号／ＤＡＴＡと／ＦＲ
が入力されるＮＯＲ回路70の出力電圧はＶＳＳに立ち下
がり、ＮＯＲ回路70の出力電圧がゲートに入力されるト
ランジスタ71はオフ状態になる。したがって、出力端子
62にはトランジスタ68のソースに供給されている電圧Ｖ
０（３０Ｖ）が加わる。このため、端子62に接続される
ＬＣＤパネルの容量成分をチャージする突入電流が電圧
供給端子69から流れ、電圧Ｖ０にノイズが生じる。とこ
ろで、Ｐチャネルのトランジスタ68のしきい値電圧はＮ
チャネルのトランジスタ71のしきい値電圧より高い。こ
のため、トランジスタ68と71それぞれのゲートに加わる
電圧は同時に立ち下がるが、トランジスタ68がオフ状態
からオン状態になってから、トランジスタ71がオン状態
からオフ状態になる。したがって、動作波形図中にｔで
示した時間にトランジスタ68と71が同時にオン状態な
り、トランジスタ68と71は共にドレインを出力端子62で
接続しているため、電圧供給端子69から72の間に貫通電
流が流れる。

【００１０】次に、信号／ＦＲの電圧が立ち下がってＶ
ＳＳになると、信号ＤＡＴＡと／ＦＲが入力されるＮＡ
ＮＤ回路67の出力電圧はＶＤＤに立上がり、ＮＡＮＤ回
路67の出力電圧がゲートに入力されるトランジスタ68は
オフ状態になる。また、信号／ＤＡＴＡと／ＦＲが入力
されるＮＯＲ回路70の出力電圧はＶＤＤに立上がり、Ｎ
ＯＲ回路70の出力電圧がゲートに入力されるトランジス
タ71はオン状態になる。したがって、出力端子62にはト
ランジスタ71のソースに供給されている電圧Ｖ５（０
Ｖ）が加わる。このため、予め電圧Ｖ０（３０Ｖ）でチ
ャージされている出力端子62に接続されているＬＣＤパ
ネルの容量成分をディスチャージする突入電流が端子72
に流れ込み、電圧Ｖ５にノイズが生じる。また、トラン
ジスタ68と71それぞれのゲートに加わる電圧は同時に立
ち上がるが、しきい値電圧の違いからトランジスタ71が
オフ状態からオン状態になってから、トランジスタ68が
オン状態からオフ状態になる。したがって、トランジス
タ68と71が同時にオン状態になる時間ｔが発生するた
め、上記貫通電流がながれる。

【００１１】このように、上記電圧切換回路はフレーム
信号の電圧変化により出力電圧をＶ０とＶ５の間で切換
える際に、電圧Ｖ０とＶ５の電源電圧にノイズが発生
し、しかも貫通電流が流れるという問題がある。また、
上記電圧切換回路は信号ＤＡＴＡの電圧がＶＳＳのとき
にフレーム信号の電圧が変化すると、出力電圧をＶ２と
Ｖ３との間で切換を行う。この場合、電圧Ｖ０とＶ５の
切換の際と同様に電圧Ｖ２とＶ３の電源電圧にノイズが
生じ、さらに貫通電流が発生する。

【００１２】そこで、さらに従来では図８の回路図のよ
うに電圧切換回路を構成して上記問題点を解決してい
る。なお、図８の回路図は電圧切換回路の電圧Ｖ０とＶ
５の切換を行う回路部分のみを抜き出したものである。
そして、前記図６と対応する箇所には同一の符号を付し
てある。この回路が前記図６の回路と異なる点はＮＡＮ
Ｄ回路67とＮＯＲ回路70を構成しているＭＯＳトランジ
スタの導通抵抗だけで、その他は同じである。

【００１３】ＮＡＮＤ回路67はＰチャネルＭＯＳトラン
ジスタ80と81のソース・ドレイン間が電源電圧ＶＤＤ
（３０Ｖ）の供給端子82とノードＸとの間に並列に挿入
され、ＮチャネルＭＯＳトランジスタ83と84のソース・
ドレイン間がノードＸと電源電圧ＶＳＳを供給する接地
線との間に直列に挿入される構成になっている。そし
て、トランジスタ81と84のゲートには信号ＤＡＴＡを入
力し、トランジスタ80と83のゲートには信号／ＦＲを入
力する。トランジスタ80、81、83、84それぞれの導通抵
抗をＲ80、Ｒ81、Ｒ83、Ｒ84とすると、導通抵抗はＲ80
＜Ｒ81＝Ｒ84＜Ｒ83の大小関係に設定してある。

【００１４】ＮＯＲ回路70はＰチャネルＭＯＳトランジ
スタ85と86のソース・ドレイン間が電源電圧ＶＤＤの供
給端子87とノードＹの間に直列に挿入され、Ｎチャネル
ＭＯＳトランジスタ88と89のソース・ドレイン間がノー
ドＹと電源電圧ＶＳＳを供給する接地線との間に並列に
挿入される構成になっている。そして、トランジスタ85
のゲートに信号／ＤＡＴＡを入力し、トランジスタ86と
88のゲートに信号／ＦＲを入力する。トランジスタ85、
86、88、89それぞれの導通抵抗をＲ85、Ｒ86、Ｒ88、Ｒ
89とすると、導通抵抗はＲ88＜Ｒ85＝Ｒ89＜Ｒ86の大小
関係に設定してある。

【００１５】上記構成の電圧切換回路が出力電圧をＶ０
とＶ５の相互に切換える動作を図９の動作波形図に基い
て説明する。したがって、信号ＤＡＴＡの電圧はＶＤＤ
に固定しておく。このため、信号ＤＡＴＡがゲートに入
力されるＰチャネルＭＯＳトランジスタ81は常にオフ状
態であり、ＮチャネルＭＯＳトランジスタ84は常にオン
状態である。また、信号／ＤＡＴＡがゲートに入力され
るＰチャネルＭＯＳトランジスタ85は常にオン状態であ
り、ＮチャネルＭＯＳトランジスタ89は常にオフ状態で
ある。そして、この電圧切換回路を動作させる信号／Ｆ
Ｒの電圧の立上がり／立ち下がり時間は信号入力端子61
に接続されている図示していない前段回路の寄生容量と
寄生抵抗を使い、前記図７で示した信号／ＦＲよりも長
くしてある。

【００１６】まず、信号／ＦＲの電圧がＶＳＳからＶＤ
Ｄに立上がると、トランジスタ80はオン状態からオフ状
態に変化し、トランジスタ83はオフ状態からオン状態に
変化する。すると、トランジスタ83と84が共にオン状態
なので、トランジスタ68のゲート容量がディスチャージ
され、ノードＸの電圧（ＮＡＮＤ回路67の出力電圧）は
ＶＳＳに立ち下がる。さらに、信号／ＦＲの電圧がＶＤ
Ｄに立上がると、トランジスタ86がオン状態からオフ状
態に変化し、トランジスタ88はオフ状態からオン状態に
変化する。すると、トランジスタ71のゲート容量がディ
スチャージされるためにノードＹの電圧（ＮＯＲ回路70
の出力電圧）の電圧はＶＳＳに立ち下がる。

【００１７】上記トランジスタ83の導通抵抗は高く、ト
ランジスタ88の導通抵抗は低いため、ノードＸの電圧の
立ち下がり時間はノードＹの電圧の立ち下がり時間より
も長くなっている。したがって、ノードＹの電圧によっ
てトランジスタ71がオン状態からオフ状態に変化した後
にノードＸの電圧によってトランジスタ68がオフ状態か
らオン状態に変化する。この結果、トランジスタ68と71
は同時にオン状態にならならず、電圧Ｖ０の電圧源から
電圧Ｖ５の電圧源への貫通電流が生じなくなる。また、
トランジスタ83の導通抵抗が高いことに加えて、信号／
ＦＲの電圧の立上がり時間を遅くしてあるためにトラン
ジスタ83の導通抵抗は急激に下がらない。このため、ノ
ードＸの電圧は緩やかに立ち下がる。したがって、トラ
ンジスタ68はオン状態になっても、導通抵抗は急激に低
下しない。この結果、電圧Ｖ０の電圧源から出力端子62
に突入電流が流れにくくなり、電源電圧に生じるノイズ
が低減される。

【００１８】次に、信号／ＦＲの電圧がＶＳＳに立ち下
がると、トランジスタ80はオフ状態からオン状態に変化
し、トランジスタ83はオン状態からオフ状態に変化す
る。すると、電圧供給端子82の電圧ＶＤＤによりトラン
ジスタ68のゲート容量がチャージされるためにノードＸ
の電圧はＶＤＤに立上がる。さらに、信号／ＦＲの電圧
がＶＳＳに立ち下がると、トランジスタ86がオフ状態か
らオン状態に変化し、トランジスタ88はオン状態からオ
フ状態に変化する。すると、トランジスタ85と86が共に
オン状態なので、電圧供給端子87の電圧ＶＤＤによりト
ランジスタ71のゲート容量がチャージされるためにノー
ドＹの電圧はＶＤＤに立ち上がる。

【００１９】上記トランジスタ80の導通抵抗は低く、ト
ランジスタ86の導通抵抗は高いため、ノードＸの電圧の
立上がり時間はノードＹの電圧の立上がり時間よりも短
くなっている。したがって、ノードＸの電圧によってト
ランジスタ68がオン状態からオフ状態に変化した後に、
ノードＹの電圧によってトランジスタ71がオフ状態から
オン状態に変化する。この結果、トランジスタ68と71は
同時にオン状態にならならず、電圧Ｖ０の電圧源から電
圧Ｖ５の電圧源への貫通電流が生じなくなる。また、ト
ランジスタ86の導通抵抗が高いことに加えて、信号／Ｆ
Ｒの電圧の立ち下がり時間を遅くしてあるためにトラン
ジスタ86の導通抵抗は急激に下がらない。このため、ノ
ードＹの電圧は緩やかに立ち上がる。したがって、トラ
ンジスタ71はオン状態になっても、導通抵抗は急激に低
下しない。この結果、出力端子62から電圧Ｖ５（０Ｖ）
の電圧供給端子72に突入電流が流れ込みにくくなり、電
源電圧に生じるノイズが低減される。

【００２０】

【発明が解決しようとする課題】上記図８の電圧切換回
路では信号／ＦＲの電圧の立上がり／立ち下がり時間を
長くすること、およびトランジスタの導通抵抗を大きく
することで、電源電圧に生じるノイズ低減を行ってい
る。

【００２１】この信号／ＦＲの電圧の立上がり／立ち下
がり時間は前段回路の寄生容量と寄生抵抗により設定さ
れており、この寄生容量や寄生抵抗を含む回路定数は製
造プロセスによりばらつくために各電圧切換回路ごとに
ノイズ低減効果にばらつきが生じる。さらに、導通抵抗
の高いトランジスタはチャネル長を長くするために回路
面積が大きくなるという問題がある。

【００２２】また、上記のようにノイズ低減のために前
段回路を考慮しなければならず、電圧切換回路は複数個
が集積化されるために各前段回路ごとに寄生容量および
寄生抵抗が異なる。このため、各前段回路から出力され
る信号／ＦＲの電圧の立上がり／立ち下がり時間が異な
るので、各信号に合わせて電圧切換回路を構成するトラ
ンジスタの導通抵抗を決めるために設計が繁雑になって
いる。

【００２３】この発明は上記の事情を考慮して成された
ものであり、その目的は回路定数が製造プロセス上ばら
つてもノイズ低減効果への影響が少なく、さらに回路面
積が小さく、しかも設計が容易な電圧切換回路を提供す
ることである。

【００２４】

【課題を解決するための手段】この発明による電圧切換
回路はソースが第１の電源電圧に接続され、ドレインが
出力端子にに接続された第１導電型の第１のＭＯＳトラ
ンジスタと、ソース・ドレイン間が第１の入力信号の入
力端と上記第１のＭＯＳトランジスタのゲートとの間に
挿入され、ゲートに第２の入力信号が入力される第１導
電型の第２のＭＯＳトランジスタと、ソースに上記第１
のＭＯＳトランジスタを非導通状態にできる電圧が供給
され、ドレインが第１のＭＯＳトランジスタのゲートに
接続され、ゲートに上記第２の入力信号の反転信号が入
力される第１導電型の第３のＭＯＳトランジスタと、ソ
ースが第２の電源電圧に接続され、ドレインが上記出力
端子に接続された第２導電型の第４のＭＯＳトランジス
タと、

【００２５】ソース・ドレイン間が上記第１の入力信号
の反転信号の入力端と上記第４のＭＯＳトランジスタの
ゲートとの間に挿入され、ゲートに上記第２の入力信号
が入力される第２導電型の第５のＭＯＳトランジスタ
と、ソースに上記第４のＭＯＳトランジスタを非導通状
態にできる電圧が供給され、ドレインが第４のＭＯＳト
ランジスタのゲートに接続され、ゲートに上記第２の入
力信号の反転信号が入力される第２導電型の第６のＭＯ
Ｓトランジスタとを具備し、上記第２のＭＯＳトランジ
スタの導通抵抗は上記第６のＭＯＳトランジスタの導通
抵抗よりも高く設定してあり、上記第５のＭＯＳトラン
ジスタの導通抵抗は上記第３のＭＯＳトランジスタの導
通抵抗よりも高く設定してあることを特徴とする。

【００２６】

【作用】上記構成の電圧切換回路には次の２つの作用が
ある。

【００２７】まず、第２および第５のトランジスタの導
通抵抗が高く設定されていることで、第２または第５の
トランジスタが導通状態になった場合、第１または第４
のトランジスタのゲート容量のチャージあるいはディス
チャージ時間が長くなる。したがって、第１および第４
のトランジスタの導通抵抗は急激に低下しない。このた
め、出力端子に大きな突入電流が流れることを防げる。

【００２８】そして、第３および第６のトランジスタの
導通抵抗は低く設定されているため、第３または第６の
トランジスタが導通状態なった場合、第１または第４の
トランジスタが導通状態から非導通状態への変化は非導
通状態から導通状態に変化するよりも短時間で起こる。
したがって、第２の入力信号の電圧の変化に同期して第
１と第２のトランジスタの導通状態が変化する場合、ど
ちらかのトランジスタが非導通状態になった後に残りの
一方のトランジスタが導通状態になる。このため、第１
と第２のトランジスタは共にドレインを出力端子に接続
したＣＭＯＳインバータになっているが、第２の入力信
号の電圧変化時に貫通電流が流れることはない。

【００２９】

【実施例】以下図面を参照して、この発明を実施例によ
り説明する。

【００３０】図１はこの発明の一実施例に係る電圧切換
回路の回路図である。この実施例回路はＬＣＤパネルの
列電極用電圧切換回路を正電源プロセス用に設計したも
のである。図において、10と11は信号入力端子であり、
端子10にはデータ信号ＤＡＴＡが入力され、端子11には
フレーム信号ＦＲが入力される。12と13はインバータ回
路であり、インバータ回路12は入力側が入力端子10と接
続され、インバータ回路13は入力側が入力端子11と接続
されている。14はＰチャネルＭＯＳトランジスタであ
り、ソース・ドレイン間がノードａと端子10との間に挿
入され、ゲートは入力端子11に接続されている。15はＰ
チャネルＭＯＳトランジスタであり、ソースは電源電圧
ＶＤＤ（３０Ｖ）の供給端子16に接続され、ドレインは
ノードａに接続され、ゲートはインバータ回路13の出力
側に接続されている。17はＰチャネルＭＯＳトランジス
タであり、ソースは電圧Ｖ２（２４Ｖ）の供給端子18に
接続され、ドレインは電圧出力端子19に接続され、ゲー
トはノードａに接続されている。

【００３１】20はＮチャネルＭＯＳトランジスタであ
り、ソース・ドレイン間がノードｂと入力端子10との間
に挿入され、ゲートは入力端子11に接続されている。21
はＮチャネルＭＯＳトランジスタであり、ソースは電源
電圧ＶＳＳを供給する接地線に接続され、ドレインはノ
ードｂに接続され、ゲートはインバータ回路13の出力側
に接続されている。22はＮチャネルＭＯＳトランジスタ
であり、ソースは電圧Ｖ５（０Ｖ）の供給端子23に接続
され、ドレインは出力端子19に接続され、ゲートはノー
ドｂに接続されている。

【００３２】24はＮチャネルＭＯＳトランジスタであ
り、ソース・ドレイン間がノードｃとインバータ回路12
の出力側との間に挿入され、ゲートは入力端子11に接続
されている。25はＮチャネルＭＯＳトランジスタであ
り、ソースは接地線に接続され、ドレインはノードｃに
接続され、ゲートはインバータ回路13の出力側に接続さ
れている。26はＮチャネルＭＯＳトランジスタであり、
ソースは電圧Ｖ３（６Ｖ）の供給端子27に接続され、ド
レインは出力端子19に接続され、ゲートはノードｃに接
続されている。

【００３３】28はＰチャネルＭＯＳトランジスタであ
り、ソース・ドレイン間がノードｄとインバータ回路12
の出力側との間に挿入され、ゲートは入力端子11に接続
されている。29はＰチャネルＭＯＳトランジスタであ
り、ソースは電源電圧ＶＤＤの供給端子30に接続され、
ドレインはノードｄに接続され、ゲートはインバータ回
路13の出力側に接続されている。31はＰチャネルＭＯＳ
トランジスタであり、ソースは電圧Ｖ０（３０Ｖ）の供
給端子32に接続され、ドレインは出力端子19に接続さ
れ、ゲートはノードｄに接続されている。そして、上記
トランジスタ14、20、24、28の導通抵抗は上記トランジ
スタ15、21、25、29の導通抵抗よりも高く設定されてい
る。次に、上記構成でなる電圧切換回路のフレーム信号
の電圧変化に伴う動作を説明する。

【００３４】まず、データ信号ＤＡＴＡの電圧がＶＤＤ
であるときのフレーム信号ＦＲの電圧変化に伴う動作を
説明する。図２の動作波形図のように信号ＦＲの電圧が
ＶＤＤから電圧ＶＳＳに立ち下がると、ゲートに信号Ｆ
Ｒが入力されるトランジスタ14、20、24、28のうち、Ｐ
チャネル型の14と28はオフ状態からオン状態に変化し、
Ｎチャネル型の20と24はオン状態からオフ状態に変化す
る。また、信号ＦＲがインバータ回路13により反転され
た信号／ＦＲがゲートに入力されるトランジスタ15、2
1、25、29のうち、Ｐチャネル型の15と29はオン状態か
らオフ状態に変化し、Ｎチャネル型の21と25はオフ状態
からオン状態に変化する。

【００３５】すると、ＰチャネルＭＯＳトランジスタ17
はトランジスタ15がオン状態のとき、ゲートに端子16の
電圧ＶＤＤが加わりオフ状態になっているが、トランジ
スタ15がオフ状態になっても、トランジスタ14がオン状
態になるためにゲートには信号ＤＡＴＡの電圧ＶＤＤが
加わりオフ状態のままである。また、ＮチャネルＭＯＳ
トランジスタ22はトランジスタ20がオン状態のとき、ゲ
ートに信号ＤＡＴＡの電圧ＶＤＤが加わりオン状態にな
っているが、トランジスタ20がオフ状態になり、トラン
ジスタ21がオン状態になると、ゲートに接地線の電圧Ｖ
ＳＳが加わりオフ状態になる。また、ＮチャネルＭＯＳ
トランジスタ26はトランジスタ24がオン状態のとき、ゲ
ートにはインバータ回路12により信号ＤＡＴＡが反転さ
れた信号／ＤＡＴＡの電圧ＶＳＳが加わりオフ状態にな
っているが、トランジスタ24がオフ状態になっても、ト
ランジスタ25がオン状態になるためにゲートには接地線
の電圧ＶＳＳが加わりオフ状態のままである。また、Ｐ
チャネルＭＯＳトランジスタ31はトランジスタ29がオン
状態のとき、ゲートに端子30の電圧ＶＤＤが加わりオフ
状態になっているが、トランジスタ30がオフ状態にな
り、トランジスタ28がオン状態になるとゲートに信号／
ＤＡＴＡの電圧ＶＳＳが加わりオン状態になる。

【００３６】したがって、ドレインが出力端子19に接続
されたトランジスタのなかでオン状態になるのはトラン
ジスタ31だけなので、端子19にはトランジスタ31のソー
スに供給されている電圧Ｖ０（３０Ｖ）が現れる。とこ
ろで、トランジスタ22と31は共にドレインを端子19に接
続したＣＭＯＳインバータを構成しているため、同時に
オン状態になると電圧供給端子32から23に貫通電流が流
れる。しかし、トランジスタ21に比べてトランジスタ28
の導通抵抗を高く設定してあるので、トランジスタ22の
ゲート容量のディスチャージはトランジスタ31のゲート
容量のディスチャージよりも短時間で行われる。したが
って、ノードｂの電圧がノードｄの電圧よりも早く立ち
下がるため、トランジスタ22がオフ状態になってからト
ランジスタ31がオン状態になる。このため、トランジス
タ22と31は同時にオン状態にならないので、貫通電流は
流れない。また、トランジスタ28の導通抵抗は高く設定
されているために、トランジスタ31のゲート容量をディ
スチャージするのに時間がかかる。このため、トランジ
スタ31のゲート電圧（ノードｄの電圧）は急激に下がら
ないので、Ｐ型のトランジスタ31の導通抵抗は急激に低
下しない。したがって、電圧Ｖ０（３０Ｖ）の電圧源か
ら出力端子19に大きな突入電流が流れることはないため
に電圧Ｖ０に大きなノイズが発生するこはない。

【００３７】次に、信号ＦＲの電圧がＶＳＳからＶＤＤ
に立ち上がると、ゲートに信号ＦＲが入力されるトラン
ジスタ14、20、24、28のうち、Ｐチャネル型の14と28は
オン状態からオフ状態に変化し、Ｎチャネル型の20と24
はオフ状態からオン状態に変化する。また、信号／ＦＲ
がゲートに入力されるトランジスタ15、21、25、29のう
ち、Ｐチャネル型の15と29はオフ状態からオン状態に変
化し、Ｎチャネル型の21と25はオン状態からオフ状態に
変化する。

【００３８】すると、ＰチャネルＭＯＳトランジスタ17
はトランジスタ14がオン状態のとき、ゲートに信号ＤＡ
ＴＡの電圧ＶＤＤが加わりオフ状態になっているが、ト
ランジスタ14がオフ状態になっても、トランジスタ15が
オン状態になるためにゲートには端子16の電圧ＶＤＤが
加わりオフ状態のままである。また、ＮチャネルＭＯＳ
トランジスタ22はトランジスタ21がオン状態のとき、ゲ
ートに接地線の電圧ＶＳＳが加わりオフ状態になってい
るが、トランジスタ21がオフ状態になり、トランジスタ
20がオン状態になると、ゲートに信号ＤＡＴＡの電圧Ｖ
ＤＤが加わりオン状態になる。また、ＮチャネルＭＯＳ
トランジスタ26はトランジスタ25がオン状態のとき、ゲ
ートに接地線の電圧ＶＳＳが加わりオフ状態になってい
るが、トランジスタ25がオフ状態になり、トランジスタ
24がオン状態になると、ゲートには信号／ＤＡＴＡの電
圧ＶＳＳが加わりオフ状態のままである。また、Ｐチャ
ネルＭＯＳトランジスタ31はトランジスタ28がオン状態
のとき、ゲートに信号／ＤＡＴＡの電圧ＶＳＳが加わり
オン状態になっているが、トランジスタ28がオフ状態に
なり、トランジスタ29がオン状態になるとゲートに端子
30の電圧ＶＤＤが加わりオフ状態になる。

【００３９】したがって、ドレインが出力端子19に接続
されたトランジスタのなかでオン状態になるのはトラン
ジスタ22だけなので、端子19にはトランジスタ22のソー
スに供給されている電圧Ｖ５（０Ｖ）が現れる。ところ
で、上記トランジスタ20の導通抵抗はトランジスタ29よ
りも高く設定してあるので、トランジスタ22のゲート容
量のチャージはトランジスタ31のゲート容量のチャージ
よりも時間がかかる。したがって、ノードｄの電圧がノ
ードｂの電圧よりも早く立ち上がるため、トランジスタ
31がオフ状態になってからトランジスタ22がオン状態に
なる。このため、トランジスタ22と31はＣＭＯＳインバ
ータを構成しているが、２つのトランジスタは同時にオ
ン状態にならないので貫通電流は流れない。また、トラ
ンジスタ20の導通抵抗は高く設定されているために、ト
ランジスタ22のゲート容量をチャージするのに時間がか
かるので、トランジスタ22のゲート電圧（ノードｂの電
圧）は急激に上がらない。したがって、Ｎチャネルのト
ランジスタ22の導通抵抗は急激に低下しない。この結
果、予め電圧Ｖ０（３０Ｖ）でチャージされている出力
端子19に接続された回路の容量成分から電圧Ｖ５（０
Ｖ）の電圧源にディスチャージ電流が大きな突入電流と
なって流れ込むことはなく、電圧Ｖ５に大きなノイズが
発生することはない。

【００４０】次に、信号ＤＡＴＡの電圧がＶＳＳである
ときの信号ＦＲの電圧変化に伴う動作を説明する。図３
の動作波形図のように信号ＦＲの電圧がＶＤＤから電圧
ＶＳＳに立ち下がると、ゲートに信号ＦＲが入力される
トランジスタ14、20、24、28のうち、Ｐチャネル型の14
と28はオフ状態からオン状態に変化し、Ｎチャネル型の
20と24はオン状態からオフ状態に変化する。また、信号
ＦＲがインバータ回路13により反転された信号／ＦＲが
ゲートに入力されるトランジスタ15、21、25、29のう
ち、Ｐチャネル型の15と29はオン状態からオフ状態に変
化し、Ｎチャネル型の21と25はオフ状態からオン状態に
変化する。

【００４１】すると、ＰチャネルＭＯＳトランジスタ17
はトランジスタ15がオン状態のとき、ゲートに端子16の
電圧ＶＤＤが加わりオフ状態になっているが、トランジ
スタ15がオフ状態になり、トランジスタ14がオン状態に
なると、ゲートに信号ＤＡＴＡの電圧ＶＳＳが加わりオ
ン状態になる。また、ＮチャネルＭＯＳトランジスタ22
はトランジスタ20がオン状態のとき、ゲートに信号ＤＡ
ＴＡの電圧ＶＳＳが加わりオフ状態になっているが、ト
ランジスタ20がオフ状態になっても、トランジスタ21が
オン状態になるためにゲートには接地線の電圧ＶＳＳが
加わりオフ状態のままである。また、ＮチャネルＭＯＳ
トランジスタ26はトランジスタ24がオン状態のとき、ゲ
ートに信号／ＤＡＴＡの電圧ＶＤＤが加わりオン状態に
なっているが、トランジスタ24がオフ状態になり、トラ
ンジスタ25がオン状態になると、ゲートに電圧ＶＳＳが
加わりオフ状態になる。また、ＰチャネルＭＯＳトラン
ジスタ31はトランジスタ29がオン状態のとき、ゲートに
端子30の電圧ＶＤＤが加わりオフ状態になっているが、
トランジスタ29がオフ状態になっても、トランジスタ28
がオン状態になるために、ゲートには信号／ＤＡＴＡの
電圧ＶＤＤが加わりオフ状態のままである。

【００４２】したがって、ドレインが出力端子19に接続
されたトランジスタのなかでオン状態になるのはトラン
ジスタ17だけなので、端子19にはトランジスタ17のソー
スに供給されている電圧Ｖ２（２４Ｖ）が現れる。とこ
ろで、上記トランジスタ14の導通抵抗はトランジスタ25
よりも高く設定してあるので、トランジスタ17のゲート
容量のディスチャージよりもトランジスタ26のゲート容
量のディスチャージは短時間で行われる。したがって、
ノードｃの電圧がノードａの電圧よりも早く立ち下がる
ため、トランジスタ26がオフ状態になってからトランジ
スタ17がオン状態になる。このため、トランジスタ17と
26はＣＭＯＳインバータを構成しているが、２つのトラ
ンジスタは同時にオン状態にならないので貫通電流は流
れない。また、トランジスタ14の導通抵抗は高く設定さ
れているために、トランジスタ17のゲート容量をディス
チャージするのに時間がかかるので、トランジスタ17の
ゲート電圧（ノードａの電圧）は急激に低下しない。し
たがって、トランジスタ17の導通抵抗は急激に低下せ
ず、電圧Ｖ２（２４Ｖ）の電圧源から出力端子19に大き
な突入電流が流れることはないため、電圧Ｖ２に大きな
ノイズが発生することはない。

【００４３】次に、信号ＦＲの電圧がＶＳＳからＶＤＤ
に立ち上がると、ゲートに信号ＦＲが入力されるトラン
ジスタ14、20、24、28のうち、Ｐチャネル型の14と28は
オン状態からオフ状態に変化し、Ｎチャネル型の20と24
はオフ状態からオン状態に変化する。また、信号／ＦＲ
がゲートに入力されるトランジスタ15、21、25、29のう
ち、Ｐチャネル型の15と29はオフ状態からオン状態に変
化し、Ｎチャネル型の21と25はオン状態からオフ状態に
変化する。

【００４４】すると、ＰチャネルＭＯＳトランジスタ17
はトランジスタ14がオン状態のとき、ゲートに信号ＤＡ
ＴＡの電圧ＶＳＳが加わりオフ状態になっているが、ト
ランジスタ14がオフ状態になり、トランジスタ15がオン
状態になると、ゲートに端子16の電圧ＶＤＤが加わりオ
フ状態になる。また、ＮチャネルＭＯＳトランジスタ22
はトランジスタ21がオン状態のとき、ゲートに接地線の
電圧ＶＳＳが加わりオフ状態になっているが、トランジ
スタ21がオフ状態になっても、トランジスタ20がオン状
態になるためにゲートには信号ＤＡＴＡの電圧ＶＳＳが
加わりオフ状態のままである。また、ＮチャネルＭＯＳ
トランジスタ26はトランジスタ25がオン状態のとき、ゲ
ートに電圧ＶＳＳが加わりオフ状態になっているが、ト
ランジスタ25がオフ状態になり、トランジスタ24がオン
状態になると、ゲートには信号／ＤＡＴＡの電圧ＶＤＤ
が加わりオン状態になる。また、ＰチャネルＭＯＳトラ
ンジスタ31はトランジスタ28がオン状態のとき、ゲート
に信号／ＤＡＴＡの電圧ＶＤＤが加わりオフ状態になっ
ているが、トランジスタ28がオフ状態になり、トランジ
スタ29がオン状態になると、ゲートには端子30の電圧Ｖ
ＤＤが加わりオフ状態のままである。

【００４５】したがって、ドレインが出力端子19に接続
されたトランジスタのなかでオン状態になるのはトラン
ジスタ26だけなので、端子19にはトランジスタ26のソー
スに供給されている電圧Ｖ３（６Ｖ）が現れる。ところ
で、上記トランジスタ24の導通抵抗はトランジスタ15よ
りも高く設定してあるので、トランジスタ26のゲート容
量のチャージよりもトランジスタ17のゲート容量のチャ
ージは短時間で行われる。したがって、ノードａの電圧
がノードｃの電圧よりも早く立ち上がるため、トランジ
スタ17がオフ状態になってからトランジスタ26がオン状
態になる。このため、トランジスタ17と26はＣＭＯＳイ
ンバータを構成しているが、２つのトランジスタは同時
にオン状態にならないので貫通電流は流れない。また、
トランジスタ24の導通抵抗は高く設定されているため
に、トランジスタ26のゲート容量をチャージするのに時
間がかかるので、トランジスタ26のゲート電圧（ノード
ｃの電圧）は急激に上がらない。したがって、Ｎ型のト
ランジスタ26の導通抵抗は急激に低下しない。この結
果、予め電圧Ｖ２（２４Ｖ）でチャージされている出力
端子19に接続された回路の容量成分から電圧Ｖ３（６
Ｖ）の電圧源にディスチャージ電流が大きな突入電流と
なって流れ込むことはなく、電圧Ｖ３に大きなノイズが
発生することはない。

【００４６】この実施例の電圧切換回路は従来のように
フレーム信号の電圧の立上がり／立ち下がり時間を長く
しなくとも、電源電圧に生じるノイズを抑えることがで
きる。したがって、実施例回路ではフレーム信号の入力
端子に接続される前段回路の寄生容量や寄生抵抗を含む
回路定数が製造上ばらついても、上記ノイズの低減効果
への影響は少ない。また、実施例回路はＮＡＮＤやＮＯ
Ｒ回路を使っている従来の電圧切換回路よりも少ない素
子数で構成されているので、回路面積が小さくなってい
る。さらに、実施例回路は前段回路を考慮せずに電源電
圧のノイズ低減が可能になっているために、設計が容易
に行える。なお、上記実施例回路は正電源プロセス用に
設計したものであるが、この発明は負電源プロセス用の
電圧切換回路に実施できることはいうまでもない。

【００４７】

【発明の効果】以上説明したように、この発明によれば
回路定数が製造プロセス上ばらついてもノイズ低減効果
への影響が少なく、さらに回路面積が小さく、しかも設
計が容易な電圧切換回路を提供することができる。

【図面の簡単な説明】

【図１】この発明の一実施例に係る電圧切換回路の回路
図。

【図２】この発明の一実施例に係る電圧切換回路の動作
波形図。

【図３】この発明の一実施例に係る電圧切換回路の動作
波形図。

【図４】ＬＣＤパネルの断面図。

【図５】ＬＣＤパネルの行電極と列電極の平面図。

【図６】従来の電圧切換回路の回路図。

【図７】従来の電圧切換回路の動作波形図。

【図８】従来の電圧切換回路の回路図。

【図９】従来の電圧切換回路の動作波形図。

【符号の説明】

10，11…信号入力端子、12，13…インバータ回路、14，
15，17，28，29，31…ＰチャネルＭＯＳトランジスタ、
20，21，22，24，25，26…ＮチャネルＭＯＳトランジス
タ、16，18，23，27，30，32…電圧供給端子、19…電圧
出力端子。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ソースが第１の電源電圧に接続され、ド
   レインが出力端子にに接続された第１導電型の第１のＭ
   ＯＳトランジスタと、 ソース・ドレイン間が第１の入力信号の入力端と上記第
   １のＭＯＳトランジスタのゲートとの間に挿入され、ゲ
   ートに第２の入力信号が入力される第１導電型の第２の
   ＭＯＳトランジスタと、 ソースに上記第１のＭＯＳトランジスタを非導通状態に
   できる電圧が供給され、ドレインが第１のＭＯＳトラン
   ジスタのゲートに接続され、ゲートに上記第２の入力信
   号の反転信号が入力される第１導電型の第３のＭＯＳト
   ランジスタと、 ソースが第２の電源電圧に接続され、ドレインが上記出
   力端子に接続された第２導電型の第４のＭＯＳトランジ
   スタと、 ソース・ドレイン間が上記第１の入力信号の反転信号の
   入力端と上記第４のＭＯＳトランジスタのゲートとの間
   に挿入され、ゲートに上記第２の入力信号が入力される
   第２導電型の第５のＭＯＳトランジスタと、 ソースに上記第４のＭＯＳトランジスタを非導通状態に
   できる電圧が供給され、ドレインが第４のＭＯＳトラン
   ジスタのゲートに接続され、ゲートに上記第２の入力信
   号の反転信号が入力される第２導電型の第６のＭＯＳト
   ランジスタとを具備し、上記第２のＭＯＳトランジスタ
   の導通抵抗は上記第３のＭＯＳトランジスタの導通抵抗
   よりも高く設定してあり、上記第５のＭＯＳトランジス
   タの導通抵抗は上記第６のＭＯＳトランジスタの導通抵
   抗よりも高く設定してあることを特徴とする電圧切換回
   路。