JPH05328246A - ２画面表示テレビ受信機 - Google Patents
２画面表示テレビ受信機Info
- Publication number
- JPH05328246A JPH05328246A JP4128675A JP12867592A JPH05328246A JP H05328246 A JPH05328246 A JP H05328246A JP 4128675 A JP4128675 A JP 4128675A JP 12867592 A JP12867592 A JP 12867592A JP H05328246 A JPH05328246 A JP H05328246A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- screen
- field memory
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 縦横比16対９のハイビジョンディスプレイの
画面上に縦横比４対３のＮＴＳＣ方式の２つの映像信号
を同一面積且つ段違いに配置して表示する。 【構成】 第１の映像信号１と第２の映像信号２の各デ
ータを縮小画面処理部７、８で１／２にして画面サイズ
を１／２に縮小し、第１及び第２のフィールドメモリ1
1、12に書き込む。更に、各映像信号に対応したオンス
クリーンデータを第３および第４のフィールドメモリ1
7、18に書き込む。各フィールドメモリからの読み出し
は、映像信号の一方を基準にし、それに同期するように
他方の映像及びオンスクリーンデータを読み出す。又、
この読み出しと同期して切換回路19を切り換える。メモ
リコントローラ22は該各フィールドメモリの書き込みと
読み出し及び該切換回路19の切換制御をする。切換回路
19の出力は、正常な縦横比の映像にするため走査線変換
部23で走査線変換する。この後にアナログ信号へ戻す。
画面上に縦横比４対３のＮＴＳＣ方式の２つの映像信号
を同一面積且つ段違いに配置して表示する。 【構成】 第１の映像信号１と第２の映像信号２の各デ
ータを縮小画面処理部７、８で１／２にして画面サイズ
を１／２に縮小し、第１及び第２のフィールドメモリ1
1、12に書き込む。更に、各映像信号に対応したオンス
クリーンデータを第３および第４のフィールドメモリ1
7、18に書き込む。各フィールドメモリからの読み出し
は、映像信号の一方を基準にし、それに同期するように
他方の映像及びオンスクリーンデータを読み出す。又、
この読み出しと同期して切換回路19を切り換える。メモ
リコントローラ22は該各フィールドメモリの書き込みと
読み出し及び該切換回路19の切換制御をする。切換回路
19の出力は、正常な縦横比の映像にするため走査線変換
部23で走査線変換する。この後にアナログ信号へ戻す。
Description
【０００１】
【産業上の利用分野】本発明は、縦横比16対９のハイビ
ジョンディスプレイ等の画面上に縦横比４対３のＮＴＳ
Ｃ方式の２つの映像信号を同一面積且つ段違いに配置し
て表示するとともに画面上の空き部分にはそれぞれの映
像信号に関連した受信チャンネル等の情報をオンスクリ
ーン表示するようにした２画面表示テレビ受信機に関す
る。
ジョンディスプレイ等の画面上に縦横比４対３のＮＴＳ
Ｃ方式の２つの映像信号を同一面積且つ段違いに配置し
て表示するとともに画面上の空き部分にはそれぞれの映
像信号に関連した受信チャンネル等の情報をオンスクリ
ーン表示するようにした２画面表示テレビ受信機に関す
る。
【０００２】
【従来の技術】従来、同一方式の映像信号を親画面と子
画面として表示する、いわゆるピクチャ・イン・ピクチ
ャは多くのテレビ受信機で実施されている。
画面として表示する、いわゆるピクチャ・イン・ピクチ
ャは多くのテレビ受信機で実施されている。
【０００３】
【発明が解決しようとする課題】本発明は、ＮＴＳＣ方
式の２画面を縦横比16対９のハイビジョンディスプレイ
の画面上に同一サイズ且つ段違いに配置して表示する一
方、受信チャンネル等をオンスクリーン表示するように
した２画面表示テレビ受信機を提供することを目的とす
る。
式の２画面を縦横比16対９のハイビジョンディスプレイ
の画面上に同一サイズ且つ段違いに配置して表示する一
方、受信チャンネル等をオンスクリーン表示するように
した２画面表示テレビ受信機を提供することを目的とす
る。
【０００４】
【課題を解決するための手段】本発明は、縦横比が４対
３のＮＴＳＣ方式の第１の映像信号と第２の映像信号で
あって、アナログの該第１の映像信号をディジタル信号
に変換する第１のＡ／Ｄ変換回路と、該第１のＡ／Ｄ変
換回路よりのデータを水平および垂直とも１／２に縮小
する手段と、該縮小したデータを記憶する第１のフィー
ルドメモリと、アナログの該第２の映像信号をディジタ
ル信号に変換する第２のＡ／Ｄ変換回路と、該第２のＡ
／Ｄ変換回路よりのデータを水平および垂直とも１／２
に縮する手段と、該縮小したデータを記憶する第２のフ
ィールドメモリと、該第１の映像信号と対応したオンス
クリーン表示信号を記憶する第３のフィールドメモリ
と、該第２の映像信号と対応したオンスクリーン表示信
号を記憶する第４のフィールドメモリと、上記各フィー
ルドメモリよりの信号をメモリコントローラの制御より
の切換信号に基づいて切り換わる切換回路と、該第１の
フィールドメモリと該第２のフィールドメモリそれぞれ
への映像信号の書き込み制御と、該第３のフィールドメ
モリと該第４のフィールドメモリそれぞれへのオンスク
リーン表示データの書き込み制御と、第１の映像または
第２の映像のいずれか一方の同期を基準として他方の映
像とオンスクリーン表示信号それぞれを該一方の映像に
同期するように読み出す制御と、該読み出し制御とタイ
ミングを合わせた切換回路の切換制御とをなすメモリコ
ントローラと、該切換回路よりの信号を走査線変換する
手段と、走査線変換したディジタルの信号をアナログ信
号に変換するＤ／Ａ変換回路とを具備し、縦横比が16対
９の画面上に該第１の映像信号と該第２の映像信号とを
同一面積且つ段違いに配置して表示するとともに画面上
の空き部分にそれぞれの映像信号に対応した情報をオン
スクリーン表示するようにした２画面表示テレビ受信機
を提供するものである。
３のＮＴＳＣ方式の第１の映像信号と第２の映像信号で
あって、アナログの該第１の映像信号をディジタル信号
に変換する第１のＡ／Ｄ変換回路と、該第１のＡ／Ｄ変
換回路よりのデータを水平および垂直とも１／２に縮小
する手段と、該縮小したデータを記憶する第１のフィー
ルドメモリと、アナログの該第２の映像信号をディジタ
ル信号に変換する第２のＡ／Ｄ変換回路と、該第２のＡ
／Ｄ変換回路よりのデータを水平および垂直とも１／２
に縮する手段と、該縮小したデータを記憶する第２のフ
ィールドメモリと、該第１の映像信号と対応したオンス
クリーン表示信号を記憶する第３のフィールドメモリ
と、該第２の映像信号と対応したオンスクリーン表示信
号を記憶する第４のフィールドメモリと、上記各フィー
ルドメモリよりの信号をメモリコントローラの制御より
の切換信号に基づいて切り換わる切換回路と、該第１の
フィールドメモリと該第２のフィールドメモリそれぞれ
への映像信号の書き込み制御と、該第３のフィールドメ
モリと該第４のフィールドメモリそれぞれへのオンスク
リーン表示データの書き込み制御と、第１の映像または
第２の映像のいずれか一方の同期を基準として他方の映
像とオンスクリーン表示信号それぞれを該一方の映像に
同期するように読み出す制御と、該読み出し制御とタイ
ミングを合わせた切換回路の切換制御とをなすメモリコ
ントローラと、該切換回路よりの信号を走査線変換する
手段と、走査線変換したディジタルの信号をアナログ信
号に変換するＤ／Ａ変換回路とを具備し、縦横比が16対
９の画面上に該第１の映像信号と該第２の映像信号とを
同一面積且つ段違いに配置して表示するとともに画面上
の空き部分にそれぞれの映像信号に対応した情報をオン
スクリーン表示するようにした２画面表示テレビ受信機
を提供するものである。
【０００５】
【作用】ディジタル信号に変換した第１の映像信号と第
２の映像信号それぞれのデータを１／２にしてサイズ
（水平、垂直）を１／２に縮小する。縮小したデータは
第１および第２のフィールドメモリそれぞれに書き込
む。さらに、各映像信号に対応した受信チャンネル等の
オンスクリーンデータを第３および第４のフィールドメ
モリに書き込む。各フィールドメモリから読み出す際の
同期合わせは、映像信号の一方を基準にし、その信号に
同期するように他方の映像およびオンスクリーン表示デ
ータを読み出す。そして、この読み出しと同期して切換
回路を切り換える。メモリコントローラは該各フィール
ドメモリの書き込みと読み出し制御および該切換回路の
切換制御をする。切換回路の出力は、正常な縦横比の映
像にするため走査線変換する。この後にアナログ信号へ
戻す。
２の映像信号それぞれのデータを１／２にしてサイズ
（水平、垂直）を１／２に縮小する。縮小したデータは
第１および第２のフィールドメモリそれぞれに書き込
む。さらに、各映像信号に対応した受信チャンネル等の
オンスクリーンデータを第３および第４のフィールドメ
モリに書き込む。各フィールドメモリから読み出す際の
同期合わせは、映像信号の一方を基準にし、その信号に
同期するように他方の映像およびオンスクリーン表示デ
ータを読み出す。そして、この読み出しと同期して切換
回路を切り換える。メモリコントローラは該各フィール
ドメモリの書き込みと読み出し制御および該切換回路の
切換制御をする。切換回路の出力は、正常な縦横比の映
像にするため走査線変換する。この後にアナログ信号へ
戻す。
【０００６】
【実施例】以下、図面に基づいて本発明による２画面表
示テレビ受信機を説明する。図１は本発明による２画面
表示テレビ受信機の一実施例を示す要部ブロック図であ
る。図において、１はアナログの第１の映像信号、２は
第２の映像信号、３と４はアナログ信号をディジタル信
号に変換する第１のＡ／Ｄ変換回路と第２のＡ／Ｄ変換
回路、５と６は第１のディジタル映像信号と第２のディ
ジタル映像信号、７と８は第１のディジタル映像信号５
と第２のディジタル映像信号６それぞれの水平および垂
直データを１／２に縮小する第１の縮小画面処理部と第
２の縮小画面処理部、９と10は第１の縮小映像信号と第
２の縮小映像信号、11と12は第１の縮小映像信号９と第
２の縮小映像信号10それぞれを記憶する第１のフィール
ドメモリと第２のフィールドメモリ、13と14は第１の映
像および第２の映像それぞれに対応したオンスクリーン
表示信号を発生する第１の文字発生器と第２の文字発生
器、15と16は各文字発生器よりのオンスクリーン表示信
号をディジタル信号に変換する第３のＡ／Ｄ変換回路と
第４のＡ／Ｄ変換回路、17と18はオンスクリーン表示信
号を記憶する第３のフィールドメモリと第４のフィール
ドメモリ、19は各フィールドメモリそれぞれから読み出
した信号を切り換える切換回路、20は第１の映像信号１
に対応する水平および垂直の同期信号、21は第２の映像
信号２に対応する水平および垂直の同期信号、22は各フ
ィールドメモリの書き込みと読み出しおよび切換回路19
の切り換え制御をするメモリコントローラ、23は走査線
変換部、24はＤ／Ａ変換回路、25は映像出力信号、26は
切換信号である。
示テレビ受信機を説明する。図１は本発明による２画面
表示テレビ受信機の一実施例を示す要部ブロック図であ
る。図において、１はアナログの第１の映像信号、２は
第２の映像信号、３と４はアナログ信号をディジタル信
号に変換する第１のＡ／Ｄ変換回路と第２のＡ／Ｄ変換
回路、５と６は第１のディジタル映像信号と第２のディ
ジタル映像信号、７と８は第１のディジタル映像信号５
と第２のディジタル映像信号６それぞれの水平および垂
直データを１／２に縮小する第１の縮小画面処理部と第
２の縮小画面処理部、９と10は第１の縮小映像信号と第
２の縮小映像信号、11と12は第１の縮小映像信号９と第
２の縮小映像信号10それぞれを記憶する第１のフィール
ドメモリと第２のフィールドメモリ、13と14は第１の映
像および第２の映像それぞれに対応したオンスクリーン
表示信号を発生する第１の文字発生器と第２の文字発生
器、15と16は各文字発生器よりのオンスクリーン表示信
号をディジタル信号に変換する第３のＡ／Ｄ変換回路と
第４のＡ／Ｄ変換回路、17と18はオンスクリーン表示信
号を記憶する第３のフィールドメモリと第４のフィール
ドメモリ、19は各フィールドメモリそれぞれから読み出
した信号を切り換える切換回路、20は第１の映像信号１
に対応する水平および垂直の同期信号、21は第２の映像
信号２に対応する水平および垂直の同期信号、22は各フ
ィールドメモリの書き込みと読み出しおよび切換回路19
の切り換え制御をするメモリコントローラ、23は走査線
変換部、24はＤ／Ａ変換回路、25は映像出力信号、26は
切換信号である。
【０００７】次に、本発明の動作について説明する。第
１の映像信号１および第２の映像信号２は同期信号は含
まれていない且つノンインターレースの信号とする。こ
れら各映像信号は第１のＡ／Ｄ変換回路３と第２のＡ／
Ｄ変換回路４とで第１のディジタル映像信号５と第２の
ディジタル映像信号６に変換され、第１の縮小画面処理
部７と第２の縮小画面処理部８とへ入力する。第１の縮
小画面処理部７と第２の縮小画面処理部８で、第１のデ
ィジタル映像信号５と第２のディジタル映像信号６のデ
ータを１／２に縮小するが、その理由は、最終的に同サ
イズの画像を２画面表示するからである。そして、その
方法として、垂直方向については走査線１本ごとに間引
き、水平方向については画素を１つおきに間引く。これ
らデータは各縮小画面処理部でデータ補間してもよい。
このようにして縮小された第１の縮小映像信号９と第２
の縮小映像信号10はメモリコントローラ22の制御により
第１のフィールドメモリ11と第２のフィールドメモリ12
それぞれへ書き込まれる。ここで、１フィールドが画面
１コマである。一方、各映像信号に対応して設けた第１
の文字発生器13および第２の文字発生器14よりそれぞれ
の映像信号に対応する受信チャンネル等のオンスクリー
ン信号が出力されているので、これを第３のＡ／Ｄ変換
回路14および第４のＡ／Ｄ変換回路16でディジタル信号
にして第３のフィールドメモリ17および第４のフィール
ドメモリ18に書き込む。
１の映像信号１および第２の映像信号２は同期信号は含
まれていない且つノンインターレースの信号とする。こ
れら各映像信号は第１のＡ／Ｄ変換回路３と第２のＡ／
Ｄ変換回路４とで第１のディジタル映像信号５と第２の
ディジタル映像信号６に変換され、第１の縮小画面処理
部７と第２の縮小画面処理部８とへ入力する。第１の縮
小画面処理部７と第２の縮小画面処理部８で、第１のデ
ィジタル映像信号５と第２のディジタル映像信号６のデ
ータを１／２に縮小するが、その理由は、最終的に同サ
イズの画像を２画面表示するからである。そして、その
方法として、垂直方向については走査線１本ごとに間引
き、水平方向については画素を１つおきに間引く。これ
らデータは各縮小画面処理部でデータ補間してもよい。
このようにして縮小された第１の縮小映像信号９と第２
の縮小映像信号10はメモリコントローラ22の制御により
第１のフィールドメモリ11と第２のフィールドメモリ12
それぞれへ書き込まれる。ここで、１フィールドが画面
１コマである。一方、各映像信号に対応して設けた第１
の文字発生器13および第２の文字発生器14よりそれぞれ
の映像信号に対応する受信チャンネル等のオンスクリー
ン信号が出力されているので、これを第３のＡ／Ｄ変換
回路14および第４のＡ／Ｄ変換回路16でディジタル信号
にして第３のフィールドメモリ17および第４のフィール
ドメモリ18に書き込む。
【０００８】各フィールドメモリに書き込まれた信号
は、メモリコントローラ22により順次読み出すが、その
際、一方の映像の同期（水平／垂直）（例えば、第１の
映像）を基準にして他方の映像やオンスクリーン信号を
同期させるように読み出す。このようにして読み出され
た信号は切換回路19へ入る。該切換回路19は映像および
オンスクリーン表示が図２に示すような配置になるよに
切り換わる。図２（Ａ）および（Ｂ）では、それぞれの
映像部分の上又は下をそれそれの映像に対応するオンス
クリーン表示としたが、左右と対応させることも可能で
ある。切り換えタイミングをそのようにすればよいから
である。第１および第２の映像の大きさはそれぞれ同一
としているので切換タイミングは各走査線の１／２走査
点である。つまり、１／２走査ごとに、映像またはオン
スクリーン信号に切り換わる。この切り換えタイミング
を定めるものがメモリコントローラ22より出力する切換
信号26である。そして、この切換信号26は第１の同期信
号と第２の同期信号とを基準にして作られる。
は、メモリコントローラ22により順次読み出すが、その
際、一方の映像の同期（水平／垂直）（例えば、第１の
映像）を基準にして他方の映像やオンスクリーン信号を
同期させるように読み出す。このようにして読み出され
た信号は切換回路19へ入る。該切換回路19は映像および
オンスクリーン表示が図２に示すような配置になるよに
切り換わる。図２（Ａ）および（Ｂ）では、それぞれの
映像部分の上又は下をそれそれの映像に対応するオンス
クリーン表示としたが、左右と対応させることも可能で
ある。切り換えタイミングをそのようにすればよいから
である。第１および第２の映像の大きさはそれぞれ同一
としているので切換タイミングは各走査線の１／２走査
点である。つまり、１／２走査ごとに、映像またはオン
スクリーン信号に切り換わる。この切り換えタイミング
を定めるものがメモリコントローラ22より出力する切換
信号26である。そして、この切換信号26は第１の同期信
号と第２の同期信号とを基準にして作られる。
【０００９】以上のように、一方の映像の同期を基準に
して他方の映像やオンスクリーン信号を同期させて読み
出し、さらに走査の前半後半で切り換えることにより相
互に同期した１つの映像信号が成立する。しかし、この
信号を縦横比16対９のディスプレイ上に横一杯に映出す
ると水平方向に伸びた映像（横長の映像）になってしま
う。縦横比４対３の原信号を16対９の比率で水平垂直走
査した場合、垂直方向を合わせても水平方向は原信号の
４／３倍に引き伸ばされるからである。従って、正しい
縦横比の映像（即ち、円を真の円）とするには、垂直方
向を４／３倍引き伸ばす修正が必要となる。そのために
走査線数を４／３倍に増加する。この修正をするのが走
査線変換部23である。以下に走査線変換につき図２およ
び図３に基づき説明する。
して他方の映像やオンスクリーン信号を同期させて読み
出し、さらに走査の前半後半で切り換えることにより相
互に同期した１つの映像信号が成立する。しかし、この
信号を縦横比16対９のディスプレイ上に横一杯に映出す
ると水平方向に伸びた映像（横長の映像）になってしま
う。縦横比４対３の原信号を16対９の比率で水平垂直走
査した場合、垂直方向を合わせても水平方向は原信号の
４／３倍に引き伸ばされるからである。従って、正しい
縦横比の映像（即ち、円を真の円）とするには、垂直方
向を４／３倍引き伸ばす修正が必要となる。そのために
走査線数を４／３倍に増加する。この修正をするのが走
査線変換部23である。以下に走査線変換につき図２およ
び図３に基づき説明する。
【００１０】走査線３本に対して４本にするため垂直方
向において、次のような補間を行う。図２（イ）に示す
ようにＡ（ｎ）、Ｂ（ｎ）、Ｃ（ｎ）という３つのデー
タ列からＥ（ｎ）、Ｆ（ｎ）、Ｇ（ｎ）、Ｈ（ｎ）の４
つのデータ列をつくる。それぞれの関係は各々以下のよ
うになる。 Ｅ（ｎ）← Ａ（ｎ） Ｆ（ｎ）←（１／４）Ａ（ｎ）＋（３／４）Ｂ（ｎ） Ｇ（ｎ）←（１／２）Ｂ（ｎ）＋（１／２）Ｃ（ｎ） Ｈ（ｎ）←（３／４）Ｃ（ｎ）＋（１／４）Ａ（ｎ＋
１） 尚、上式の係数は自然画になるように選ぶ任意乗数であ
る。実際に３本から４本へ走査線を増やすということは
時間的に無理がある。そこでフィールドメモリを用いて
映像の垂直期間の４分の３について走査線３ラインごと
に１ライン無信号期間を挿入する。フィールドメモリに
書き込みをおこない、読み出しの際に図２（ロ）のよう
に、３ライン読み出したら次の１ラインをディセーブル
（読み出し禁止）することで無信号期間をつくる。よっ
て図２（ハ）のような処理となる。
向において、次のような補間を行う。図２（イ）に示す
ようにＡ（ｎ）、Ｂ（ｎ）、Ｃ（ｎ）という３つのデー
タ列からＥ（ｎ）、Ｆ（ｎ）、Ｇ（ｎ）、Ｈ（ｎ）の４
つのデータ列をつくる。それぞれの関係は各々以下のよ
うになる。 Ｅ（ｎ）← Ａ（ｎ） Ｆ（ｎ）←（１／４）Ａ（ｎ）＋（３／４）Ｂ（ｎ） Ｇ（ｎ）←（１／２）Ｂ（ｎ）＋（１／２）Ｃ（ｎ） Ｈ（ｎ）←（３／４）Ｃ（ｎ）＋（１／４）Ａ（ｎ＋
１） 尚、上式の係数は自然画になるように選ぶ任意乗数であ
る。実際に３本から４本へ走査線を増やすということは
時間的に無理がある。そこでフィールドメモリを用いて
映像の垂直期間の４分の３について走査線３ラインごと
に１ライン無信号期間を挿入する。フィールドメモリに
書き込みをおこない、読み出しの際に図２（ロ）のよう
に、３ライン読み出したら次の１ラインをディセーブル
（読み出し禁止）することで無信号期間をつくる。よっ
て図２（ハ）のような処理となる。
【００１１】図３が上記走査線変換の回路構成例であ
る。切換回路19よりの映像信号は各々フィールドメモリ
31とFIFOメモリ32で表示部分の垂直方向のひろげとモニ
タへの表示位置合わせをおこない、２個のラインメモリ
（33、34）と乗算器（35〜40）、加算器（41〜43）によ
り補間をする。出力信号はセレクタ44でＥ（ｎ）、Ｆ
（ｎ）、Ｇ（ｎ）、Ｈ（ｎ）を１ラインごとに順次切り
換える。上記走査線変換により横長の画像が正常な縦横
比の画像になる。走査線変換された信号はＤ／Ａ変換回
路24でアナログ信号に戻され、2 画面の映像出力信号25
が完成する。かかる映像信号の映出例を図４（Ａ）およ
び（Ｂ）に示す。尚、図中の斜線部分がオンスクリーン
表示部分である。但し、斜線自体は映出するものではな
い。
る。切換回路19よりの映像信号は各々フィールドメモリ
31とFIFOメモリ32で表示部分の垂直方向のひろげとモニ
タへの表示位置合わせをおこない、２個のラインメモリ
（33、34）と乗算器（35〜40）、加算器（41〜43）によ
り補間をする。出力信号はセレクタ44でＥ（ｎ）、Ｆ
（ｎ）、Ｇ（ｎ）、Ｈ（ｎ）を１ラインごとに順次切り
換える。上記走査線変換により横長の画像が正常な縦横
比の画像になる。走査線変換された信号はＤ／Ａ変換回
路24でアナログ信号に戻され、2 画面の映像出力信号25
が完成する。かかる映像信号の映出例を図４（Ａ）およ
び（Ｂ）に示す。尚、図中の斜線部分がオンスクリーン
表示部分である。但し、斜線自体は映出するものではな
い。
【００１２】
【発明の効果】以上説明したように本発明によれば、縦
横比16対９というハイビジョンの横長画面の特徴を生か
して縦横比４対３のＮＴＳＣ方式の２画面の映像を同じ
大きさで且つ段違いに表示するとともにチャンネル等の
オンスクリーン表示をもするので、従来の大小画面から
なる親子画面とは異なった特徴となる機能を得ることが
できる。
横比16対９というハイビジョンの横長画面の特徴を生か
して縦横比４対３のＮＴＳＣ方式の２画面の映像を同じ
大きさで且つ段違いに表示するとともにチャンネル等の
オンスクリーン表示をもするので、従来の大小画面から
なる親子画面とは異なった特徴となる機能を得ることが
できる。
【図１】本発明による２画面表示テレビ受信機の一実施
例を示す要部ブロック図である。
例を示す要部ブロック図である。
【図２】走査線変換の説明図である（イ、ロ、ハ）。
【図３】走査線変換の一実施例を示す要部ブロック図で
ある。
ある。
【図４】２画面表示およびオンスクリーン表示の映出図
である。
である。
１ 第１の映像信号 ２ 第２の映像信号 ３ 第１のＡ／Ｄ変換回路 ４ 第２のＡ／Ｄ変換回路 ７ 第１の縮小画面処理部 ８ 第２の縮小画面処理部 11 第１のフィールドメモリ 12 第２のフィールドメモリ 13 第１の文字発生器 14 第２の文字発生器 15 第３のＡ／Ｄ変換回路 16 第４のＡ／Ｄ変換回路 17 第３のフィールドメモリ 18 第４のフィールドメモリ 19 切換回路 22 メモリコントローラ 23 走査線変換部 31 フィールドメモリ 32 FIFOメモリ 33 ラインメモリ 34 ラインメモリ 35 乗算器（以下40まで） 41 加算器（以下43まで） 44 セレクタ
Claims (1)
- 【請求項１】 縦横比が４対３のＮＴＳＣ方式の第１の
映像信号と第２の映像信号であって、アナログの該第１
の映像信号をディジタル信号に変換する第１のＡ／Ｄ変
換回路と、該第１のＡ／Ｄ変換回路よりのデータを水平
および垂直とも１／２に縮小する手段と、該縮小したデ
ータを記憶する第１のフィールドメモリと、アナログの
該第２の映像信号をディジタル信号に変換する第２のＡ
／Ｄ変換回路と、該第２のＡ／Ｄ変換回路よりのデータ
を水平および垂直とも１／２に縮する手段と、該縮小し
たデータを記憶する第２のフィールドメモリと、該第１
の映像信号と対応したオンスクリーン表示信号を記憶す
る第３のフィールドメモリと、該第２の映像信号と対応
したオンスクリーン表示信号を記憶する第４のフィール
ドメモリと、上記各フィールドメモリよりの信号をメモ
リコントローラの制御よりの切換信号に基づいて切り換
わる切換回路と、該第１のフィールドメモリと該第２の
フィールドメモリそれぞれへの映像信号の書き込み制御
と、該第３のフィールドメモリと該第４のフィールドメ
モリそれぞれへのオンスクリーン表示データの書き込み
制御と、第１の映像または第２の映像のいずれか一方の
同期を基準として他方の映像とオンスクリーン表示信号
それぞれを該一方の映像に同期するように読み出す制御
と、該読み出し制御とタイミングを合わせた切換回路の
切換制御とをなすメモリコントローラと、該切換回路よ
りの信号を走査線変換する手段と、走査線変換したディ
ジタルの信号をアナログ信号に変換するＤ／Ａ変換回路
とを具備し、縦横比が16対９の画面上に該第１の映像信
号と該第２の映像信号とを同一面積且つ段違いに配置し
て表示するとともに画面上の空き部分にそれぞれの映像
信号に対応した情報をオンスクリーン表示するようにし
たことを特徴とする２画面表示テレビ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4128675A JPH05328246A (ja) | 1992-05-21 | 1992-05-21 | ２画面表示テレビ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4128675A JPH05328246A (ja) | 1992-05-21 | 1992-05-21 | ２画面表示テレビ受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05328246A true JPH05328246A (ja) | 1993-12-10 |
Family
ID=14990669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4128675A Pending JPH05328246A (ja) | 1992-05-21 | 1992-05-21 | ２画面表示テレビ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05328246A (ja) |
-
1992
- 1992-05-21 JP JP4128675A patent/JPH05328246A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255907B1 (ko) | 영상신호 변환장치와 텔레비젼신호처리장치 | |
| JP4646446B2 (ja) | 映像信号処理装置 | |
| JPH04365278A (ja) | 多画面表示回路 | |
| US5953075A (en) | Video signal processing apparatus with means for magnifying and processing a picture image correspondingly to video signals | |
| JP2914140B2 (ja) | テレビジョン受像装置 | |
| US5726715A (en) | Method and apparatus for displaying two video pictures simultaneously | |
| US5029326A (en) | Picture display system | |
| JP3237783B2 (ja) | ２画面表示テレビ受信機 | |
| JP2000221952A (ja) | 画像表示装置 | |
| JP2001218128A (ja) | マルチ画面合成装置 | |
| JPH04348389A (ja) | 表示パターン制御装置 | |
| JP2669546B2 (ja) | テレビジョン受像機 | |
| JPH05328246A (ja) | ２画面表示テレビ受信機 | |
| JP3290677B2 (ja) | 多画面テレビジョン受像機 | |
| JP2915171B2 (ja) | ワイド画面テレビジョン受信機 | |
| JPS63200681A (ja) | 高品位テレビジヨン受信装置 | |
| JP3712287B2 (ja) | ビデオ画像表示方式 | |
| JPH05300446A (ja) | 親子画面表示回路 | |
| JPH05219456A (ja) | ２画面表示テレビ受信機 | |
| JPH0683419B2 (ja) | テレビジョン信号受信装置 | |
| JPH05328245A (ja) | ２画面表示テレビ受信機 | |
| JPH0793738B2 (ja) | 映像信号の方式変換装置 | |
| JPH0121676B2 (ja) | ||
| JPS60192479A (ja) | テレビジヨン信号受信装置 | |
| JP2749032B2 (ja) | テレビジョン受信機 |