JPH05326702A - Manufacture of silicon-glass junction member - Google Patents

Manufacture of silicon-glass junction member

Info

Publication number
JPH05326702A
JPH05326702A JP12214092A JP12214092A JPH05326702A JP H05326702 A JPH05326702 A JP H05326702A JP 12214092 A JP12214092 A JP 12214092A JP 12214092 A JP12214092 A JP 12214092A JP H05326702 A JPH05326702 A JP H05326702A
Authority
JP
Japan
Prior art keywords
silicon
hole
glass
cutting
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12214092A
Other languages
Japanese (ja)
Inventor
Yoshio Maeda
佳男 前田
Sadatsugu Miura
禎次 三浦
Yasuto Nose
保人 野瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP12214092A priority Critical patent/JPH05326702A/en
Publication of JPH05326702A publication Critical patent/JPH05326702A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Products (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Dicing (AREA)

Abstract

PURPOSE:To obtain the optimum manufacturing method for surface mounting by a method wherein a cavity and a through hole are formed in advance on the cutting line on one main surface of silicon, and an insulating film is formed on the side wall of the through hole. CONSTITUTION:Using a photomask, having a V-groove 10 and a through hole 3 pattern independently arranged on the external shape line of one main surface of a silicon wafer 1 of <100> crystal orientation having a thermal oxide film, exposing and developing operations are conducted, and the SiO2 film on the respective part is removed, and silicon is etched. A rectangular cavity 11 is formed on another surface, and after the whole surface has been thermally oxidized and washed, a Cr/Au multilayer film is formed on the surface of the wafer on the side of the V-groove and the through hole, an electrode pattern 9 is formed, a vibrator 6 is mounted, and a borosilicate glass 4, having a cavity 8, is anode-junctioned to the wafer. Accordingly, the silicon wafer 1 and the glass surface of the borosilicate glass 4 are cut along a cutting line 5 by an automatic dicing device, and the housing container of a plurality of crystal vibrators is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、平板状のシリコンとガ
ラス部材を用いたデバイスの製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a device using flat silicon and a glass member.

【0002】[0002]

【従来の技術】シリコンとガラスとの接合部材を用いた
デバイスや収納容器への応用としては、種々の構造のも
のが提案されている。その代表的な例として、Micromac
hiningand Micro Packaging of Transducers,p81,(198
5) に示されている図7の圧力センサーの製造方法を取
り上げ説明する。
2. Description of the Related Art Various applications have been proposed as applications to devices and storage containers using a joining member of silicon and glass. As a typical example, Micromac
hiningand Micro Packaging of Transducers, p81, (198
A method of manufacturing the pressure sensor of FIG. 7 shown in 5) will be taken up and described.

【0003】図7に示す圧力センサーの製造方法として
は、複数の電極リード用貫通孔79を有するガラス74
と、同じく複数のダイヤフラム構造77を形成させたシ
リコンウエハー71とを接合させ、ダイヤフラムと2個
の電極リード用貫通孔79とを一対としたチップ毎に切
断して、封止剤78にて封止して得られる直方体形状の
圧力センサーの製造方法である。
As a method of manufacturing the pressure sensor shown in FIG. 7, a glass 74 having a plurality of through holes 79 for electrode leads is used.
And a silicon wafer 71 on which a plurality of diaphragm structures 77 are formed in the same manner, and the diaphragm and two through holes 79 for electrode leads are cut into a pair of chips and sealed with a sealant 78. It is a method of manufacturing a rectangular parallelepiped-shaped pressure sensor obtained by stopping.

【0004】一方、平板状の絶縁部材を用いた収納容器
への応用としては、底面側部材と同じく上面側部材とに
より素子を内包して封止する構造が一般的である。その
代表的な例として図8の水晶振動子の製造方法(特公平
1−19290号公報)を取り上げ、以下に説明する。
On the other hand, as an application to a storage container using a flat plate-shaped insulating member, a structure in which an element is contained and sealed by a bottom member and a top member is generally used. As a typical example thereof, a method for manufacturing the crystal unit shown in FIG. 8 (Japanese Patent Publication No. 1-19290) will be taken up and described below.

【0005】図8に示す水晶振動子の容器製造方法は、
第一にセラミック板81の表面上のエッチングマスク8
2を介したエッチングにより複数個の二段キャビティ8
8を加工し、そのキャビティから外周部へ電極パターン
89を引き出す。第二に複数の各キャビティを仕上がり
寸法に合わせて切断線85の位置にて個別に切断する。
第3に前記各キャビティに水晶振動子86と上ケース8
4とを順次固着し、水晶振動子容器を得るものである。
The method of manufacturing the container for the crystal unit shown in FIG.
First, the etching mask 8 on the surface of the ceramic plate 81.
A plurality of two-stage cavities 8 by etching through 2
8 is processed, and the electrode pattern 89 is pulled out from the cavity to the outer peripheral portion. Secondly, the plurality of cavities are individually cut at the position of the cutting line 85 according to the finished size.
Thirdly, a crystal oscillator 86 and an upper case 8 are provided in each of the cavities.
4 are sequentially fixed to obtain a crystal resonator container.

【0006】近年、上記した部品はもとより一般の電子
部品も装置の小型化をはかるうえで表面実装対応として
の設計が盛んになされている。
In recent years, not only the above-mentioned parts but also general electronic parts have been actively designed for surface mounting in order to downsize the device.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記し
た従来のシリコンとガラスの接合部材からなるデバイス
や、平板状の絶縁部材を用いた収納容器ではその小容量
化を特徴とした基板表面実装対応としての構造として考
えられていない。
However, the above-mentioned conventional device composed of a joining member of silicon and glass, and the storage container using a flat insulating member are required to be mounted on the surface of a substrate, which is characterized by a small capacity. Is not considered as the structure of.

【0008】一般に表面実装対応の電子部品としては実
装基板への電極リード部の工夫が必要とされている。表
面実装に際し要求される項目としては、(1)電極配線
として問題のないこと(2)はんだの状態が実装基板上
から検査できること(3)実装基板への固定が強固であ
る、等が挙げられる。
In general, as an electronic component compatible with surface mounting, it is necessary to devise an electrode lead portion on a mounting board. Items required for surface mounting include (1) no problem as electrode wiring, (2) solder state can be inspected from the mounting board, and (3) firm fixing to the mounting board. ..

【0009】このため、必然的に電極リード部を部品側
面に設け、かつ実装基板との強固な固定を得る為にその
電極リードを立体的な凹部とし、その凹部にはんだをつ
けることにより強固な固定を得ることが必要とされる。
Therefore, inevitably, the electrode lead portion is provided on the side surface of the component, and the electrode lead is formed into a three-dimensional concave portion in order to obtain a strong fixation to the mounting substrate, and solder is attached to the concave portion to form a strong structure. It is required to get fixed.

【0010】本発明の第一の目的は、上記したような平
板状部材としてシリコンウエハーとガラスとを用いた電
子部品の製造方法において、表面実装対応に最適な製造
方法を提供することにある。
A first object of the present invention is to provide an optimum manufacturing method for surface mounting in the manufacturing method of electronic parts using a silicon wafer and glass as the flat plate-shaped member as described above.

【0011】また、第二の目的は、図7に示した平板状
部材を切断してチップを得る従来の製造方法において、
一般に切断エッジ部にカケが発生するという課題を有し
ていることから、シリコンとガラスの接合部材の切断時
のカケを少なくする方法を併せて提供することにある。
特に切断砥石の送り速度が切断エッジ部のカケ発生確率
と密接に関係することから、高スループット化をはかり
にくいばかりではなく、切断砥石が消耗し劣化した場合
にはカケが発生し易くなり、製品の外観形状を著しく損
なうこととなる。
A second object is to cut the flat plate member shown in FIG. 7 to obtain a chip,
In general, since there is a problem that chipping occurs at the cutting edge portion, it is another object of the present invention to provide a method for reducing chipping at the time of cutting a silicon-glass joining member.
In particular, since the feed speed of the cutting wheel is closely related to the probability of chipping at the cutting edge, it is not only difficult to achieve high throughput, but also when the cutting wheel wears and deteriorates, chipping easily occurs, The outer shape of the product will be significantly impaired.

【0012】[0012]

【課題を解決するための手段】本発明は上述したような
課題を解決するためになされたもので、表面実装対応を
考えたシリコンとガラス接合部材からなるデバイスとし
た際のシリコン基板側面に上記電極ポートを設けるため
の最適な構造と絶縁膜の形成方法と切断工程におけるカ
ケを最も少なくするための製造方法を提供するものであ
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and the above-mentioned method is applied to the side surface of a silicon substrate when a device composed of silicon and a glass bonding member is considered for surface mounting. The present invention provides an optimum structure for providing an electrode port, a method for forming an insulating film, and a manufacturing method for minimizing chipping in the cutting process.

【0013】本発明による製造方法は、シリコンとガラ
スを接合し、その両部材間に内包される複数のキャビテ
ィを個別に切り出す方法であって、接合面に相対するシ
リコンウエハー表面上の切り出し寸法線上に、角形状の
キャビティまたは貫通孔や複数のV溝をあらかじめ設け
る工程と、前記キャビティ部または貫通孔の側壁部に絶
縁膜を形成する工程と、ガラスと前記シリコンウエハー
とを接合する工程と、前記切り出し寸法線に沿って接合
基板を切断する工程とからなることを特徴とするシリコ
ンとガラスの接合部材の製造方法である。
The manufacturing method according to the present invention is a method in which silicon and glass are bonded together and a plurality of cavities enclosed between the two members are individually cut out, and on the cutout dimension line on the surface of the silicon wafer facing the bonding surface. In advance, a step of previously providing a rectangular cavity or through hole or a plurality of V-grooves, a step of forming an insulating film on the side wall portion of the cavity portion or the through hole, and a step of joining glass and the silicon wafer, A method of manufacturing a bonded member of silicon and glass, which comprises the step of cutting the bonded substrate along the cutout dimension line.

【0014】さらに前記複数のV溝間及びV溝と貫通孔
間またはキャビティとV溝の間隔はエッチングマスクの
両者のサイドエッチング量以上離れていることを特徴と
してエッチングされる。
Further, the plurality of V-grooves, the V-grooves and the through-holes, or the cavity and the V-grooves are etched at a distance larger than the side etching amount of both of the etching masks.

【0015】[0015]

【作用】本発明による製造方法では、フォトリソグラフ
ィー法によりキャビティや貫通孔をシリコンの一主表面
上の切り出し寸法線上にあらかじめ形成させ、前記貫通
孔側壁部に熱酸化膜やスパッタ法等により絶縁膜を形成
することにより、最終工程の切断後では前記キャビティ
または貫通孔側壁部があらわとなるため、チップ側面部
に絶縁膜を形成することが可能となる。また、〈10
0〉シリコンの異方性を利用したエッチングであること
からエッチング面が55度の角度を持った凹部をチップ
側面に形成することが可能となり、上記チップ側面の凹
部に電極薄膜を形成し平面実装対応のチップ部品とする
ことができる。
In the manufacturing method according to the present invention, the cavity and the through hole are formed in advance on the cut-out dimension line on the one main surface of silicon by the photolithography method, and the insulating film is formed on the side wall of the through hole by the thermal oxide film or the sputtering method. By forming the above, since the cavity or the side wall of the through hole is exposed after the cutting in the final step, it becomes possible to form the insulating film on the side surface of the chip. Also, <10
0> Since it is the etching utilizing the anisotropy of silicon, it is possible to form a concave portion whose etching surface has an angle of 55 degrees on the side surface of the chip, and an electrode thin film is formed in the concave portion on the side surface of the chip to perform the planar mounting. It can be a corresponding chip component.

【0016】さらに、切断砥石より幅の広いV溝を切断
寸法線上に配置し、V溝の両斜面に砥石がかかる様にし
たことにより、砥石と切断面の角度が55度となり、上
記角度が直交する水平面の切断に比べ、発生するカケを
少なくすることができる。この効果は劣化した砥石を使
用した時に顕著となるものの、本発明によるダイシング
方法によれば、極めてカケの少ない切断を行うことが可
能となる。
Further, by arranging a V groove wider than the cutting grindstone on the cutting dimension line so that the grindstones are applied to both slopes of the V groove, the angle between the grindstone and the cutting surface becomes 55 degrees, and the above angle is set. Compared to cutting of horizontal planes that intersect at right angles, chipping that occurs can be reduced. Although this effect becomes remarkable when a deteriorated grindstone is used, the dicing method according to the present invention makes it possible to perform cutting with very little chipping.

【0017】さらに、前記複数のV溝間及びV溝とキャ
ビティまたは貫通孔間の間隔はエッチングマスクにより
両者のサイドエッチング量以上離れていることを特徴と
しているので、エッチングが進行してもエッチング形状
が崩れることなく、エッチング後の仕上がり形状を設計
外形寸法どおりに上げることができる。
Further, the spacing between the plurality of V-grooves and the spacing between the V-grooves and the cavities or through-holes is characterized in that they are separated from each other by the side etching amount by the etching mask. The finished shape after etching can be increased in accordance with the designed external dimensions without breaking.

【0018】[0018]

【実施例】次に本発明の実施例を詳細に説明する。EXAMPLES Next, examples of the present invention will be described in detail.

【0019】(実施例1)本発明の製造方法を水晶振動
子の収納容器を例として、図1、図2、図3及び図4に
より詳細に示す。図1は特に切断前後のシリコンウエハ
ーの上面図を示し、図2は図1のAA部の断面図をもと
にして製造工程を示した図である。
(Example 1) The manufacturing method of the present invention will be described in detail with reference to FIGS. 1, 2, 3 and 4 by taking a container for a crystal oscillator as an example. FIG. 1 is a top view of a silicon wafer before and after cutting, and FIG. 2 is a view showing a manufacturing process based on a sectional view of a portion AA in FIG.

【0020】第一の工程としては、1.1ミクロン厚の
熱酸化膜を表面に有する外形;3インチ、厚さ;500
ミクロンの両面ポリッシュされた〈100〉結晶方位の
シリコンウエハー1を用いてその一主表面にV溝10及
び貫通孔3をホトリソグラフィー法により以下の工程に
より形成させる。
As the first step, the outer shape having a 1.1-micron-thick thermal oxide film on the surface; 3 inches, thickness; 500
A V-groove 10 and a through hole 3 are formed in one main surface of a silicon wafer 1 having a micron-sided polished <100> crystal orientation by the following steps by a photolithography method.

【0021】まず、ネガレジスト(東京応化製:OMR-8
3)がコートされたウエハー表面上に、収納容器の外形
寸法(8×4mm)よりサイズを150ミクロン大きく
した外形線上に、V溝10(幅;350ミクロン)と貫
通孔3(幅;830ミクロン)パターンとを配置させた
ホトマスクにより露光を行う。なお、本実施例ではマス
クパターンとしては電極リード用の別の貫通孔用パター
ンも外形線内に設け説明する。
First, a negative resist (manufactured by Tokyo Ohka: OMR-8)
On the surface of the wafer coated with 3), the V groove 10 (width: 350 microns) and the through hole 3 (width: 830 microns) are placed on the outline of which the size is 150 microns larger than the external dimensions (8 x 4 mm) of the storage container. ) Exposure is performed using a photomask on which the pattern and the pattern are arranged. In this embodiment, as the mask pattern, another through-hole pattern for electrode leads is also provided and described in the outline.

【0022】次に、所定の現像処理の後、(1:6)緩
衝フッ酸水溶液によりV溝10と貫通孔パターン3部の
SiO2 膜を除去し、次いで摂氏80度、20wt%のK
OH水溶液にてシリコンをエッチングする。
Next, after a predetermined developing treatment, the SiO 2 film on the V groove 10 and the through hole pattern 3 part is removed by a (1: 6) buffered hydrofluoric acid aqueous solution, and then K at 80 ° C. and 20 wt%.
Etch silicon with an aqueous OH solution.

【0023】特に、前記V溝10と貫通孔3間とを一定
の間隔をおいて独立して配置させることは本発明の構成
要素の一つであり、前記間隔はシリコンのエッチングに
際し、エッチングマスクのサイドエッチング量以上離れ
ていることを特徴としている。その効果を切断線が直交
した図3において説明する。図3(a)はV溝または貫
通孔を直交させて配置させた場合であって、水酸化カリ
ウム水溶液によるシリコンのエッチングを行うとエッジ
部に〈n11〉面が現れ、エッジが曲率をもって後退し
てしまい設計寸法どおりに仕上がらないという欠点があ
る。特に厚みを有するシリコンウエハーをエッチングに
より貫通させる場合においては顕著となり、所望する直
角形状を得ることは不可能となる。
In particular, it is one of the constituent elements of the present invention that the V-groove 10 and the through-hole 3 are independently arranged with a constant gap, and the gap is an etching mask when etching silicon. The feature is that they are separated by more than the side etching amount. The effect will be described with reference to FIG. FIG. 3A shows a case where the V-grooves or the through holes are arranged orthogonally to each other, and when the silicon is etched by the potassium hydroxide aqueous solution, the <n11> plane appears at the edge portion and the edge recedes with a curvature. It has the drawback that it does not finish according to the design dimensions. In particular, it becomes remarkable when a silicon wafer having a thickness is penetrated by etching, and it becomes impossible to obtain a desired right-angled shape.

【0024】本発明者は前記課題を鋭意研究したとこ
ろ、エッチング液組成を水酸化カリウム水溶液とアルコ
ール(例えばイソプロピルアルコール)の混合液とする
ことで直交したエッチングパターンであっても仕上がり
寸法通りに作製することができることを見いだした。し
かしながら、水酸化カリウム水溶液によるエッチングに
比べ、前記混合エッチング液ではエッチング速度が1/
3〜1/4ほど遅くなり、その影響はウエハー厚みが厚
くなるほどきわめて作業性が悪くなる欠点を有してい
る。
The inventors of the present invention have made earnest studies on the above-mentioned problems. As a result, when the etching solution composition is a mixed solution of an aqueous potassium hydroxide solution and an alcohol (for example, isopropyl alcohol), an orthogonal etching pattern is produced according to the finished size. I found what I could do. However, compared with etching with an aqueous solution of potassium hydroxide, the etching rate of the mixed etching solution is 1 /
The delay is about 3 to 1/4, and the effect thereof is that the workability becomes extremely poor as the wafer thickness increases.

【0025】図3(b)に示す本発明による互いに独立
した配置では、エッチングマスクが存在するため直交し
たエッジ部がなく、深さのあるエッチングを行っても、
最終チップ仕上り形状も変わることがない。また、エッ
チング速度も約70ミクロン/時間と大きいことから、
作業性もともに優れている。
In the mutually independent arrangement according to the present invention shown in FIG. 3B, since there is an etching mask, there are no orthogonal edge portions, and even if etching is performed with a depth,
The final tip finish shape does not change. In addition, since the etching rate is large at about 70 microns / hour,
Both workability is excellent.

【0026】前記V溝10と貫通孔3形成後、シリコン
ウエハーのもう一面には同様なホトリソグラフィー法に
より100ミクロンの深さを有する矩形形状のキャビテ
ィ11を形成させる。
After forming the V groove 10 and the through hole 3, a rectangular cavity 11 having a depth of 100 μm is formed on the other surface of the silicon wafer by the same photolithography method.

【0027】さらに、ウエハー全表面を1.1ミクロン
熱酸化させた後、所定の洗浄工程を経て、V溝と貫通孔
側のウエハー表面にCr/Au 積層膜をそれぞれ500オン
グストローム、2000オングストローム成膜し、ホト
リソグラフィー法により電極パターン9を形成させる。
Further, after thermally oxidizing the entire surface of the wafer by 1.1 μm, a predetermined cleaning process is performed to form Cr / Au laminated films on the surface of the wafer on the V-groove and through-hole sides to 500 Å and 2000 Å, respectively. Then, the electrode pattern 9 is formed by the photolithography method.

【0028】第二の工程として、振動子片6をマウント
させ、キャビティ8を有するホウケイ酸ガラス4を以下
の手順によりウエハーに接合させる。
In the second step, the vibrator piece 6 is mounted and the borosilicate glass 4 having the cavity 8 is bonded to the wafer by the following procedure.

【0029】上記シリコンウエハー1のキャビティ部に
サイズ;1.5×5.4×0.08mmの水晶振動子片
6をAgペーストにてマウントさせ、サイズ:2×7、
深さ:0.2mmの表面キャビティを形成させた3イン
チ、ホウケイ酸ガラス4(厚み;0.5mm)を準備す
る。
A crystal resonator piece 6 having a size of 1.5 × 5.4 × 0.08 mm was mounted on the cavity of the silicon wafer 1 with Ag paste, and the size was 2 × 7.
A borosilicate glass 4 (thickness: 0.5 mm) having a depth of 0.2 mm and a surface cavity formed therein is prepared.

【0030】接合にあたっては水晶振動子片がキャビテ
ィに内包されるようにホウケイ酸ガラス4を重ね合わせ
た後、摂氏200度〜400度、好ましくは摂氏300
〜320度に保持された上下電極基板間に狭持させる。
この時、シリコンウエハー1の接合面となる領域の酸化
膜は除去する必要がある。しかる後、シリコン基板に接
する電極には正電位を、ガラス基板側の電極には負電位
をかけ、700ボルトの電位差を印加させる。接合中の
両電極間の電流が定常となるように約10分間電圧を印
加させ、陽極接合を終了させる。
For joining, borosilicate glass 4 is superposed so that the crystal oscillator piece is enclosed in the cavity, and then 200 to 400 degrees Celsius, preferably 300 degrees Celsius.
It is held between the upper and lower electrode substrates held at 320 degrees.
At this time, it is necessary to remove the oxide film in the region to be the bonding surface of the silicon wafer 1. Then, a positive potential is applied to the electrode in contact with the silicon substrate and a negative potential is applied to the electrode on the glass substrate side to apply a potential difference of 700 V. A voltage is applied for about 10 minutes so that the current between both electrodes during the joining becomes steady, and the anodic joining is completed.

【0031】第三の工程として、以下の工程により上記
接合基板を各振動子片毎に切断し収納容器を完成させ
る。図4は接合部材の切断前後での斜視図であり、電極
用貫通孔、水晶振動子及びキャビティを省略し、示した
ものである。
As a third step, the above-mentioned bonded substrate is cut into individual vibrator pieces by the following steps to complete a container. FIG. 4 is a perspective view of the joining member before and after cutting, in which the electrode through holes, the crystal oscillator, and the cavity are omitted.

【0032】接合されたシリコンウエハー1とホウケイ
酸ガラス4のガラス面をダイシング用テープに接着後、
切断用刃(ディスコ(株)製・メタルレジン系ブレー
ド:P1A851、厚み0.2mm)をセットした自動
ダイシング装置(東京精密(株)製:A−WD−250
0B/C)にて、図4の切断寸法線5に沿って送り速
度;毎秒1mmで切断し図4及び図1に示す複数の水晶
振動子の収納容器を完成させる。この際、シリコン側は
切断砥石より幅の広いV溝10を切断線上に配置し、V
溝10の両斜面に砥石がかかる様に切断したことによ
り、カケはまったく発生しなかった。一方、ガラス側は
ダイシングテープに貼り付けてあるため、シリコン側同
様にカケが発生しにくく、目視ではカケはほとんど見受
けられなかった。
After the bonded silicon wafer 1 and the glass surfaces of the borosilicate glass 4 were adhered to a dicing tape,
Automatic dicing machine (Tokyo Seimitsu Co., Ltd .: A-WD-250) with a cutting blade (Disco Co., Ltd. metal resin blade: P1A851, thickness 0.2 mm) set.
0B / C), the feed rate is 1 mm per second along the cutting dimension line 5 in FIG. 4, and the container for the plurality of crystal resonators shown in FIGS. 4 and 1 is completed. At this time, on the silicon side, a V groove 10 wider than the cutting grindstone is arranged on the cutting line to
By cutting so that both the slopes of the groove 10 were covered with the grindstone, no chipping occurred at all. On the other hand, since the glass side was attached to the dicing tape, chipping was unlikely to occur as in the silicon side, and almost no chipping was visually observed.

【0033】水晶振動子の収納容器としては電極リード
用貫通孔7を絶縁性接着剤にて気密封止を施し、完成さ
せる。
As a container for the crystal oscillator, the through hole 7 for the electrode lead is hermetically sealed with an insulating adhesive to complete the container.

【0034】(実施例2)次に図5に基づき第2の実施
例について説明する。
(Second Embodiment) Next, a second embodiment will be described with reference to FIG.

【0035】図5は実施例1での切断寸法線上に配置す
る貫通孔を長くし、相対向する側面の全面を絶縁化させ
るためのシリコンウエハー上のエッチング形状と切断後
のチップ形状を示した上面図である。
FIG. 5 shows the etching shape on the silicon wafer and the chip shape after cutting in order to lengthen the through holes arranged on the cutting dimension line in Example 1 to insulate the entire opposite side surfaces. It is a top view.

【0036】隣接するチップを分離する長辺側の相対向
する切り出し線上に幅:830ミクロンの矩形パターン
を、また短辺側には同じく幅:350ミクロンの矩形パ
ターンを配置したホトマスクを準備し、実施例1と同様
の工程にて以下の様に処理する。
Prepare a photomask in which a rectangular pattern having a width of 830 μm is arranged on the cutting lines facing each other on the long side for separating adjacent chips, and a rectangular pattern having a width of 350 μm is also arranged on the short side. The same process as in Example 1 is carried out as follows.

【0037】まず、スピンコート法にてレジストをコー
トし、上記ホトリソグラフィー法により溝及び貫通孔用
の矩形パターン部の酸化シリコンをエッチングする。次
に、得られた酸化シリコンをマスキング材としてシリコ
ンのエッチングを摂氏80度、20重量%の水酸化カリ
ウム水溶液中で行う。
First, a resist is coated by the spin coating method, and the silicon oxide in the rectangular pattern portion for the groove and the through hole is etched by the photolithography method. Next, using the obtained silicon oxide as a masking material, the silicon is etched in a 20% by weight potassium hydroxide aqueous solution at 80 degrees Celsius.

【0038】次に、得られたシリコン部材表面に1ミク
ロンの酸化シリコンをスパッタ法にて成膜し、実施例1
同様にホウケイ酸ガラスを用意し、陽極接合を行う。
Next, a 1-micron silicon oxide film was formed on the surface of the obtained silicon member by a sputtering method.
Similarly, borosilicate glass is prepared and anodic bonding is performed.

【0039】最後に、接合サンプルのガラス側をダイシ
ングシートに被着させ、実施例1同様に切断を行い、シ
リコン/ガラス接合部材を得る。
Finally, the glass side of the bonded sample is adhered to a dicing sheet and cut in the same manner as in Example 1 to obtain a silicon / glass bonded member.

【0040】(実施例3)図6は前記実施例1と同様で
あるものの、実施例1の貫通孔をキャビティ3とした場
合の他の実施例である。
(Embodiment 3) FIG. 6 is another embodiment in which the through hole of the embodiment 1 is used as the cavity 3 although it is similar to the embodiment 1.

【0041】実施例1同様にシリコンのエッチング加工
を施し、電極リード用貫通孔7と深さ:400ミクロン
のキャビティ3とを設け、陽極接合によりホウケイ酸ガ
ラス4を接合させる製造方法である。
This is a manufacturing method in which the silicon etching process is performed in the same manner as in Example 1, the through holes 7 for electrode leads and the cavities 3 having a depth of 400 μm are provided, and the borosilicate glass 4 is bonded by anodic bonding.

【0042】以上、前記実施例では切り出し寸法線上に
複数のV溝と、貫通孔またはキャビティとを配置させた
例について説明したものの、キャビティのエッチングに
あたっては本実施例のエッチング深さに限定されるもの
ではなく、自由であってよい。 さらに接合されるべき
ホウケイ酸ガラス側に円柱状或は角形状の貫通孔をもう
け、接合時にシリコンウエハーの貫通孔部と重なるよう
にして形成させたシリコンとガラスの接合部材であって
もさしつかえない。
In the above-mentioned embodiment, an example in which a plurality of V-grooves and through holes or cavities are arranged on the cutout dimension line has been described, but the etching depth of this embodiment is limited to the etching of the cavity. It may be free, not something. Further, it may be a silicon-glass bonding member formed by forming a cylindrical or square through hole on the side of the borosilicate glass to be bonded and overlapping the through hole of the silicon wafer at the time of bonding. ..

【0043】また、用いるシリコンとガラスの厚みも本
実施例に限定されるものではなく、絶縁膜の形成方法に
ついてもシリコンの熱酸化法とスパッタ法による酸化シ
リコンを例として説明したものの、他の材質、例えば酸
化アルミ、ガラス、ポリイミド等の有機絶縁膜でもよ
く、膜厚も任意に設定することができる。さらに他のコ
ーティング法、例えばディプコート法によって絶縁膜を
形成してもよい。
Also, the thickness of silicon and glass used is not limited to this embodiment, and the method for forming the insulating film has been described by taking the silicon oxide by the thermal oxidation method and the sputtering method of silicon as an example. The material may be an organic insulating film such as aluminum oxide, glass, or polyimide, and the film thickness can be set arbitrarily. The insulating film may be formed by another coating method, for example, a dip coating method.

【0044】[0044]

【発明の効果】以上本発明による製造方法によれば、切
り出したシリコンとガラスの接合部材において、シリコ
ンの側面部に絶縁膜を形成することができることから、
側面部に表面実装用の電極構造として最適な構造を形成
することができる。また最終切断工程においてもきわめ
てカケの少ない高精度な外形寸法を有するシリコンとガ
ラスの接合部材が得られる。
As described above, according to the manufacturing method of the present invention, the insulating film can be formed on the side surface of the silicon in the cut silicon-glass joining member.
An optimal structure can be formed on the side surface portion as an electrode structure for surface mounting. Further, even in the final cutting step, a silicon-glass joining member having a highly accurate external dimension with very little chipping can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明におけるシリコンとガラスの接合部材の
第一の実施例による切断前後でのシリコンの上面図であ
る。
FIG. 1 is a top view of silicon before and after cutting a silicon-glass joining member according to a first embodiment of the present invention.

【図2】本発明における第一の実施例による製造方法を
示す断面図である。
FIG. 2 is a cross-sectional view showing the manufacturing method according to the first embodiment of the present invention.

【図3】本発明におけるパターン配置の差によるシリコ
ンのエッチング仕上がり形状を示す図である。
FIG. 3 is a diagram showing an etching finished shape of silicon due to a difference in pattern arrangement according to the present invention.

【図4】本発明における第一の実施例による切断前後で
の斜視図である。
FIG. 4 is a perspective view before and after cutting according to the first embodiment of the present invention.

【図5】本発明における第二の実施例による切断前後で
のシリコンの上面図である。
FIG. 5 is a top view of silicon before and after cutting according to a second embodiment of the present invention.

【図6】本発明における第三の実施例によるシリコンと
ガラスの接合部材の製造方法を示す図である。
FIG. 6 is a diagram showing a method of manufacturing a bonding member of silicon and glass according to a third embodiment of the present invention.

【図7】従来技術によるシリコンとガラスの接合部材の
製造方法を示す図である。
FIG. 7 is a diagram showing a method for manufacturing a joining member of silicon and glass according to a conventional technique.

【図8】従来技術による平板状収納容器の製造方法を示
す図である。
FIG. 8 is a diagram showing a method for manufacturing a flat plate-shaped storage container according to a conventional technique.

【符号の説明】[Explanation of symbols]

1、71 シリコン基板 2、72、82 エッチングマスク 3 貫通孔 4、74 ガラス基板 5、75、85 切断線 6、86 水晶振動子 7 電極リード用貫通孔 8 ガラスキャビティ 9、79、89 リード電極 10 V溝 11 シリコンキャビティ 77 ダイヤフラム 78 封止剤 81 セラミック基板 86 上ケース 88 セラミックキャビティ 1, 71 Silicon substrate 2, 72, 82 Etching mask 3 Through hole 4, 74 Glass substrate 5, 75, 85 Cutting line 6, 86 Crystal oscillator 7 Through hole for electrode lead 8 Glass cavity 9, 79, 89 Lead electrode 10 V groove 11 Silicon cavity 77 Diaphragm 78 Sealant 81 Ceramic substrate 86 Upper case 88 Ceramic cavity

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 シリコンとガラスを接合し、その両部材
間に内包される複数のキャビティを個別に切り出す方法
であって、接合面に相対するシリコンウエハー表面上の
切り出し寸法線上に、角形状のキャビティまたは貫通孔
や複数のV溝をあらかじめ設ける工程と、前記キャビテ
ィ部または貫通孔の側壁面に絶縁膜を形成する工程と、
前記シリコンウエハーのキャビティ部にガラスをかぶせ
接合する工程と、前記切り出し寸法線に沿って接合基板
を切断する工程とからなることを特徴とするシリコンと
ガラスの接合部材の製造方法。
1. A method of bonding silicon and glass and individually cutting out a plurality of cavities enclosed between both members, wherein a rectangular shape is formed on a cutting dimension line on the surface of the silicon wafer facing the bonding surface. A step of previously providing a cavity or a through hole or a plurality of V-grooves, a step of forming an insulating film on a side wall surface of the cavity part or the through hole,
A method of manufacturing a bonding member for silicon and glass, comprising: a step of covering a cavity portion of the silicon wafer with glass; and a step of cutting the bonding substrate along the cutout dimension line.
【請求項2】 前記V溝と角形状のキャビティまたは貫
通孔はその中心線が隣接する収納容器との切り出し寸法
線と一致し、且つ両者はそれぞれ独立に寸法線上に配置
されることを特徴とする請求項1記載のシリコンとガラ
スの接合部材の製造方法。
2. The V-groove and the rectangular cavity or through hole have a center line that coincides with a cut-out dimension line of an adjacent storage container, and both are independently arranged on the dimension line. The method for producing a joining member of silicon and glass according to claim 1.
【請求項3】 前記V溝の幅と前記貫通孔の貫通面側の
幅は切断砥石の切断幅以上の寸法を有することを特徴と
する請求項1及び請求項2記載のシリコンとガラスの接
合部材の製造方法。
3. The bonding of silicon and glass according to claim 1, wherein the width of the V groove and the width of the through hole on the through surface side are equal to or larger than the cutting width of the cutting grindstone. Method of manufacturing member.
【請求項4】 前記貫通孔の側面に形成する絶縁膜が少
なくとも熱酸化法による酸化シリコンを含むことを特徴
とする請求項1及び請求項2記載のシリコンとガラスの
接合部材の製造方法。
4. The method for manufacturing a bonding member for silicon and glass according to claim 1, wherein the insulating film formed on the side surface of the through hole contains at least silicon oxide by a thermal oxidation method.
【請求項5】 前記V溝と角形状の貫通孔はエッチング
法により形成され、V溝とV溝、あるいはV溝と凹部ま
たは貫通孔とがエッチングマスクの両者のサイドエッチ
ング量以上離れていることを特徴とする請求項1及び請
求項2及び請求項3記載のシリコンとガラスの接合部材
の製造方法。
5. The V-shaped groove and the rectangular through-hole are formed by an etching method, and the V-shaped groove and the V-shaped groove, or the V-shaped groove and the concave portion or the through-hole are separated from each other by a side etching amount of both etching masks. The method for manufacturing a joining member of silicon and glass according to claim 1, 2, or 3.
【請求項6】 前記単結晶シリコンウエハーの面方位が
〈100〉であることを特徴とする請求項4記載のシリ
コンとガラスの接合部材の製造方法。
6. The method for producing a joining member of silicon and glass according to claim 4, wherein the plane direction of the single crystal silicon wafer is <100>.
JP12214092A 1992-05-14 1992-05-14 Manufacture of silicon-glass junction member Pending JPH05326702A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12214092A JPH05326702A (en) 1992-05-14 1992-05-14 Manufacture of silicon-glass junction member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12214092A JPH05326702A (en) 1992-05-14 1992-05-14 Manufacture of silicon-glass junction member

Publications (1)

Publication Number Publication Date
JPH05326702A true JPH05326702A (en) 1993-12-10

Family

ID=14828606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12214092A Pending JPH05326702A (en) 1992-05-14 1992-05-14 Manufacture of silicon-glass junction member

Country Status (1)

Country Link
JP (1) JPH05326702A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668033A (en) * 1995-05-18 1997-09-16 Nippondenso Co., Ltd. Method for manufacturing a semiconductor acceleration sensor device
EP0962275A2 (en) * 1998-06-03 1999-12-08 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
WO2004109770A2 (en) * 2003-06-05 2004-12-16 Oticon A/S Through wafer via process and amplifier with through wafer via
WO2005006432A2 (en) * 2003-07-10 2005-01-20 Epcos Ag Electronic component and method for production thereof
CN110323182A (en) * 2018-03-28 2019-10-11 株式会社迪思科 The processing method of plate object
CN110877893A (en) * 2018-09-06 2020-03-13 三菱电机株式会社 Method for manufacturing physical quantity detection sensor, and physical quantity detection sensor

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668033A (en) * 1995-05-18 1997-09-16 Nippondenso Co., Ltd. Method for manufacturing a semiconductor acceleration sensor device
EP0962275A2 (en) * 1998-06-03 1999-12-08 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
EP0962275A3 (en) * 1998-06-03 2005-08-10 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
WO2004109770A2 (en) * 2003-06-05 2004-12-16 Oticon A/S Through wafer via process and amplifier with through wafer via
WO2004109770A3 (en) * 2003-06-05 2005-02-03 Oticon As Through wafer via process and amplifier with through wafer via
WO2005006432A2 (en) * 2003-07-10 2005-01-20 Epcos Ag Electronic component and method for production thereof
WO2005006432A3 (en) * 2003-07-10 2005-04-28 Epcos Ag Electronic component and method for production thereof
CN110323182A (en) * 2018-03-28 2019-10-11 株式会社迪思科 The processing method of plate object
CN110323182B (en) * 2018-03-28 2024-02-09 株式会社迪思科 Method for processing plate-like article
CN110877893A (en) * 2018-09-06 2020-03-13 三菱电机株式会社 Method for manufacturing physical quantity detection sensor, and physical quantity detection sensor
US11535513B2 (en) 2018-09-06 2022-12-27 Mitsubishi Electric Corporation Method of manufacturing physical quantity detection sensor, and physical quantity detection sensor
CN110877893B (en) * 2018-09-06 2024-01-09 三菱电机株式会社 Method for manufacturing physical quantity detection sensor, and physical quantity detection sensor

Similar Documents

Publication Publication Date Title
KR101004574B1 (en) Semiconductor sensor device and method for manufacturing same
US7034441B2 (en) Surface mount crystal unit and surface mount crystal oscillator
KR20120054542A (en) Piezoelectric vibrator element and piezoelectric vibrator
JP4930924B2 (en) Manufacturing method of crystal unit
US20080283944A1 (en) PHOTOSTRUCTURABLE GLASS MICROELECTROMECHANICAL (MEMs) DEVICES AND METHODS OF MANUFACTURE
JP4292825B2 (en) Method for manufacturing quartz vibrating piece
JP2973560B2 (en) Processing method of crystal unit
JP2007165503A (en) Hermetic seal structure, piezoelectric device and its manufacturing method
JP2002198772A (en) High frequency piezoelectric device
JP5023734B2 (en) Method for manufacturing piezoelectric vibrating piece and piezoelectric vibrating element
JP3941736B2 (en) Quartz vibrating piece, manufacturing method thereof, quartz crystal device using quartz crystal vibrating piece, mobile phone device using quartz crystal device, and electronic apparatus using quartz crystal device
JP4241022B2 (en) Quartz vibrating piece, manufacturing method thereof, quartz crystal device using quartz crystal vibrating piece, mobile phone device using quartz crystal device, and electronic equipment using quartz crystal device
JPH07154183A (en) Package and its manufacture
JPH05326702A (en) Manufacture of silicon-glass junction member
JP2007158566A (en) Piezoelectric vibration chip and piezoelectric device
JPH05121989A (en) Package for piezoelectric element
JP2000004138A (en) Manufacture of vibrator and electronic equipment
JP4636170B2 (en) Quartz vibrating piece, manufacturing method thereof, quartz crystal device using quartz crystal vibrating piece, mobile phone device using quartz crystal device, and electronic equipment using quartz crystal device
JP2008072456A (en) Chip type piezoelectric vibrator, chip type saw device, and manufacturing method
US20020117655A1 (en) Quartz crystal unit and method for fabricating same
JP2007129513A (en) Etching processing method of piezoelectric wafer, and piezoelectric device
JP4019990B2 (en) Method of manufacturing piezoelectric vibrating piece and piezoelectric device
JPS61127217A (en) Piezoelectric thin film resonator
JP4078606B2 (en) Structure and manufacturing method of piezoelectric vibrator
JP4692619B2 (en) Quartz vibrating piece, manufacturing method thereof, quartz crystal device using quartz crystal vibrating piece, mobile phone device using quartz crystal device, and electronic equipment using quartz crystal device