JPH05324317A - １，２または３語の命令を順次先取りする方法 - Google Patents
１，２または３語の命令を順次先取りする方法Info
- Publication number
- JPH05324317A JPH05324317A JP2418553A JP41855390A JPH05324317A JP H05324317 A JPH05324317 A JP H05324317A JP 2418553 A JP2418553 A JP 2418553A JP 41855390 A JP41855390 A JP 41855390A JP H05324317 A JPH05324317 A JP H05324317A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- queue
- instructions
- words
- pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000000872 buffer Substances 0.000 claims description 33
- 238000012545 processing Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013519 translation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
- A47L11/00—Machines for cleaning floors, carpets, furniture, walls, or wall coverings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3816—Instruction alignment, e.g. cache line crossing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 逐次先取り方法が、逐次命令先取りユニット
（ＩＰＵ）を有するパイプラインのあるデータ処理装置
のために提供された。 【構成】 ＩＰＵ３４内の命令キューは、パイプライン
でつながれた命令ユニット３２と、データ処理装置１０
の命令キャッシュ３８とに結合されている。ＩＰＵ３４
内の先取りコントローラは、先取りした命令の流れを維
持して、命令キューが１．２または３語のいずれの組合
せの命令をもクロック・サイクル毎にパイプラインでつ
ながれている命令ユニット３２にロードできるようにし
ている。パイプラインでつながれた命令ユニット３２
は、命令キューから命令語を受け取り、実行操作と命令
長／パイプライン移動とを解読する。命令キュー内に必
要な数の命令語を維持して、パイプラインの詰まりを避
けるために、キューを満たす方法が提供されている。キ
ューを満たす方法は、命令キューから受け取られた命令
語の命令順序決定装置による使用率に属する命令パイプ
ラインの移動に基づいたものである。
（ＩＰＵ）を有するパイプラインのあるデータ処理装置
のために提供された。 【構成】 ＩＰＵ３４内の命令キューは、パイプライン
でつながれた命令ユニット３２と、データ処理装置１０
の命令キャッシュ３８とに結合されている。ＩＰＵ３４
内の先取りコントローラは、先取りした命令の流れを維
持して、命令キューが１．２または３語のいずれの組合
せの命令をもクロック・サイクル毎にパイプラインでつ
ながれている命令ユニット３２にロードできるようにし
ている。パイプラインでつながれた命令ユニット３２
は、命令キューから命令語を受け取り、実行操作と命令
長／パイプライン移動とを解読する。命令キュー内に必
要な数の命令語を維持して、パイプラインの詰まりを避
けるために、キューを満たす方法が提供されている。キ
ューを満たす方法は、命令キューから受け取られた命令
語の命令順序決定装置による使用率に属する命令パイプ
ラインの移動に基づいたものである。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にデータ処理装
置に関する。さらに詳しくは命令パイプラインを有する
データ処理装置に関する。
置に関する。さらに詳しくは命令パイプラインを有する
データ処理装置に関する。
【０００２】
【従来の技術】今日の高性能データ処理装置は、各命令
が一連の単純な機械操作から構成されている、複雑な組
合せの命令を実行する。特にこれらのデータ処理装置は
長さの可変する（複数の機械操作）命令と、実行時間
（命令毎に複数のクロック・サイクル）とを有してい
る。これらの可変長命令は、さまざまなアドレス・モー
ドで動作する多くの命令によってなされるメモリ・アク
セスを容易にする。
が一連の単純な機械操作から構成されている、複雑な組
合せの命令を実行する。特にこれらのデータ処理装置は
長さの可変する（複数の機械操作）命令と、実行時間
（命令毎に複数のクロック・サイクル）とを有してい
る。これらの可変長命令は、さまざまなアドレス・モー
ドで動作する多くの命令によってなされるメモリ・アク
セスを容易にする。
【０００３】従来のパイプラインを持たないデータ処理
装置では、各命令は、次の命令が始まる前に最後まで実
行される。全体の性能を高めながら、機械操作の効率を
向上させるためには、従来のデータ処理装置設計にパイ
プラインを有するデータ処理装置が実現された。これら
のパイプラインを有するデータ処理装置は、継続する命
令のサブ操作を重ね合わせることにより、いくつかの命
令を平行に実行することができる。パイプラインを有す
るデータ処理装置が１つの新しい命令を取り出し、クロ
ック・サイクル毎に他の命令の実行を完了させることが
最適である。このため、複雑な命令に必要な実際の実行
時間は変化するが、全体的な実行速度はクロック・サイ
クル毎の１個の命令に近づくことになる。その結果、パ
イプラインを有する処理装置を用いることにより、デー
タ処理装置の全体的な性能が著しく向上する。
装置では、各命令は、次の命令が始まる前に最後まで実
行される。全体の性能を高めながら、機械操作の効率を
向上させるためには、従来のデータ処理装置設計にパイ
プラインを有するデータ処理装置が実現された。これら
のパイプラインを有するデータ処理装置は、継続する命
令のサブ操作を重ね合わせることにより、いくつかの命
令を平行に実行することができる。パイプラインを有す
るデータ処理装置が１つの新しい命令を取り出し、クロ
ック・サイクル毎に他の命令の実行を完了させることが
最適である。このため、複雑な命令に必要な実際の実行
時間は変化するが、全体的な実行速度はクロック・サイ
クル毎の１個の命令に近づくことになる。その結果、パ
イプラインを有する処理装置を用いることにより、デー
タ処理装置の全体的な性能が著しく向上する。
【０００４】１個のサイクル命令実行を行うためには、
命令先取り（プリフェッチ）ユニット（ＩＰＵ：Ｉｎｓ
ｔｒｕｃｔｉｏｎ Ｐｒｅｆｅｔｃｈ Ｕｎｉｔ）は、
クロック・サイクル毎に必要な数の命令を命令パイプラ
イン（ＩＰ：Ｉｎｓｔｒｕｃｔｉｏｎ Ｐｉｐｅｌｉｎ
ｅ）にロードすることのできる命令の流れを保たなけれ
ばならない。もしＩＰＵが、必要な命令の流れを維持す
ることができなければ、そしてＩＰに必要な数の命令語
がロードされなければ、パイプラインの機能停止が起こ
る。従来の技術では、一時的に複数の命令（たとえば４
ないし８個の命令）を記憶する命令キュー（所定数のバ
ッファ）を持つＩＰＵもある。命令キューは、ディスパ
ッチャとして機能し、ＩＰに対して一連の命令を発す
る。プログラム実行中は、命令キューのバッファは、定
期的に空にされる。そのため、バッファを再び満たす機
構が必要である。通常は、追加の論理回路が先取り命令
キューに付加されて、その中に記憶されている各命令か
ら必要な情報を引き出し、命令キューが空になるとそれ
を再び満たす。このような追加の論理回路を導入するこ
とにより、チップ・エリアの有効利用が図られる。
命令先取り（プリフェッチ）ユニット（ＩＰＵ：Ｉｎｓ
ｔｒｕｃｔｉｏｎ Ｐｒｅｆｅｔｃｈ Ｕｎｉｔ）は、
クロック・サイクル毎に必要な数の命令を命令パイプラ
イン（ＩＰ：Ｉｎｓｔｒｕｃｔｉｏｎ Ｐｉｐｅｌｉｎ
ｅ）にロードすることのできる命令の流れを保たなけれ
ばならない。もしＩＰＵが、必要な命令の流れを維持す
ることができなければ、そしてＩＰに必要な数の命令語
がロードされなければ、パイプラインの機能停止が起こ
る。従来の技術では、一時的に複数の命令（たとえば４
ないし８個の命令）を記憶する命令キュー（所定数のバ
ッファ）を持つＩＰＵもある。命令キューは、ディスパ
ッチャとして機能し、ＩＰに対して一連の命令を発す
る。プログラム実行中は、命令キューのバッファは、定
期的に空にされる。そのため、バッファを再び満たす機
構が必要である。通常は、追加の論理回路が先取り命令
キューに付加されて、その中に記憶されている各命令か
ら必要な情報を引き出し、命令キューが空になるとそれ
を再び満たす。このような追加の論理回路を導入するこ
とにより、チップ・エリアの有効利用が図られる。
【０００５】
【発明が解決しようとする課題】再び満たすための機構
は、任意の組合せの１，２または３語の命令をクロック
・サイクル毎にＩＰにロードできるように、命令の流れ
を維持しなければならない。そのうえ、再び満たすため
の機構は、フロー変化命令（たとえば分岐点など）に対
処して、命令キューが必要な命令の流れによって満たさ
れているようにしなければならない。
は、任意の組合せの１，２または３語の命令をクロック
・サイクル毎にＩＰにロードできるように、命令の流れ
を維持しなければならない。そのうえ、再び満たすため
の機構は、フロー変化命令（たとえば分岐点など）に対
処して、命令キューが必要な命令の流れによって満たさ
れているようにしなければならない。
【０００６】従って、本発明の目的は、改良されたデー
タ処理装置先取り機構を提供することである。
タ処理装置先取り機構を提供することである。
【０００７】本発明の他の目的は、格納装置内の命令の
もっとも早い廃棄点を検出することのできる、改良され
たデータ処理装置先取り機構を提供することである。
もっとも早い廃棄点を検出することのできる、改良され
たデータ処理装置先取り機構を提供することである。
【０００８】本発明のさらに他の目的は、命令順序決定
装置によって、命令の使用率に基づき、命令キューを再
び満たすことのできる、改良されたデータ処理装置先取
り機構を提供することである。
装置によって、命令の使用率に基づき、命令キューを再
び満たすことのできる、改良されたデータ処理装置先取
り機構を提供することである。
【０００９】
【課題を解決するための手段】本発明の上記およびその
他の目的は、先取りコントローラを有するデータ処理装
置によって達成される。このコントローラはメモリか
ら、さまざまな語長の一連の命令を取り出し、命令キュ
ーの一連の命令から所定数の命令語を供給する。命令キ
ューは、所定数の命令語の命令順序決定装置による使用
率に対応して、命令パイプライン（ＰＩＰＥ）内の命令
語の移動に基づいて満たされる。第１部分の機械サイク
ル中に、先取りコントローラのキュー・ポインタ（ｑｕ
ｅｕｅ ｐｏｉｎｔｅｒによって設けられた第１制御信
号に応答して、命令順序決定装置には、所定数の命令語
がロードされる。命令順序決定装置内にある命令は、解
読されて、命令の可変語長を決定する。第２部分の機械
サイクル中に、第２制御信号が先取りコントロールに与
えられ、この第２制御信号は、所定数の命令語の命令順
序決定装置による使用率の値に応じて、ＰＩＰＥ移動の
量を示す。先取りコントローラ内のキュー・ポインタ
は、先取りコントローラ内のＰＩＰＥ移動量の値に対応
する量だけ、増分されて、命令キュー内の次の命令語を
指し示す。メモリから、次の列の命令が検索されて、命
令キューに記憶される。ただしこのためには、以下の条
件のいずれかが満たされていなければならない。ＰＩＰ
Ｅ移動量と組み合わされたキュー・ポインタが、命令キ
ューのバッファに記憶されている所定数の命令のうち最
後の命令語を指し示していること。ＰＩＰＥ移動量と組
み合わされたキュー・ポインタが、命令キューのバッフ
ァの命令語境界線を越えていること。
他の目的は、先取りコントローラを有するデータ処理装
置によって達成される。このコントローラはメモリか
ら、さまざまな語長の一連の命令を取り出し、命令キュ
ーの一連の命令から所定数の命令語を供給する。命令キ
ューは、所定数の命令語の命令順序決定装置による使用
率に対応して、命令パイプライン（ＰＩＰＥ）内の命令
語の移動に基づいて満たされる。第１部分の機械サイク
ル中に、先取りコントローラのキュー・ポインタ（ｑｕ
ｅｕｅ ｐｏｉｎｔｅｒによって設けられた第１制御信
号に応答して、命令順序決定装置には、所定数の命令語
がロードされる。命令順序決定装置内にある命令は、解
読されて、命令の可変語長を決定する。第２部分の機械
サイクル中に、第２制御信号が先取りコントロールに与
えられ、この第２制御信号は、所定数の命令語の命令順
序決定装置による使用率の値に応じて、ＰＩＰＥ移動の
量を示す。先取りコントローラ内のキュー・ポインタ
は、先取りコントローラ内のＰＩＰＥ移動量の値に対応
する量だけ、増分されて、命令キュー内の次の命令語を
指し示す。メモリから、次の列の命令が検索されて、命
令キューに記憶される。ただしこのためには、以下の条
件のいずれかが満たされていなければならない。ＰＩＰ
Ｅ移動量と組み合わされたキュー・ポインタが、命令キ
ューのバッファに記憶されている所定数の命令のうち最
後の命令語を指し示していること。ＰＩＰＥ移動量と組
み合わされたキュー・ポインタが、命令キューのバッフ
ァの命令語境界線を越えていること。
【００１０】
【実施例】図１は、本発明の好適な実施例による、デー
タ処理装置１０の構造を図解したブロック図である。デ
ータ処理装置１０は、整数ユニット１２，命令メモリユ
ニット１４，データ・メモリ・ユニット１６．バス・イ
ンターフェース・ユニット（ＢＩＵ：Ｂｕｓ Ｉｎｔｅ
ｒｆａｃｅ Ｕｎｉｔ）１８，システム・バス２０．メ
モリ２２．内部命令データバス２４，内部ワードデータ
バス２６およびバッファ２８，３０とから構成されてい
る。本発明の好適な実施例においては、整数ユニット１
２は、命令ユニット３２と命令先取りユニット（ＩＰ
Ｕ）３４とから構成されている。命令メモリ・ユニット
１４は、命令キャッシュコントローラ３６．命令キャッ
シュ３８および命令変換ルックアサイド・バッファ（Ｉ
ＴＬＢ：Ｉｎｓｔｒｕｃｔｉｏｎ Ｔｒａｎｓｌａｔｉ
ｏｎ Ｌｏｏｋ−ａｓｉｄｅ Ｂｕｆｆｅｒ）４０とか
ら構成されている。同様に、データ・メモリ・ユニット
１６は、データ・キャッシュ・コントローラ４２．デー
タ変換ルックアサイド・バッファ（ＤＴＬＢ：Ｄａｔａ
Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋ−ａｓｉｄｅＢｕ
ｆｆｅｒ）４４およびデータ・キャッシュ４６とから構
成されている。命令キャッシュ・コントローラ３６は、
ＩＴＬＢ４０と、命令キャッシュ３８とを管理する。同
様に、データ・メモリ・コントローラ２２はＤＴＬＢ４
４とデータ・キャッシュ４６とを管理する。好適な実施
例においては、命令キャッシュ３８とデータ・キャッシ
ュ４６とは、４種セット連想キャッシュで、それぞれ４
ＫＢのキャッシュ記憶容量に対し、４個の１６バイトラ
インからなる６４セットを有している。
タ処理装置１０の構造を図解したブロック図である。デ
ータ処理装置１０は、整数ユニット１２，命令メモリユ
ニット１４，データ・メモリ・ユニット１６．バス・イ
ンターフェース・ユニット（ＢＩＵ：Ｂｕｓ Ｉｎｔｅ
ｒｆａｃｅ Ｕｎｉｔ）１８，システム・バス２０．メ
モリ２２．内部命令データバス２４，内部ワードデータ
バス２６およびバッファ２８，３０とから構成されてい
る。本発明の好適な実施例においては、整数ユニット１
２は、命令ユニット３２と命令先取りユニット（ＩＰ
Ｕ）３４とから構成されている。命令メモリ・ユニット
１４は、命令キャッシュコントローラ３６．命令キャッ
シュ３８および命令変換ルックアサイド・バッファ（Ｉ
ＴＬＢ：Ｉｎｓｔｒｕｃｔｉｏｎ Ｔｒａｎｓｌａｔｉ
ｏｎ Ｌｏｏｋ−ａｓｉｄｅ Ｂｕｆｆｅｒ）４０とか
ら構成されている。同様に、データ・メモリ・ユニット
１６は、データ・キャッシュ・コントローラ４２．デー
タ変換ルックアサイド・バッファ（ＤＴＬＢ：Ｄａｔａ
Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋ−ａｓｉｄｅＢｕ
ｆｆｅｒ）４４およびデータ・キャッシュ４６とから構
成されている。命令キャッシュ・コントローラ３６は、
ＩＴＬＢ４０と、命令キャッシュ３８とを管理する。同
様に、データ・メモリ・コントローラ２２はＤＴＬＢ４
４とデータ・キャッシュ４６とを管理する。好適な実施
例においては、命令キャッシュ３８とデータ・キャッシ
ュ４６とは、４種セット連想キャッシュで、それぞれ４
ＫＢのキャッシュ記憶容量に対し、４個の１６バイトラ
インからなる６４セットを有している。
【００１１】図２に示すのは、本発明によるデータ処理
装置１０の命令先取りユニット（ＩＰＵ）３４の内部構
造を図解したブロック図である。ＩＰＵ３４は、バッフ
ァ・デマルチプレクサ（ＢＤＥＭＵＸ）４８，命令キュ
ー５０，バッファ５４および先取りコントローラ５６と
から構成されている。好適な実施例においては、命令キ
ュー５０は８個の命令語（１２８ビット）を持ち、２個
の４語キューバッファＱＵＥＵＥ ＺＥＲＯ，ＱＵＥＵ
Ｅ ＯＮＥ ５１ａ，５１ｂおよび命令マルチプレクサ
（ＩＭＵＸ）５２とから構成されている。従って、ＱＵ
ＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂ
とは、それぞれ６４ビットの広さで、それぞれ４個の命
令語を記憶する。
装置１０の命令先取りユニット（ＩＰＵ）３４の内部構
造を図解したブロック図である。ＩＰＵ３４は、バッフ
ァ・デマルチプレクサ（ＢＤＥＭＵＸ）４８，命令キュ
ー５０，バッファ５４および先取りコントローラ５６と
から構成されている。好適な実施例においては、命令キ
ュー５０は８個の命令語（１２８ビット）を持ち、２個
の４語キューバッファＱＵＥＵＥ ＺＥＲＯ，ＱＵＥＵ
Ｅ ＯＮＥ ５１ａ，５１ｂおよび命令マルチプレクサ
（ＩＭＵＸ）５２とから構成されている。従って、ＱＵ
ＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂ
とは、それぞれ６４ビットの広さで、それぞれ４個の命
令語を記憶する。
【００１２】動作中は、ＩＮＵ３２は、バッファ５４を
介してＩＭＵＸ５２から命令を受け取る。ＩＮＵ３２は
命令語長（命令パイプライン移動）の命令と、実行操作
のための命令を解読する。先取りコントローラ５６内の
プログラム・カウンタ（ＰＣ）は、現在の命令語を指し
示し、キュー・ポインタとして機能する。命令の解読が
終了すると、ＩＮＵ３２は命令パイプライン移動を先取
りコントローラ５６に転送し、先取りコントローラ５６
はそのパイプ移動を現在のＰＣに追加する。先取りコン
トローラ５６は、ＰＣの下位のｎビット（たとえばｎ＝
３）を用いてＩＭＵＸ５２から新しい命令語を選択す
る。本発明においては、８個のキュー・ポインタのうち
の１つが、ラッピング・ファンネル・シフタ（ｗｒａｐ
ｐｉｎｇｆｕｎｎｅｌ ｓｈｉｆｔｅｒ−図３参照）を
通じて、ＩＭＵＸ５２のキューから３個の命令語を選択
し、その３個の命令語はバッファ５４に転送される。先
取りコントローラ５６からＣＯＮＴＲＯＬ（制御）信号
を受信するとすぐに、バッファ５４はＩＮＵ３２に新し
い命令をロードする。この命令の長さは１．２または３
語である。ＩＮＵ３２は再び命令を解読して実行操作お
よび命令長を割り出し、パイプライン移動（０ないし３
語）を先取りコントローラ５６に転送する。先取りコン
トローラ５６はＰＩＰＥ移動の量だけ、ＰＣを進めて、
キュー・ポインタがＰＣの下位３ビットを用いてＩＭＵ
Ｘ５２から新しい命令を選択する。
介してＩＭＵＸ５２から命令を受け取る。ＩＮＵ３２は
命令語長（命令パイプライン移動）の命令と、実行操作
のための命令を解読する。先取りコントローラ５６内の
プログラム・カウンタ（ＰＣ）は、現在の命令語を指し
示し、キュー・ポインタとして機能する。命令の解読が
終了すると、ＩＮＵ３２は命令パイプライン移動を先取
りコントローラ５６に転送し、先取りコントローラ５６
はそのパイプ移動を現在のＰＣに追加する。先取りコン
トローラ５６は、ＰＣの下位のｎビット（たとえばｎ＝
３）を用いてＩＭＵＸ５２から新しい命令語を選択す
る。本発明においては、８個のキュー・ポインタのうち
の１つが、ラッピング・ファンネル・シフタ（ｗｒａｐ
ｐｉｎｇｆｕｎｎｅｌ ｓｈｉｆｔｅｒ−図３参照）を
通じて、ＩＭＵＸ５２のキューから３個の命令語を選択
し、その３個の命令語はバッファ５４に転送される。先
取りコントローラ５６からＣＯＮＴＲＯＬ（制御）信号
を受信するとすぐに、バッファ５４はＩＮＵ３２に新し
い命令をロードする。この命令の長さは１．２または３
語である。ＩＮＵ３２は再び命令を解読して実行操作お
よび命令長を割り出し、パイプライン移動（０ないし３
語）を先取りコントローラ５６に転送する。先取りコン
トローラ５６はＰＩＰＥ移動の量だけ、ＰＣを進めて、
キュー・ポインタがＰＣの下位３ビットを用いてＩＭＵ
Ｘ５２から新しい命令を選択する。
【００１３】命令パイプラインの移動が、ＱＵＥＵＥ
ＺＥＲＯ５１ａまたはＱＵＥＵＥＯＮＥ ５１ｂのいず
れかに記憶されていた命令語を排出すると、先取りコン
トローラ５６はメモリからの命令読み取りリクエストを
起動させて、排出されたキュー・バッファ５１ａまたは
５１ｂを満たす。好適な実施例においては、先取りコン
トローラ５６は、次の命令語のためのＲＥＡＤ ＲＥＱ
ＵＥＳＴ（リクエスト読み取り）信号を命令メモリユニ
ット１４に発する。命令メモリユニット１４は、リクエ
ストされた命令が命令キャッシュ３８内にあるかどうか
を判定する。要求された一連の命令語が命令キャッシュ
３８内にある場合は、キャッシュの「ヒット」が起こ
り、命令メモリユニット１４は適当な半直線（６４ビッ
ト）を、命令キャッシュ３８からＢＤＥＭＵＸ４８に転
送する。先取りコントローラ５６は、ＬＯＡＤ（ロー
ド）信号をＢＥＥＭＵＸ４８に転送し、それによってＱ
ＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１
ｂのローディングを交互に行う。たとえば（図３Ｂに示
されるように）、ＢＤＥＭＵＸ４８は、現在の命令サイ
クル中にキャッシュ・ラインｎの後半の部分をＱＵＥＵ
Ｅ ＯＮＥ ５１ｂにロードして、次の命令サイクル中
に、キャッシュ・ラインｎ＋１の前半部分をＱＵＥＵＥ
ＯＮＥ ５１ｂにロードする。このように、命令キュ
ー５０に対する書き込みが、ＱＵＥＵＥ ＺＥＲＯ５１
ａとＱＵＥＵＥ ＯＮＥ ５１ｂとの間で、メモリアク
セスに無関係に、交互におこなわれる。
ＺＥＲＯ５１ａまたはＱＵＥＵＥＯＮＥ ５１ｂのいず
れかに記憶されていた命令語を排出すると、先取りコン
トローラ５６はメモリからの命令読み取りリクエストを
起動させて、排出されたキュー・バッファ５１ａまたは
５１ｂを満たす。好適な実施例においては、先取りコン
トローラ５６は、次の命令語のためのＲＥＡＤ ＲＥＱ
ＵＥＳＴ（リクエスト読み取り）信号を命令メモリユニ
ット１４に発する。命令メモリユニット１４は、リクエ
ストされた命令が命令キャッシュ３８内にあるかどうか
を判定する。要求された一連の命令語が命令キャッシュ
３８内にある場合は、キャッシュの「ヒット」が起こ
り、命令メモリユニット１４は適当な半直線（６４ビッ
ト）を、命令キャッシュ３８からＢＤＥＭＵＸ４８に転
送する。先取りコントローラ５６は、ＬＯＡＤ（ロー
ド）信号をＢＥＥＭＵＸ４８に転送し、それによってＱ
ＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１
ｂのローディングを交互に行う。たとえば（図３Ｂに示
されるように）、ＢＤＥＭＵＸ４８は、現在の命令サイ
クル中にキャッシュ・ラインｎの後半の部分をＱＵＥＵ
Ｅ ＯＮＥ ５１ｂにロードして、次の命令サイクル中
に、キャッシュ・ラインｎ＋１の前半部分をＱＵＥＵＥ
ＯＮＥ ５１ｂにロードする。このように、命令キュ
ー５０に対する書き込みが、ＱＵＥＵＥ ＺＥＲＯ５１
ａとＱＵＥＵＥ ＯＮＥ ５１ｂとの間で、メモリアク
セスに無関係に、交互におこなわれる。
【００１４】通常、命令キャッシュ３８は１回の命令サ
イクル中に、命令キュー５０をロードする。もし必要な
命令が命令キャッシュ３８内にないときは、命令キャッ
シュコントローラ３６が、命令の先取り中にキャッシュ
「ミス」の発生を判定して、（ＢＩＵ２０を介して）メ
モリ２２に対しＢＵＲＳＴ ＲＥＱＵＥＳＴ （リクエ
ストのバースト）信号を発する。ＢＵＲＳＴ ＲＥＱＵ
ＥＳＴ 信号に応答して、ＢＩＵ２０はメモリ２２から
リクエストされたキャッシュ・ライン全体を検索して、
そのキャッシュ・ラインを命令キャッシュ３８にロード
する。次に命令メモリユニット１４が適当なキャッシュ
半直線をＢＤＥＭＵＸ４８に転送して、命令キュー５０
内に転送させる。
イクル中に、命令キュー５０をロードする。もし必要な
命令が命令キャッシュ３８内にないときは、命令キャッ
シュコントローラ３６が、命令の先取り中にキャッシュ
「ミス」の発生を判定して、（ＢＩＵ２０を介して）メ
モリ２２に対しＢＵＲＳＴ ＲＥＱＵＥＳＴ （リクエ
ストのバースト）信号を発する。ＢＵＲＳＴ ＲＥＱＵ
ＥＳＴ 信号に応答して、ＢＩＵ２０はメモリ２２から
リクエストされたキャッシュ・ライン全体を検索して、
そのキャッシュ・ラインを命令キャッシュ３８にロード
する。次に命令メモリユニット１４が適当なキャッシュ
半直線をＢＤＥＭＵＸ４８に転送して、命令キュー５０
内に転送させる。
【００１５】本発明においては、最適化された命令（た
とえば、移動，シフトおよひ演算／論理命令など）は、
最大３語の長さを有している。与えられた命令の長さは
未知であるので、ＩＮＵ３２が命令を解読するまでは、
ＩＭＵＸ６６はＩＮＵ３２に対して（バッファ５４を介
し）、クロック・サイクル毎に３個の命令語をロードす
る。従って先取りコントローラ５６は、命令キュー５０
内に、ＩＮＵ３２にクロック・サイクル毎に３語の最適
化された命令をロードするのに充分な情報を維持してい
る。このタスクを実行するためには、先取りコントロー
ラ５６はＱＵＥＵＥ ＺＥＲＯ５１ａまたはＱＵＥＵＥ
ＯＮＥ ５１ｂのデータがいつ排出されるのかを判定
して、それにしたがって、空になったキュー・バッファ
ＱＵＥＵＥ ＺＥＲＯ５１ａまたはＱＵＥＵＥ ＯＮＥ
５１ｂを満たさなければならない。本発明では、命令
キュー５０にロードするために用いられる方法は、プロ
グラム・カウンタ（キュー・ポインタ）と、命令解読ま
たは命令実行により指定される、命令の流れ（キュー）
の移動とに基づいている。特に、命令キュー５０は、現
在のキュー・ポインタと命令パイプライン（ＰＩＰＥ）
移動が、（１）ＱＵＥＵＥ ＺＥＲＯ５１ａまたはＱＵ
ＥＵＥ ＯＮＥ ５１ｂの最後のワードであるか、
（２）４語のバッファ境界を越えて、現在のポインタに
よってアクセスされたキュー・バッファ（ＱＵＥＵＥ
ＺＥＲＯ５１ａまたはＱＵＥＵＥ ＯＮＥ５１ｂ）を排
出させたときに、再び満たされる。
とえば、移動，シフトおよひ演算／論理命令など）は、
最大３語の長さを有している。与えられた命令の長さは
未知であるので、ＩＮＵ３２が命令を解読するまでは、
ＩＭＵＸ６６はＩＮＵ３２に対して（バッファ５４を介
し）、クロック・サイクル毎に３個の命令語をロードす
る。従って先取りコントローラ５６は、命令キュー５０
内に、ＩＮＵ３２にクロック・サイクル毎に３語の最適
化された命令をロードするのに充分な情報を維持してい
る。このタスクを実行するためには、先取りコントロー
ラ５６はＱＵＥＵＥ ＺＥＲＯ５１ａまたはＱＵＥＵＥ
ＯＮＥ ５１ｂのデータがいつ排出されるのかを判定
して、それにしたがって、空になったキュー・バッファ
ＱＵＥＵＥ ＺＥＲＯ５１ａまたはＱＵＥＵＥ ＯＮＥ
５１ｂを満たさなければならない。本発明では、命令
キュー５０にロードするために用いられる方法は、プロ
グラム・カウンタ（キュー・ポインタ）と、命令解読ま
たは命令実行により指定される、命令の流れ（キュー）
の移動とに基づいている。特に、命令キュー５０は、現
在のキュー・ポインタと命令パイプライン（ＰＩＰＥ）
移動が、（１）ＱＵＥＵＥ ＺＥＲＯ５１ａまたはＱＵ
ＥＵＥ ＯＮＥ ５１ｂの最後のワードであるか、
（２）４語のバッファ境界を越えて、現在のポインタに
よってアクセスされたキュー・バッファ（ＱＵＥＵＥ
ＺＥＲＯ５１ａまたはＱＵＥＵＥ ＯＮＥ５１ｂ）を排
出させたときに、再び満たされる。
【００１６】図３Ａおよび図３Ｂは、１０個の命令サイ
クル期間に渡る、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥ
ＵＥ ＯＮＥ ５１ｂのローディングと、命令キャッシ
ュ３８の内容とを図解している。１０個の命令サイクル
中には、ＩＮＵ３２には命令キュー５０から、ＩＭＵＸ
６６を介して、各サイクル毎に３語がロードされる。図
３Ａは、命令キャッシュ３８のキャッシュ・ラインｎか
らｎ＋３までのメモリ内容を図示したものである。たと
えばラインｎは、８個の命令語「ＡＡＡＢ ＢＢＣＣ」
を含んでいる。図３Ｂに示すのは、命令キュー５０（Ｑ
ＵＥＵＥ ＺＥＲＯ５１ａおよびＱＵＥＵＥ ＯＮＥ
５１ｂ）のローディングと、命令キャッシュ３８の内容
および命令ユニット３２のパイプライン（ＰＩＰＥ）の
ローディングである。図３Ｂでは、アスタリスクは、命
令サイクル中に、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥ
ＵＥ ＯＮＥ ５１ｂのいずれのキュー・バッファがキ
ャッシュ半直線を受け取ったかを表す。
クル期間に渡る、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥ
ＵＥ ＯＮＥ ５１ｂのローディングと、命令キャッシ
ュ３８の内容とを図解している。１０個の命令サイクル
中には、ＩＮＵ３２には命令キュー５０から、ＩＭＵＸ
６６を介して、各サイクル毎に３語がロードされる。図
３Ａは、命令キャッシュ３８のキャッシュ・ラインｎか
らｎ＋３までのメモリ内容を図示したものである。たと
えばラインｎは、８個の命令語「ＡＡＡＢ ＢＢＣＣ」
を含んでいる。図３Ｂに示すのは、命令キュー５０（Ｑ
ＵＥＵＥ ＺＥＲＯ５１ａおよびＱＵＥＵＥ ＯＮＥ
５１ｂ）のローディングと、命令キャッシュ３８の内容
および命令ユニット３２のパイプライン（ＰＩＰＥ）の
ローディングである。図３Ｂでは、アスタリスクは、命
令サイクル中に、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥ
ＵＥ ＯＮＥ ５１ｂのいずれのキュー・バッファがキ
ャッシュ半直線を受け取ったかを表す。
【００１７】本発明においては、先取りコントローラ５
６は２つのモード、すなわち、逐次モードと、フロー変
化モードで操作することができる。逐次モードでの操作
中は、先取りコントローラ５６は、前述したようにＱＵ
ＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂ
とのローディングを交替に行う。特に逐次モードの操作
では、先取りコントローラ５６は、ＩＮＵ３２のローデ
ィング後、命令キュー５０に残っているワード数に基づ
いて、メモリＲＥＡＤ ＲＥＱＵＲＥＳＴ（読み取りリ
クエスト）信号を発する。逆に、フロー変化モードの操
作中は、先取りコントローラ５６は、命令キュー５０内
に残っているワード数とは関わりなく、ＱＵＥＵＥ Ｚ
ＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂとの両方
に、命令キャッシュ３８（または外部メモリ２２）から
ロードする。このため、ＩＮＵ３２が現在ある命令がフ
ロー変化（ＣＯＦ）命令であると判定すると、ＩＮＵ３
２は先取りコントローラ５６に対してＣＯＦ信号を送
る。ＣＯＦ信号に応答して、先取りコントローラ５６は
たとえばＱＵＥＵＥ ＺＥＲＯ５１ａをロードして、Ｑ
ＵＥＵＥ ＺＥＲＯ５１ａのローディング後ただちに、
ＱＵＥＵＥ ＯＮＥ ５１ｂをロードする。このような
先取りによって、命令キュー５０は、あたかも、ターゲ
ット命令（たとえば分岐点）にインライン命令実行を通
じて到達した場合と同じ状態になる。
６は２つのモード、すなわち、逐次モードと、フロー変
化モードで操作することができる。逐次モードでの操作
中は、先取りコントローラ５６は、前述したようにＱＵ
ＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂ
とのローディングを交替に行う。特に逐次モードの操作
では、先取りコントローラ５６は、ＩＮＵ３２のローデ
ィング後、命令キュー５０に残っているワード数に基づ
いて、メモリＲＥＡＤ ＲＥＱＵＲＥＳＴ（読み取りリ
クエスト）信号を発する。逆に、フロー変化モードの操
作中は、先取りコントローラ５６は、命令キュー５０内
に残っているワード数とは関わりなく、ＱＵＥＵＥ Ｚ
ＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂとの両方
に、命令キャッシュ３８（または外部メモリ２２）から
ロードする。このため、ＩＮＵ３２が現在ある命令がフ
ロー変化（ＣＯＦ）命令であると判定すると、ＩＮＵ３
２は先取りコントローラ５６に対してＣＯＦ信号を送
る。ＣＯＦ信号に応答して、先取りコントローラ５６は
たとえばＱＵＥＵＥ ＺＥＲＯ５１ａをロードして、Ｑ
ＵＥＵＥ ＺＥＲＯ５１ａのローディング後ただちに、
ＱＵＥＵＥ ＯＮＥ ５１ｂをロードする。このような
先取りによって、命令キュー５０は、あたかも、ターゲ
ット命令（たとえば分岐点）にインライン命令実行を通
じて到達した場合と同じ状態になる。
【００１８】図解の目的のみのために描かれた図３Ｂに
示すように、先取りコントローラ５６は命令メモリユニ
ット１４に対してＲＥＡＤ ＲＥＱＵＥＳＴ信号を発し
て、それにより、命令メモリユニット１４はＱＵＥＵＥ
ＺＥＲＯ５１ａおよびＱＵＥＵＥ ＯＮＥ ５１ｂ
に、キャッシュ・ラインｎの内容をロードする。したが
って、ＲＥＡＤ ＲＥＱＵＥＳＴ信号に応答して、命令
メモリユニット１４は、アスタリスクで示されるよう
に、ＱＵＥＵＥ ＺＥＲＯ５１ａに命令語「ＡＡＡＢ」
をロードし、ＱＵＥＵＥ ＯＮＥ ５１ｂには語「ＢＢ
ＣＣ」をロードする。最初の命令サイクルの前半で、Ｉ
ＮＵ３２はＰＩＰＥ内にある現在の命令を解読して（現
在の命令は図３Ｂには示されていない）、０ないし３語
のＰＩＰＥ移動を先取りコントローラ５６に転送する。
つぎにＩＮＵ３２は、命令の実行を従来の方法で進め
る。最初の命令サイクルの後半で、先取りコントローラ
５６は所定のＰＩＰＥ移動に基づきＰＣを進めて、ＩＭ
ＵＸ６６から次のセットの語を選択する。従ってキュー
・ポインタはＩＭＵＸ６６から３語を選択し（「ＡＡ
Ａ」）、それはＩＮＵ３２（ＰＩＰＥ）にロードされ
る。
示すように、先取りコントローラ５６は命令メモリユニ
ット１４に対してＲＥＡＤ ＲＥＱＵＥＳＴ信号を発し
て、それにより、命令メモリユニット１４はＱＵＥＵＥ
ＺＥＲＯ５１ａおよびＱＵＥＵＥ ＯＮＥ ５１ｂ
に、キャッシュ・ラインｎの内容をロードする。したが
って、ＲＥＡＤ ＲＥＱＵＥＳＴ信号に応答して、命令
メモリユニット１４は、アスタリスクで示されるよう
に、ＱＵＥＵＥ ＺＥＲＯ５１ａに命令語「ＡＡＡＢ」
をロードし、ＱＵＥＵＥ ＯＮＥ ５１ｂには語「ＢＢ
ＣＣ」をロードする。最初の命令サイクルの前半で、Ｉ
ＮＵ３２はＰＩＰＥ内にある現在の命令を解読して（現
在の命令は図３Ｂには示されていない）、０ないし３語
のＰＩＰＥ移動を先取りコントローラ５６に転送する。
つぎにＩＮＵ３２は、命令の実行を従来の方法で進め
る。最初の命令サイクルの後半で、先取りコントローラ
５６は所定のＰＩＰＥ移動に基づきＰＣを進めて、ＩＭ
ＵＸ６６から次のセットの語を選択する。従ってキュー
・ポインタはＩＭＵＸ６６から３語を選択し（「ＡＡ
Ａ」）、それはＩＮＵ３２（ＰＩＰＥ）にロードされ
る。
【００１９】第２の命令サイクルの前半で、ＩＮＵ３２
は「ＡＡＡ」命令を解読して、先取りコントローラ５６
に応答し、命令語長が３であることを知らせる。先取り
コントローラ５６は、ＰＩＰＥ移動によって現在のキュ
ー・ポインタを増分させてから、ＱＵＥＵＥ ＺＥＲＯ
５１ａ内には（ＰＩＰＥのロード後は）１語しか残って
いないことを判定する。この判定の結果、先取りコント
ローラ５６はＲＥＡＤＲＥＱＵＥＳＴ信号を命令メモリ
・ユニット１４に伝えて、第２命令サイクルの前半でキ
ャッシュ・ラインｎ＋１の前半（「ＣＤＤＤ」）をＱＵ
ＥＵＥ ＺＥＲＯ５１ａにロードする（矢印で示される
ように）。上記に説明したように、先取りコントローラ
５６は命令キャッシュ３８のアクセスに関わらず、ＱＵ
ＥＵＥＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂの
ローディングを交互に行う。第２の命令サイクルの後半
で、先取りコントローラ５６はＰＣを３だけ進めて、命
令キュー５０から他のセットの語を選択する。したがっ
て、キュー・ポインタはＩＭＵＸ６６から３語を選択し
（「ＢＢＢ」）、それは第２命令サイクルの後半でＰＩ
ＰＥにロードされる。
は「ＡＡＡ」命令を解読して、先取りコントローラ５６
に応答し、命令語長が３であることを知らせる。先取り
コントローラ５６は、ＰＩＰＥ移動によって現在のキュ
ー・ポインタを増分させてから、ＱＵＥＵＥ ＺＥＲＯ
５１ａ内には（ＰＩＰＥのロード後は）１語しか残って
いないことを判定する。この判定の結果、先取りコント
ローラ５６はＲＥＡＤＲＥＱＵＥＳＴ信号を命令メモリ
・ユニット１４に伝えて、第２命令サイクルの前半でキ
ャッシュ・ラインｎ＋１の前半（「ＣＤＤＤ」）をＱＵ
ＥＵＥ ＺＥＲＯ５１ａにロードする（矢印で示される
ように）。上記に説明したように、先取りコントローラ
５６は命令キャッシュ３８のアクセスに関わらず、ＱＵ
ＥＵＥＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂの
ローディングを交互に行う。第２の命令サイクルの後半
で、先取りコントローラ５６はＰＣを３だけ進めて、命
令キュー５０から他のセットの語を選択する。したがっ
て、キュー・ポインタはＩＭＵＸ６６から３語を選択し
（「ＢＢＢ」）、それは第２命令サイクルの後半でＰＩ
ＰＥにロードされる。
【００２０】第３の命令サイクルの前半で、ＩＮＵ３２
は「ＢＢＢ」命令を解読して、上述のように、先取りコ
ントローラ５６に再び応答する。第３命令サイクルの後
半で、先取りコントローラ５６はＰＣを進めて、ＩＭＵ
Ｘ６６から次の命令語のセット（「ＣＣＣ」）を選択し
て、それがＰＩＰＥにロードされる。第４命令サイクル
の前半で、ＩＮＵ３２は「ＣＣＣ」命令を解読して、先
取りコントローラ５６に対して命令語長が３であること
を応答する。先取りコントローラ５６は、ＰＩＰＥ移動
が４語バッファ境界を越えていることを確認して、それ
によってＱＵＥＵＥ ＯＮＥ ５１ｂに格納されている
データを排出する。その結果、先取りコントローラ５６
はＲＥＡＤ ＲＥＱＵＥＳＴ信号を命令メモリ・ユニッ
ト１４に発して、キャッシュ・ラインｎ＋１の後半
（「ＥＥＥＦ」）を、矢印で示されるように、次のサイ
クル中（第５命令サイクルの前半）にＱＵＥＵＥ ＯＮ
Ｅ ５１ｂにロードする。第４命令サイクルの後半で
は、先取りコントローラ５６はＰＣを進めて、ＩＭＵＸ
６６から次のセットの語（「ＤＤＤ」）を選択して、そ
れがＰＩＰＥにロードされる。この逐次の先取り方法
は、ＩＮＵ３２がフロー変化命令を検出するまで継続さ
れる。
は「ＢＢＢ」命令を解読して、上述のように、先取りコ
ントローラ５６に再び応答する。第３命令サイクルの後
半で、先取りコントローラ５６はＰＣを進めて、ＩＭＵ
Ｘ６６から次の命令語のセット（「ＣＣＣ」）を選択し
て、それがＰＩＰＥにロードされる。第４命令サイクル
の前半で、ＩＮＵ３２は「ＣＣＣ」命令を解読して、先
取りコントローラ５６に対して命令語長が３であること
を応答する。先取りコントローラ５６は、ＰＩＰＥ移動
が４語バッファ境界を越えていることを確認して、それ
によってＱＵＥＵＥ ＯＮＥ ５１ｂに格納されている
データを排出する。その結果、先取りコントローラ５６
はＲＥＡＤ ＲＥＱＵＥＳＴ信号を命令メモリ・ユニッ
ト１４に発して、キャッシュ・ラインｎ＋１の後半
（「ＥＥＥＦ」）を、矢印で示されるように、次のサイ
クル中（第５命令サイクルの前半）にＱＵＥＵＥ ＯＮ
Ｅ ５１ｂにロードする。第４命令サイクルの後半で
は、先取りコントローラ５６はＰＣを進めて、ＩＭＵＸ
６６から次のセットの語（「ＤＤＤ」）を選択して、そ
れがＰＩＰＥにロードされる。この逐次の先取り方法
は、ＩＮＵ３２がフロー変化命令を検出するまで継続さ
れる。
【００２１】本発明では、先取りコントローラ５６は、
フロー変化命令（たとえば分岐点命令）に応答して、２
回または３回の４語先取りを行う。前述したように、Ｉ
ＮＵ３２は各命令の命令長および／またはパイプ移動と
を解読して実行操作を行う。フロー変化命令を検出する
と、ＩＮＵ３２は、フロー変化（ＣＯＦ）信号と、命令
アドレスとを先取りコントローラ５６に転送する。ＣＯ
Ｆ信号に応答して、先取りコントローラ５６は必要な数
の命令先取りサイクル（２回または３回の４語先取り）
を、命令の一部として開始する。
フロー変化命令（たとえば分岐点命令）に応答して、２
回または３回の４語先取りを行う。前述したように、Ｉ
ＮＵ３２は各命令の命令長および／またはパイプ移動と
を解読して実行操作を行う。フロー変化命令を検出する
と、ＩＮＵ３２は、フロー変化（ＣＯＦ）信号と、命令
アドレスとを先取りコントローラ５６に転送する。ＣＯ
Ｆ信号に応答して、先取りコントローラ５６は必要な数
の命令先取りサイクル（２回または３回の４語先取り）
を、命令の一部として開始する。
【００２２】本発明においては、ＩＮＵ３２はクロック
・サイクルの前半で、ＰＩＰＥ移動の量（たとえば０な
いし３語）を先取りコントローラ５６に応答する。先取
りコントローラ５６は、クロック・サイクルの後半を使
って、プログラム・カウンタ（キュー・ポインタ）を進
めて、命令キュー５０から他のセットの語を選択する。
命令キュー５０を満たす方法は、プログラム・カウンタ
と、命令解読または命令実行の後にＩＮＵ３２によって
指定される命令ストリーム移動とに基づいている。キュ
ーを満たす方法のモデルを以下に図解する。
・サイクルの前半で、ＰＩＰＥ移動の量（たとえば０な
いし３語）を先取りコントローラ５６に応答する。先取
りコントローラ５６は、クロック・サイクルの後半を使
って、プログラム・カウンタ（キュー・ポインタ）を進
めて、命令キュー５０から他のセットの語を選択する。
命令キュー５０を満たす方法は、プログラム・カウンタ
と、命令解読または命令実行の後にＩＮＵ３２によって
指定される命令ストリーム移動とに基づいている。キュ
ーを満たす方法のモデルを以下に図解する。
【００２３】
【００２４】したがって、本発明においては、キューを
満たす方法は、３語の最適化された命令がＩＮＵＥ３２
（ＰＩＰＥ）にロードされた後、および命令キュー５０
が命令キャッシュ３８からロードされる前に、命令キュ
ー５０内に残っている語数によって決まる。上記のケー
ス１および２に示したように、ＰＩＰＥロード後に命令
キュー内に３語以上が残っていると、先取りコントロー
ラ５６は命令メモリ・ユニット１４に対して、ＲＥＡＤ
ＲＥＱＵＥＳＴを発しない。同様に、すべてのケース
で説明したように、ＰＩＰＥ移動がゼロの場合は、先取
りコントローラ５６はＲＥＡＤ ＲＥＱＵＥＳＴ信号を
発しない。そのため、命令の先取りは起こらない。キュ
ー・ポインタ（ＰＣ）と、ＰＩＰＥ移動（ＭＯＶＥ）
が、４語バッファ境界を越えると、次の命令サイクル中
に必要な命令語が先取りされる（ケース３および４）。
ケース４では、キュー・ポインタはまず命令キューバッ
ファＱＵＥＵＥ ＺＥＲＯ５１ａおよびＱＵＥＵＥ Ｏ
ＮＥ ５１ｂの最後の語を指し示す。その結果、先取り
コントローラ５６は、ＰＩＰＥ移動の量に関わらずＲＥ
ＡＤ ＲＥＱＵＥＳＴ信号を発しない。これは、命令キ
ャッシュ３８からの必要な半直線がすでに検索されてい
るからである（図３Ｂ参照）。
満たす方法は、３語の最適化された命令がＩＮＵＥ３２
（ＰＩＰＥ）にロードされた後、および命令キュー５０
が命令キャッシュ３８からロードされる前に、命令キュ
ー５０内に残っている語数によって決まる。上記のケー
ス１および２に示したように、ＰＩＰＥロード後に命令
キュー内に３語以上が残っていると、先取りコントロー
ラ５６は命令メモリ・ユニット１４に対して、ＲＥＡＤ
ＲＥＱＵＥＳＴを発しない。同様に、すべてのケース
で説明したように、ＰＩＰＥ移動がゼロの場合は、先取
りコントローラ５６はＲＥＡＤ ＲＥＱＵＥＳＴ信号を
発しない。そのため、命令の先取りは起こらない。キュ
ー・ポインタ（ＰＣ）と、ＰＩＰＥ移動（ＭＯＶＥ）
が、４語バッファ境界を越えると、次の命令サイクル中
に必要な命令語が先取りされる（ケース３および４）。
ケース４では、キュー・ポインタはまず命令キューバッ
ファＱＵＥＵＥ ＺＥＲＯ５１ａおよびＱＵＥＵＥ Ｏ
ＮＥ ５１ｂの最後の語を指し示す。その結果、先取り
コントローラ５６は、ＰＩＰＥ移動の量に関わらずＲＥ
ＡＤ ＲＥＱＵＥＳＴ信号を発しない。これは、命令キ
ャッシュ３８からの必要な半直線がすでに検索されてい
るからである（図３Ｂ参照）。
【００２５】好適な実施例において本発明を解説してき
たが、開示された発明は、多くの方法に改変することが
でき、上記に特定されたもの以外のさまざまな実施例を
前提とするものであることは、当業者には明白であろ
う。たとえば、キューを満たす方法を改変して、３語よ
り大きい最適化された命令を、クロック・サイクル毎に
命令ＰＩＰＥにロードすることもできる。特に、命令キ
ュー５０を、たとえば１６命令語（２５６ビット）まで
対応できるような大きさにすると、ＰＩＰＥからの全キ
ャッシュ・ラインのアクセスが可能となる。さらに、Ｉ
ＭＵＸ６６を改変して、３語より大きいセットの語をク
ロック・サイクル毎に命令ＰＩＰＥ内にロードできるよ
うにすることもできる。同様に、ＩＰＵ３４はＩＮＵ３
２に対して、一語長の複数の命令をディスパッチするこ
ともできる。このように、ＩＰＵ３４は、クロック・サ
イクル毎にさまざまな長さの命令を与えたり、さまざま
な数の命令を与えることができ、さらに、ＩＮＵ３２に
よる命令の使用数に応じて、命令キューを満たすことが
できる。したがって、添付された請求項は、本発明の信
念と範囲内に当てはまる全ての修正を含むものとする。
たが、開示された発明は、多くの方法に改変することが
でき、上記に特定されたもの以外のさまざまな実施例を
前提とするものであることは、当業者には明白であろ
う。たとえば、キューを満たす方法を改変して、３語よ
り大きい最適化された命令を、クロック・サイクル毎に
命令ＰＩＰＥにロードすることもできる。特に、命令キ
ュー５０を、たとえば１６命令語（２５６ビット）まで
対応できるような大きさにすると、ＰＩＰＥからの全キ
ャッシュ・ラインのアクセスが可能となる。さらに、Ｉ
ＭＵＸ６６を改変して、３語より大きいセットの語をク
ロック・サイクル毎に命令ＰＩＰＥ内にロードできるよ
うにすることもできる。同様に、ＩＰＵ３４はＩＮＵ３
２に対して、一語長の複数の命令をディスパッチするこ
ともできる。このように、ＩＰＵ３４は、クロック・サ
イクル毎にさまざまな長さの命令を与えたり、さまざま
な数の命令を与えることができ、さらに、ＩＮＵ３２に
よる命令の使用数に応じて、命令キューを満たすことが
できる。したがって、添付された請求項は、本発明の信
念と範囲内に当てはまる全ての修正を含むものとする。
【図１】本発明によるデータ処理装置システムのブロッ
ク図である。
ク図である。
【図２】図１のデータ処理装置の命令先取りユニットの
ブロック図である。
ブロック図である。
【図３Ａ】命令キューをロードする図１の命令キャッシ
ュの４本のラインのメモリ内容を、命令形式で図解した
ものである。
ュの４本のラインのメモリ内容を、命令形式で図解した
ものである。
【図３Ｂ】図２の命令先取りユニットの命令キューのロ
ーディングを図解した表である。
ーディングを図解した表である。
１０ データ処理装置 １２ 整数ユニット １４ 命令メモリ・ユニット １６ データ・メモリ・ユニット １８ バス・インターフェース・ユニット ２０ システム・バス ２２ メモリ ２４ 内部命令データ・バス ２６ 内部ワードデータ・バス ２８・３０ バッファ ３２ 命令ユニット ３４ 命令先取りユニット ３６ 命令キャッシュ・コントローラ ３８ 命令キャッシュ ４０ 命令変換ルックアサイド・バッファ ４２ データ・キャッシュ・コントローラ ４４ データ変換ルックアサイド・バッファ
Claims (3)
- 【請求項１】メモリから一連の命令を先取りする先取り
コントローラを有するデータ処理装置であって、前記一
連の命令内の各命令は可変数の命令語から構成されてお
り、前記一連の命令から所定数の命令語を命令キュー内
に与えるものであるところの先取りを行い、および前記
一連の命令から所定数の命令語を命令キューに与える先
取りコントローラを有するデータ処理装置において、命
令パイプライン（ＰＩＰＥ）内で、前記所定数の命令語
の命令順序決定装置による使用数に応答する命令語の移
動に基づき、前記命令キューを満たす方法であって：前
記所定数の命令語を前記命令順序決定装置に、前記先取
りコントローラ内のキュー・ポインタによって発生され
る第１制御信号に応答して、機械サイクルの第１部分中
に、ロードする段階；前記所定数の命令語を解読して、
前記一連の命令内の第１命令の語長を決定する段階：前
記機械サイクルの第２部分中に、第２制御信号を前記先
取りコントローラに対して発生する段階であって、前記
第２制御信号は、前記所定数の命令語の前記命令順序決
定装置による使用数に対応するＰＩＰＥ移動量を表して
いるところの、前記先取りコントローラに対して第２制
御信号を発生する段階；ＰＩＰＥ移動量に対応する量だ
け、前記先取りコントローラ内の前記キュー・ポインタ
を進めて、前記命令キュー内の次の命令語を指し示す段
階；および前記メモリから次の一連の命令を検索して、
以下の条件のいずれか１つがみたされた場合は、前記命
令キュー内に格納する段階：ＰＩＰＥ移動量と組み合わ
されたキュー・ポインタが前記命令キューのバッファ内
に格納された所定数の命令の最後の命令語を指し示して
いる；またはＰＩＰＥ移動量と組み合わされたキュー・
ポインタが、前記命令キューの前記バッフアの命令語境
界を越えている；とから構成される方法。 - 【請求項２】メモリから複数の命令語を先取りして、命
令キューに格納し、命令パイプライン（ＰＩＰＥ）に対
して、前記命令キューから所定数の命令語を与える先取
りコントローラを有するデータ処理装置において、前記
命令パイプライン（ＰＩＰＥ）の、前記所定数の命令語
の命令順序決定装置による使用数に応答する移動に基づ
き、前記命令キューを満たす方法であって：前記命令順
序決定装置内にある、前記所定数の命令語を解読して、
前記所定数の命令の、前記命令順序決定装置による使用
数に対応するＰＩＰＥの移動量を決定する、機械サイク
ルの第１部分に行われる段階；前記ＰＩＰＥ移動量に対
応する量だけ、前記命令順序決定装置によって発生され
る第１制御信号に応答して、機械サイクルの第２部分中
に前記先取りコントローラ内のキュー・ポインタを進め
る段階；前記メモリから次の一連の命令を検索して、以
下の条件のいずれか１つがみたされた場合は、前記命令
キュー内に格納する段階；ＰＩＰＥ移動量と組み合わさ
れたキュー・ポインタが前記命令キューのバッファ内に
格納された所定数の命令の最後の命令語を指し示してい
る；またはＰＩＰＥ移動量と組み合わされたキュー・ポ
インタが、前記命令キューの前記バッファの命令語境界
を越えている：とから構成される方法。 - 【請求項３】メモリから可変語長の一連の命令を先取り
して、前記一連の命令から所定数の命令を命令キューに
与える先取りコントローラを有するデータ処理装置にお
いて、命令パイプライン（ＰＩＰＥ）内で、前記所定数
の命令の命令順序決定装置による使用数に応答する移動
に基づき、前記命令キューを満たす方法であって：機械
サイクルの第１部分中に、前記命令順序決定装置内にあ
る、現在の命令を解読して；前記現在の命令の語長；お
よび前記命令順序決定装置内にある前記現在の命令の前
記命令順序決定装置による実行と関連するＰＩＰＥ移
動：とを決定する段階；前記命令順序決定装置内にある
前記現在の命令の語長に対応するＰＩＰＥ移動量を示
す、第１制御信号を前記先取りコントローラに与える段
階；前記命令順序決定装置にある前記現在の命令の語長
に対応する、前記ＰＩＰＥ移動量に基づき、機械サイク
ルの第２部分中に前記先取りコントローラ内のキュー・
ポインタを進めて、前記命令キューから次の命令を選択
する段階；および前記メモリから次の一連の命令を検索
して、以下の条件のいずれか１つがみたされた場合は、
前記命令キュー内に格納する段階；ＰＩＰＥ移動量と組
み合わされたキュー・ポインタが前記命令キューのバッ
ファ内に格納された所定数の命令の最後の命令語を指し
示している；またはＰＩＰＥ移動量と組み合わされたキ
ュー・ポインタが、前記命令キューの前記バッファの命
令語境界を横切っている；とから構成される方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45960290A | 1990-01-02 | 1990-01-02 | |
| US459.602 | 1990-01-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05324317A true JPH05324317A (ja) | 1993-12-07 |
| JP2949857B2 JP2949857B2 (ja) | 1999-09-20 |
Family
ID=23825441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2418553A Expired - Fee Related JP2949857B2 (ja) | 1990-01-02 | 1990-12-28 | パイプライン型データプロセッサにおける命令キューを満たす方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5317701A (ja) |
| EP (1) | EP0436341B1 (ja) |
| JP (1) | JP2949857B2 (ja) |
| KR (1) | KR910014804A (ja) |
| DE (1) | DE69030648T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6718426B2 (en) * | 2000-07-19 | 2004-04-06 | Hitachi, Ltd. | Cache memory apparatus and central processor, hand-held device and arithmetic processor using the same |
| KR100856774B1 (ko) * | 2005-12-22 | 2008-09-05 | 인터내셔널 비지네스 머신즈 코포레이션 | 효율적이고 유연성있는 메모리 복사 동작 |
| JP2010282637A (ja) * | 1998-03-18 | 2010-12-16 | Qualcomm Inc | デジタル信号プロセッサ |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5590294A (en) * | 1991-03-19 | 1996-12-31 | Silicon Graphics, Inc. | Method and apparatus for retarting pipeline processing |
| US5572682A (en) * | 1992-04-03 | 1996-11-05 | Cyrix Corporation | Control logic for a sequential data buffer using byte read-enable lines to define and shift the access window |
| JP2744882B2 (ja) * | 1993-01-15 | 1998-04-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | キューにより命令の実行を制御する装置及び方法 |
| US5511174A (en) * | 1993-03-31 | 1996-04-23 | Vlsi Technology, Inc. | Method for controlling the operation of a computer implemented apparatus to selectively execute instructions of different bit lengths |
| US5604909A (en) | 1993-12-15 | 1997-02-18 | Silicon Graphics Computer Systems, Inc. | Apparatus for processing instructions in a computing system |
| US5600806A (en) * | 1994-03-01 | 1997-02-04 | Intel Corporation | Method and apparatus for aligning an instruction boundary in variable length macroinstructions with an instruction buffer |
| US5758116A (en) * | 1994-09-30 | 1998-05-26 | Intel Corporation | Instruction length decoder for generating output length indicia to identity boundaries between variable length instructions |
| US5809529A (en) * | 1995-08-23 | 1998-09-15 | International Business Machines Corporation | Prefetching of committed instructions from a memory to an instruction cache |
| US5781789A (en) * | 1995-08-31 | 1998-07-14 | Advanced Micro Devices, Inc. | Superscaler microprocessor employing a parallel mask decoder |
| US5751945A (en) * | 1995-10-02 | 1998-05-12 | International Business Machines Corporation | Method and system for performance monitoring stalls to identify pipeline bottlenecks and stalls in a processing system |
| US5949971A (en) * | 1995-10-02 | 1999-09-07 | International Business Machines Corporation | Method and system for performance monitoring through identification of frequency and length of time of execution of serialization instructions in a processing system |
| US5691920A (en) * | 1995-10-02 | 1997-11-25 | International Business Machines Corporation | Method and system for performance monitoring of dispatch unit efficiency in a processing system |
| US5729726A (en) * | 1995-10-02 | 1998-03-17 | International Business Machines Corporation | Method and system for performance monitoring efficiency of branch unit operation in a processing system |
| US5797019A (en) * | 1995-10-02 | 1998-08-18 | International Business Machines Corporation | Method and system for performance monitoring time lengths of disabled interrupts in a processing system |
| US5752062A (en) * | 1995-10-02 | 1998-05-12 | International Business Machines Corporation | Method and system for performance monitoring through monitoring an order of processor events during execution in a processing system |
| US5748855A (en) * | 1995-10-02 | 1998-05-05 | Iinternational Business Machines Corporation | Method and system for performance monitoring of misaligned memory accesses in a processing system |
| US5809272A (en) * | 1995-11-29 | 1998-09-15 | Exponential Technology Inc. | Early instruction-length pre-decode of variable-length instructions in a superscalar processor |
| US5619667A (en) * | 1996-03-29 | 1997-04-08 | Integrated Device Technology, Inc. | Method and apparatus for fast fill of translator instruction queue |
| US5983344A (en) * | 1997-03-19 | 1999-11-09 | Integrated Device Technology, Inc. | Combining ALU and memory storage micro instructions by using an address latch to maintain an address calculated by a first micro instruction |
| US6275924B1 (en) * | 1998-09-15 | 2001-08-14 | Texas Instruments Incorporated | System for buffering instructions in a processor by reissuing instruction fetches during decoder stall time |
| KR100638935B1 (ko) * | 1998-06-08 | 2006-10-25 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 데이터 프로세서 |
| DE69935066D1 (de) | 1999-05-03 | 2007-03-22 | St Microelectronics Sa | Befehlsvorausholeinheit |
| EP1247195A4 (en) * | 1999-12-22 | 2005-01-05 | Ubicom Inc | SYSTEM AND METHOD FOR MULTITHREADING WORKING ON COMMAND LEVEL IN AN EMBEDDED PROCESSOR WITH ZERO-TIME CONTEXT SWITCHING |
| US7308686B1 (en) * | 1999-12-22 | 2007-12-11 | Ubicom Inc. | Software input/output using hard real time threads |
| US7047396B1 (en) | 2000-06-22 | 2006-05-16 | Ubicom, Inc. | Fixed length memory to memory arithmetic and architecture for a communications embedded processor system |
| US7082516B1 (en) * | 2000-09-28 | 2006-07-25 | Intel Corporation | Aligning instructions using a variable width alignment engine having an intelligent buffer refill mechanism |
| US6738792B1 (en) | 2001-03-09 | 2004-05-18 | Advanced Micro Devices, Inc. | Parallel mask generator |
| US6898694B2 (en) * | 2001-06-28 | 2005-05-24 | Intel Corporation | High instruction fetch bandwidth in multithread processor using temporary instruction cache to deliver portion of cache line in subsequent clock cycle |
| JP4073721B2 (ja) * | 2002-06-28 | 2008-04-09 | 株式会社ルネサステクノロジ | データ処理装置 |
| US7822950B1 (en) | 2003-01-22 | 2010-10-26 | Ubicom, Inc. | Thread cancellation and recirculation in a computer processor for avoiding pipeline stalls |
| US7469334B1 (en) * | 2004-03-30 | 2008-12-23 | Sun Microsystems, Inc. | Method and apparatus for facilitating a fast restart after speculative execution |
| US8719837B2 (en) * | 2004-05-19 | 2014-05-06 | Synopsys, Inc. | Microprocessor architecture having extendible logic |
| US20060212658A1 (en) * | 2005-03-18 | 2006-09-21 | International Business Machines Corporation. | Prefetch performance of index access by look-ahead prefetch |
| US20070073925A1 (en) * | 2005-09-28 | 2007-03-29 | Arc International (Uk) Limited | Systems and methods for synchronizing multiple processing engines of a microprocessor |
| US8725991B2 (en) * | 2007-09-12 | 2014-05-13 | Qualcomm Incorporated | Register file system and method for pipelined processing |
| WO2012101761A1 (ja) * | 2011-01-25 | 2012-08-02 | 富士通株式会社 | システム、およびデータロード方法 |
| US10216520B2 (en) * | 2014-10-06 | 2019-02-26 | Via Technologies, Inc. | Compressing instruction queue for a microprocessor |
| JP6457836B2 (ja) * | 2015-02-26 | 2019-01-23 | ルネサスエレクトロニクス株式会社 | プロセッサおよび命令コード生成装置 |
| CN106227507B (zh) * | 2016-07-11 | 2019-10-18 | 北京深鉴智能科技有限公司 | 计算系统及其控制器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214029A (ja) * | 1985-03-18 | 1986-09-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 命令先取りバツフア |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2298139A1 (fr) * | 1975-01-16 | 1976-08-13 | Int Computers Ltd | Dispositif de recherche et d'execution des instructions dans un process |
| US4200927A (en) * | 1978-01-03 | 1980-04-29 | International Business Machines Corporation | Multi-instruction stream branch processing mechanism |
| US4516199A (en) * | 1979-10-11 | 1985-05-07 | Nanodata Computer Corporation | Data processing system |
| JPS619734A (ja) * | 1984-06-26 | 1986-01-17 | Nec Corp | プロセツサ制御方式 |
| US4847759A (en) * | 1985-03-18 | 1989-07-11 | International Business Machines Corp. | Register selection mechanism and organization of an instruction prefetch buffer |
| US4714994A (en) * | 1985-04-30 | 1987-12-22 | International Business Machines Corp. | Instruction prefetch buffer control |
| US4791557A (en) * | 1985-07-31 | 1988-12-13 | Wang Laboratories, Inc. | Apparatus and method for monitoring and controlling the prefetching of instructions by an information processing system |
| JPS6356731A (ja) * | 1986-08-27 | 1988-03-11 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPS6398737A (ja) * | 1986-10-15 | 1988-04-30 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPH0772863B2 (ja) * | 1986-10-30 | 1995-08-02 | 日本電気株式会社 | プログラムカウンタ相対アドレス計算方式 |
| US5113515A (en) * | 1989-02-03 | 1992-05-12 | Digital Equipment Corporation | Virtual instruction cache system using length responsive decoded instruction shifting and merging with prefetch buffer outputs to fill instruction buffer |
-
1990
- 1990-12-17 EP EP90313776A patent/EP0436341B1/en not_active Expired - Lifetime
- 1990-12-17 DE DE69030648T patent/DE69030648T2/de not_active Expired - Fee Related
- 1990-12-27 KR KR1019900021914A patent/KR910014804A/ko active IP Right Grant
- 1990-12-28 JP JP2418553A patent/JP2949857B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-19 US US08/005,924 patent/US5317701A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214029A (ja) * | 1985-03-18 | 1986-09-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 命令先取りバツフア |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010282637A (ja) * | 1998-03-18 | 2010-12-16 | Qualcomm Inc | デジタル信号プロセッサ |
| JP2015028793A (ja) * | 1998-03-18 | 2015-02-12 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | デジタル信号プロセッサ |
| JP2016146189A (ja) * | 1998-03-18 | 2016-08-12 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | デジタル信号プロセッサ |
| US6718426B2 (en) * | 2000-07-19 | 2004-04-06 | Hitachi, Ltd. | Cache memory apparatus and central processor, hand-held device and arithmetic processor using the same |
| KR100856774B1 (ko) * | 2005-12-22 | 2008-09-05 | 인터내셔널 비지네스 머신즈 코포레이션 | 효율적이고 유연성있는 메모리 복사 동작 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2949857B2 (ja) | 1999-09-20 |
| EP0436341A3 (en) | 1993-03-17 |
| EP0436341A2 (en) | 1991-07-10 |
| DE69030648D1 (de) | 1997-06-12 |
| KR910014804A (ko) | 1991-08-31 |
| EP0436341B1 (en) | 1997-05-07 |
| DE69030648T2 (de) | 1997-11-13 |
| US5317701A (en) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05324317A (ja) | １，２または３語の命令を順次先取りする方法 | |
| FI80532C (fi) | Centralenhet foer databehandlingssystem. | |
| US5845323A (en) | Way prediction structure for predicting the way of a cache in which an access hits, thereby speeding cache access time | |
| JP6718454B2 (ja) | 選択的ページミス変換プリフェッチによってプログラムメモリコントローラにおけるページ変換ミスレイテンシを隠すこと | |
| US20050066153A1 (en) | Method for processing branch operations | |
| EP0380854A2 (en) | Instruction buffer system for a digital computer | |
| JP3518770B2 (ja) | 命令をその少なくとも１つの実行装置へ迅速にディスパッチする方法および装置 | |
| JP2002091761A (ja) | 命令履歴キャッシングを使用して推測的に命令を実行する回路、製品、およびそのための方法 | |
| KR102604192B1 (ko) | 연산 캐시 | |
| JP2009545820A (ja) | 非シーケンシャル命令アドレスをプリフェッチするための方法および装置 | |
| JPH04225428A (ja) | 性能向上命令キャッシュを備えるデータ処理システム | |
| JP5444889B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
| US20080140934A1 (en) | Store-Through L2 Cache Mode | |
| US7096348B2 (en) | Method and apparatus for allocating entries in a branch target buffer | |
| US20070180156A1 (en) | Method for completing IO commands after an IO translation miss | |
| US5889986A (en) | Instruction fetch unit including instruction buffer and secondary or branch target buffer that transfers prefetched instructions to the instruction buffer | |
| JP2008186233A (ja) | 命令キャッシュプリフェッチ制御方法及びその装置 | |
| JP2002527798A (ja) | ストアアドレス生成およびユニバーサルな依存性ベクトルに基づくロードブロックのためのメカニズム | |
| US6851033B2 (en) | Memory access prediction in a data processing apparatus | |
| US5987235A (en) | Method and apparatus for predecoding variable byte length instructions for fast scanning of instructions | |
| US20090204791A1 (en) | Compound Instruction Group Formation and Execution | |
| US20010054137A1 (en) | Circuit arrangement and method with improved branch prefetching for short branch instructions | |
| US7996655B2 (en) | Multiport execution target delay queue FIFO array | |
| US20050289297A1 (en) | Processor and semiconductor device | |
| JP4111645B2 (ja) | キャッシュミスした後のメモリバスアクセス制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |