JP2949857B2 - パイプライン型データプロセッサにおける命令キューを満たす方法 - Google Patents
パイプライン型データプロセッサにおける命令キューを満たす方法Info
- Publication number
- JP2949857B2 JP2949857B2 JP2418553A JP41855390A JP2949857B2 JP 2949857 B2 JP2949857 B2 JP 2949857B2 JP 2418553 A JP2418553 A JP 2418553A JP 41855390 A JP41855390 A JP 41855390A JP 2949857 B2 JP2949857 B2 JP 2949857B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- queue
- pipeline
- predetermined number
- words
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3814—Implementation provisions of instruction buffers, e.g. prefetch buffer; banks
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
- A47L11/00—Machines for cleaning floors, carpets, furniture, walls, or wall coverings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3816—Instruction alignment, e.g. cache line crossing
Description
【０００１】
【産業上の利用分野】本発明は、一般的にデータ処理装
置に関する。さらに詳しくは命令パイプラインを有する
データ処理装置に関する。
置に関する。さらに詳しくは命令パイプラインを有する
データ処理装置に関する。
【０００２】
【従来の技術】今日の高性能データ処理装置は、各命令
が一連の単純な機械操作から構成されている、複雑な組
合せの命令を実行する。特にこれらのデータ処理装置は
長さの可変する（複数の機械操作）命令と、実行時間
（命令毎に複数のクロック・サイクル）とを有してい
る。これらの可変長命令は、さまざまなアドレス・モー
ドで動作する多くの命令によってなされるメモリ・アク
セスを容易にする。
が一連の単純な機械操作から構成されている、複雑な組
合せの命令を実行する。特にこれらのデータ処理装置は
長さの可変する（複数の機械操作）命令と、実行時間
（命令毎に複数のクロック・サイクル）とを有してい
る。これらの可変長命令は、さまざまなアドレス・モー
ドで動作する多くの命令によってなされるメモリ・アク
セスを容易にする。
【０００３】従来のパイプラインを持たないデータ処理
装置では、各命令は、次の命令が始まる前に最後まで実
行される。全体の性能を高めながら、機械操作の効率を
向上させるためには、従来のデータ処理装置設計にパイ
プラインを有するデータ処理装置が実現された。これら
のパイプラインを有するデータ処理装置は、継続する命
令のサブ操作を重ね合わせることにより、いくつかの命
令を平行に実行することができる。パイプラインを有す
るデータ処理装置が１つの新しい命令を取り出し、クロ
ック・サイクル毎に他の命令の実行を完了させることが
最適である。このため、複雑な命令に必要な実際の実行
時間は変化するが、全体的な実行速度はクロック・サイ
クル毎の１個の命令に近づくことになる。その結果、パ
イプラインを有する処理装置を用いることにより、デー
タ処理装置の全体的な性能が著しく向上する。
装置では、各命令は、次の命令が始まる前に最後まで実
行される。全体の性能を高めながら、機械操作の効率を
向上させるためには、従来のデータ処理装置設計にパイ
プラインを有するデータ処理装置が実現された。これら
のパイプラインを有するデータ処理装置は、継続する命
令のサブ操作を重ね合わせることにより、いくつかの命
令を平行に実行することができる。パイプラインを有す
るデータ処理装置が１つの新しい命令を取り出し、クロ
ック・サイクル毎に他の命令の実行を完了させることが
最適である。このため、複雑な命令に必要な実際の実行
時間は変化するが、全体的な実行速度はクロック・サイ
クル毎の１個の命令に近づくことになる。その結果、パ
イプラインを有する処理装置を用いることにより、デー
タ処理装置の全体的な性能が著しく向上する。
【０００４】１個のサイクル命令実行を行うためには、
命令先取り（プリフェッチ）ユニット（ＩＰＵ：Ｉｎｓ
ｔｒｕｃｔｉｏｎ Ｐｒｅｆｅｔｃｈ Ｕｎｉｔ）は、
クロック・サイクル毎に必要な数の命令を命令パイプラ
イン（ＩＰ：Ｉｎｓｔｒｕｃｔｉｏｎ Ｐｉｐｅｌｉｎ
ｅ）にロードすることのできる命令の流れを保たなけれ
ばならない。もしＩＰＵが、必要な命令の流れを維持す
ることができなければ、そしてＩＰに必要な数の命令語
がロードされなければ、パイプラインの機能停止が起こ
る。従来の技術では、一時的に複数の命令（たとえば４
ないし８個の命令）を記憶する命令キュー（所定数のバ
ッファ）を持つＩＰＵもある。命令キューは、ディスパ
ッチャとして機能し、ＩＰに対して一連の命令を発す
る。プログラム実行中は、命令キューのバッファは、定
期的に空にされる。そのため、バッファを再び満たす機
構が必要である。通常は、追加の論理回路が先取り命令
キューに付加されて、その中に記憶されている各命令か
ら必要な情報を引き出し、命令キューが空になるとそれ
を再び満たす。このような追加の論理回路を導入するこ
とにより、チップ・エリアの有効利用が図られる。
命令先取り（プリフェッチ）ユニット（ＩＰＵ：Ｉｎｓ
ｔｒｕｃｔｉｏｎ Ｐｒｅｆｅｔｃｈ Ｕｎｉｔ）は、
クロック・サイクル毎に必要な数の命令を命令パイプラ
イン（ＩＰ：Ｉｎｓｔｒｕｃｔｉｏｎ Ｐｉｐｅｌｉｎ
ｅ）にロードすることのできる命令の流れを保たなけれ
ばならない。もしＩＰＵが、必要な命令の流れを維持す
ることができなければ、そしてＩＰに必要な数の命令語
がロードされなければ、パイプラインの機能停止が起こ
る。従来の技術では、一時的に複数の命令（たとえば４
ないし８個の命令）を記憶する命令キュー（所定数のバ
ッファ）を持つＩＰＵもある。命令キューは、ディスパ
ッチャとして機能し、ＩＰに対して一連の命令を発す
る。プログラム実行中は、命令キューのバッファは、定
期的に空にされる。そのため、バッファを再び満たす機
構が必要である。通常は、追加の論理回路が先取り命令
キューに付加されて、その中に記憶されている各命令か
ら必要な情報を引き出し、命令キューが空になるとそれ
を再び満たす。このような追加の論理回路を導入するこ
とにより、チップ・エリアの有効利用が図られる。
【０００５】
【発明が解決しようとする課題】再び満たすための機構
は、任意の組合せの１，２または３語の命令をクロック
・サイクル毎にＩＰにロードできるように、命令の流れ
を維持しなければならない。そのうえ、再び満たすため
の機構は、フロー変化命令（たとえば分岐点など）に対
処して、命令キューが必要な命令の流れによって満たさ
れているようにしなければならない。
は、任意の組合せの１，２または３語の命令をクロック
・サイクル毎にＩＰにロードできるように、命令の流れ
を維持しなければならない。そのうえ、再び満たすため
の機構は、フロー変化命令（たとえば分岐点など）に対
処して、命令キューが必要な命令の流れによって満たさ
れているようにしなければならない。
【０００６】従って、本発明の目的は、改良されたデー
タ処理装置先取り機構を提供することである。
タ処理装置先取り機構を提供することである。
【０００７】本発明の他の目的は、格納装置内の命令の
もっとも早い廃棄点を検出することのできる、改良され
たデータ処理装置先取り機構を提供することである。
もっとも早い廃棄点を検出することのできる、改良され
たデータ処理装置先取り機構を提供することである。
【０００８】本発明のさらに他の目的は、命令順序決定
装置によって、命令の使用率に基づき、命令キューを再
び満たすことのできる、改良されたデータ処理装置先取
り機構を提供することである。
装置によって、命令の使用率に基づき、命令キューを再
び満たすことのできる、改良されたデータ処理装置先取
り機構を提供することである。
【０００９】本発明の上記およびその他の目的は、以下
に説明する方法を行うことにより達成される。その方法
は、メモリから命令シーケンスを先取りする先取りコン
トローラを有するデータ・プロセッサにおいて、パイプ
ライン命令ユニットが調べる命令語数に基づき命令キュ
ーを満たす方法であって、各命令は１以上の命令語から
成り、先取りコントローラはメモリに結合され命令キュ
ーに所定数の命令語をロードし、命令キューは所定数の
バッファを有し、バッファは所定の命令語境界を有しメ
モリから取り出された整数個の命令語を格納し、当該方
法は：マシン・サイクルの所定の第１期間において先取
りコントローラ内のキュー・ポインタ（ｑｕｅｕｅ ｐ
ｏｉｎｔｅｒ）により命令キューに与えられる第１制御
信号に応答して、命令シーケンスに含まれる１以上の命
令語から成る第１命令をパイプライン命令ユニットにロ
ードする段階；パイプライン命令ユニットにおいて第１
命令をデコードして第１命令の命令語数を調べる段階で
あって、命令語数は、第１命令がロードされた後パイプ
ライン命令ユニットが調べるパイプ移動量の値に対応す
る、段階；パイプライン命令ユニットにより、マシンサ
イクルの所定の第２期間において第２制御信号を先取り
コントローラに与える段階であって、第２制御信号は第
１命令の命令語数を指示する、段階；先取りコントロー
ラが第２制御信号を受信したことに応答して、キュー・
ポインタの現在値をパイプライン命令ユニットのパイプ
移動量の値に対応する量だけインクリメントする段階で
あって、キュー・ポインタはパイプライン命令ユニット
にロードされる第２命令を指示し、第２命令は命令キュ
ーに格納される１以上の命令語から成る、段階；および
メモリから次の命令シーケンスを取り出して命令キュー
を満たす取出段階から構成され、取出段階は：キュー・
ポインタの現在値と第１命令がロードされた後パイプラ
イン命令ユニットが調べるパイプ移動量とを結合したも
のが、命令キュー内の所定数のバッファ内の１つにおい
て、格納された命令シーケンスにおける最後の命令語を
示す場合又は命令語境界を越えたことを示す場合にメモ
リから次の命令シーケンスを取り出して命令キューを満
たす段階から構成される。
に説明する方法を行うことにより達成される。その方法
は、メモリから命令シーケンスを先取りする先取りコン
トローラを有するデータ・プロセッサにおいて、パイプ
ライン命令ユニットが調べる命令語数に基づき命令キュ
ーを満たす方法であって、各命令は１以上の命令語から
成り、先取りコントローラはメモリに結合され命令キュ
ーに所定数の命令語をロードし、命令キューは所定数の
バッファを有し、バッファは所定の命令語境界を有しメ
モリから取り出された整数個の命令語を格納し、当該方
法は：マシン・サイクルの所定の第１期間において先取
りコントローラ内のキュー・ポインタ（ｑｕｅｕｅ ｐ
ｏｉｎｔｅｒ）により命令キューに与えられる第１制御
信号に応答して、命令シーケンスに含まれる１以上の命
令語から成る第１命令をパイプライン命令ユニットにロ
ードする段階；パイプライン命令ユニットにおいて第１
命令をデコードして第１命令の命令語数を調べる段階で
あって、命令語数は、第１命令がロードされた後パイプ
ライン命令ユニットが調べるパイプ移動量の値に対応す
る、段階；パイプライン命令ユニットにより、マシンサ
イクルの所定の第２期間において第２制御信号を先取り
コントローラに与える段階であって、第２制御信号は第
１命令の命令語数を指示する、段階；先取りコントロー
ラが第２制御信号を受信したことに応答して、キュー・
ポインタの現在値をパイプライン命令ユニットのパイプ
移動量の値に対応する量だけインクリメントする段階で
あって、キュー・ポインタはパイプライン命令ユニット
にロードされる第２命令を指示し、第２命令は命令キュ
ーに格納される１以上の命令語から成る、段階；および
メモリから次の命令シーケンスを取り出して命令キュー
を満たす取出段階から構成され、取出段階は：キュー・
ポインタの現在値と第１命令がロードされた後パイプラ
イン命令ユニットが調べるパイプ移動量とを結合したも
のが、命令キュー内の所定数のバッファ内の１つにおい
て、格納された命令シーケンスにおける最後の命令語を
示す場合又は命令語境界を越えたことを示す場合にメモ
リから次の命令シーケンスを取り出して命令キューを満
たす段階から構成される。
【００１０】
【実施例】図１は、本発明の好適な実施例による、デー
タ処理装置１０の構造を図解したブロック図である。デ
ータ処理装置１０は、整数ユニット１２，命令メモリユ
ニット１４，データ・メモリ・ユニット１６．バス・イ
ンターフェース・ユニット（ＢＩＵ：Ｂｕｓ Ｉｎｔｅ
ｒｆａｃｅ Ｕｎｉｔ）１８，システム・バス２０．メ
モリ２２．内部命令データバス２４，内部ワードデータ
バス２６およびバッファ２８，３０とから構成されてい
る。本発明の好適な実施例においては、整数ユニット１
２は、命令ユニット３２と命令先取りユニット（ＩＰ
Ｕ）３４とから構成されている。命令メモリ・ユニット
１４は、命令キャッシュコントローラ３６．命令キャッ
シュ３８および命令変換ルックアサイド・バッファ（Ｉ
ＴＬＢ：Ｉｎｓｔｒｕｃｔｉｏｎ Ｔｒａｎｓｌａｔｉ
ｏｎ Ｌｏｏｋ−ａｓｉｄｅ Ｂｕｆｆｅｒ）４０とか
ら構成されている。同様に、データ・メモリ・ユニット
１６は、データ・キャッシュ・コントローラ４２．デー
タ変換ルックアサイド・バッファ（ＤＴＬＢ：Ｄａｔａ
Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋ−ａｓｉｄｅＢｕ
ｆｆｅｒ）４４およびデータ・キャッシュ４６とから構
成されている。命令キャッシュ・コントローラ３６は、
ＩＴＬＢ４０と、命令キャッシュ３８とを管理する。同
様に、データ・メモリ・コントローラ２２はＤＴＬＢ４
４とデータ・キャッシュ４６とを管理する。好適な実施
例においては、命令キャッシュ３８とデータ・キャッシ
ュ４６とは、４種セット連想キャッシュで、それぞれ４
ＫＢのキャッシュ記憶容量に対し、４個の１６バイトラ
インからなる６４セットを有している。
タ処理装置１０の構造を図解したブロック図である。デ
ータ処理装置１０は、整数ユニット１２，命令メモリユ
ニット１４，データ・メモリ・ユニット１６．バス・イ
ンターフェース・ユニット（ＢＩＵ：Ｂｕｓ Ｉｎｔｅ
ｒｆａｃｅ Ｕｎｉｔ）１８，システム・バス２０．メ
モリ２２．内部命令データバス２４，内部ワードデータ
バス２６およびバッファ２８，３０とから構成されてい
る。本発明の好適な実施例においては、整数ユニット１
２は、命令ユニット３２と命令先取りユニット（ＩＰ
Ｕ）３４とから構成されている。命令メモリ・ユニット
１４は、命令キャッシュコントローラ３６．命令キャッ
シュ３８および命令変換ルックアサイド・バッファ（Ｉ
ＴＬＢ：Ｉｎｓｔｒｕｃｔｉｏｎ Ｔｒａｎｓｌａｔｉ
ｏｎ Ｌｏｏｋ−ａｓｉｄｅ Ｂｕｆｆｅｒ）４０とか
ら構成されている。同様に、データ・メモリ・ユニット
１６は、データ・キャッシュ・コントローラ４２．デー
タ変換ルックアサイド・バッファ（ＤＴＬＢ：Ｄａｔａ
Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋ−ａｓｉｄｅＢｕ
ｆｆｅｒ）４４およびデータ・キャッシュ４６とから構
成されている。命令キャッシュ・コントローラ３６は、
ＩＴＬＢ４０と、命令キャッシュ３８とを管理する。同
様に、データ・メモリ・コントローラ２２はＤＴＬＢ４
４とデータ・キャッシュ４６とを管理する。好適な実施
例においては、命令キャッシュ３８とデータ・キャッシ
ュ４６とは、４種セット連想キャッシュで、それぞれ４
ＫＢのキャッシュ記憶容量に対し、４個の１６バイトラ
インからなる６４セットを有している。
【００１１】図２に示すのは、本発明によるデータ処理
装置１０の命令先取りユニット（ＩＰＵ）３４の内部構
造を図解したブロック図である。ＩＰＵ３４は、バッフ
ァ・デマルチプレクサ（ＢＤＥＭＵＸ）４８，命令キュ
ー５０，バッファ５４および先取りコントローラ５６と
から構成されている。好適な実施例においては、命令キ
ュー５０は８個の命令語（１２８ビット）を持ち、２個
の４語キューバッファＱＵＥＵＥ ＺＥＲＯ，ＱＵＥＵ
Ｅ ＯＮＥ ５１ａ，５１ｂおよび命令マルチプレクサ
（ＩＭＵＸ）５２とから構成されている。従って、ＱＵ
ＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂ
とは、それぞれ６４ビットの広さで、それぞれ４個の命
令語を記憶する。
装置１０の命令先取りユニット（ＩＰＵ）３４の内部構
造を図解したブロック図である。ＩＰＵ３４は、バッフ
ァ・デマルチプレクサ（ＢＤＥＭＵＸ）４８，命令キュ
ー５０，バッファ５４および先取りコントローラ５６と
から構成されている。好適な実施例においては、命令キ
ュー５０は８個の命令語（１２８ビット）を持ち、２個
の４語キューバッファＱＵＥＵＥ ＺＥＲＯ，ＱＵＥＵ
Ｅ ＯＮＥ ５１ａ，５１ｂおよび命令マルチプレクサ
（ＩＭＵＸ）５２とから構成されている。従って、ＱＵ
ＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂ
とは、それぞれ６４ビットの広さで、それぞれ４個の命
令語を記憶する。
【００１２】動作中は、ＩＮＵ３２は、バッファ５４を
介してＩＭＵＸ５２から命令を受け取る。ＩＮＵ３２
は、受け取った命令の長さ（パイプ移動量）と、その命
令が実行操作すべき内容を解読する。先取りコントロー
ラ５６内のプログラム・カウンタ（ＰＣ）は、現在の命
令語を指し示し、キュー・ポインタとして機能する。命
令の解読が終了すると、ＩＮＵ３２は命令パイプライン
移動を先取りコントローラ５６に転送し、先取りコント
ローラ５６はそのパイプ移動を現在のＰＣに追加する。
先取りコントローラ５６は、ＰＣの下位のｎビット（た
とえばｎ＝３）を用いてＩＭＵＸ５２から新しい命令語
を選択する。本発明においては、８個のキュー・ポイン
タのうちの１つがラッピング・ファンネル・シフタ（ｗ
ｒａｐｐｉｎｇ ｆｕｎｎｅｌ ｓｈｉｆｔｅｒ −
図３参照）を通じて、ＩＭＵＸ５２のキューから３個の
命令語を選択し、その３個の命令語はバッファ５４に転
送される。先取りコントローラ５６からＣＯＮＴＲＯＬ
（制御）信号を受信するとすぐに、バッファ５４はＩＮ
Ｕ３２に新しい命令をロードする。この命令の長さは
１，２または３語である。ＩＮＵ３２は再び命令を解読
して実行操作および命令長を割り出し、パイプライン移
動（０ないし３語）を先取りコントローラ５６に転送す
る。先取りコントローラ５６はＰＩＰＥ移動の量だけ、
ＰＣを進めて、キュー・ポインタがＰＣの下位３ビット
を用いてＩＭＵＸ５２から新しい命令を選択する。
介してＩＭＵＸ５２から命令を受け取る。ＩＮＵ３２
は、受け取った命令の長さ（パイプ移動量）と、その命
令が実行操作すべき内容を解読する。先取りコントロー
ラ５６内のプログラム・カウンタ（ＰＣ）は、現在の命
令語を指し示し、キュー・ポインタとして機能する。命
令の解読が終了すると、ＩＮＵ３２は命令パイプライン
移動を先取りコントローラ５６に転送し、先取りコント
ローラ５６はそのパイプ移動を現在のＰＣに追加する。
先取りコントローラ５６は、ＰＣの下位のｎビット（た
とえばｎ＝３）を用いてＩＭＵＸ５２から新しい命令語
を選択する。本発明においては、８個のキュー・ポイン
タのうちの１つがラッピング・ファンネル・シフタ（ｗ
ｒａｐｐｉｎｇ ｆｕｎｎｅｌ ｓｈｉｆｔｅｒ −
図３参照）を通じて、ＩＭＵＸ５２のキューから３個の
命令語を選択し、その３個の命令語はバッファ５４に転
送される。先取りコントローラ５６からＣＯＮＴＲＯＬ
（制御）信号を受信するとすぐに、バッファ５４はＩＮ
Ｕ３２に新しい命令をロードする。この命令の長さは
１，２または３語である。ＩＮＵ３２は再び命令を解読
して実行操作および命令長を割り出し、パイプライン移
動（０ないし３語）を先取りコントローラ５６に転送す
る。先取りコントローラ５６はＰＩＰＥ移動の量だけ、
ＰＣを進めて、キュー・ポインタがＰＣの下位３ビット
を用いてＩＭＵＸ５２から新しい命令を選択する。
【００１３】命令パイプラインの移動が、ＱＵＥＵＥ
ＺＥＲＯ ５１ａまたはＱＵＥＵＥＯＮＥ ５１ｂのい
ずれかに記憶されていた命令語を排出すると、先取りコ
ントローラ５６はメモリからの命令語読み取りリクエス
トを起動させて、排出されたキュー・バッファ５１ａま
たは５１ｂを満たす。好適な実施例においては、先取り
コントローラ５６は、次の命令語のためのＲＥＡＤ Ｒ
ＥＱＵＥＳＴ（リクエスト読み取り）信号を命令メモリ
ユニツト１４に発する。命令メモリユニット１４は、リ
クエストされた命令が命令キヤツシユ３８内にあるかど
うかを判定する。要求された一連の命令語が命令キヤツ
シユ３８内にある場合は、キャッシュの「ヒット」が起
こり、命令メモリユニツト１４は適当な半直線（６４ビ
ット）を、命令キャッシュ３８からＢＤＥＭＵＸ４８に
転送する。半直線とは後述するように１つのキャッシュ
・ラインに含まれるものの半分のものを意味する。先取
りコントローラ５６は、ＬＯＡＤ（ロード）信号をＢＤ
ＥＭＵＸ４８に転送し、それによってＱＵＥＵＥ ＺＥ
ＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂのローディン
グを交互に行う。たとえば（図３Ｂに示されるよう
に）、ＢＤＥＭＵＸ４８は、現在の命令サイクル中に、
キャッシュ・ラインｎの後半の部分をＱＵＥＵＥ ＯＮ
Ｅ ５１ｂ にロードして、次の命令サイクル中に、キ
ャッシュ・ラインｎ＋１の前半部分をＱＵＥＵＥ ＯＮ
Ｅ ５１ｂにロードする。このように、命令キュー５０
に対する書き込みが、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱ
ＵＥＵＥＯＮＥ５１ｂとの間で、メモリアクセスに無関
係に、交互に行われる。
ＺＥＲＯ ５１ａまたはＱＵＥＵＥＯＮＥ ５１ｂのい
ずれかに記憶されていた命令語を排出すると、先取りコ
ントローラ５６はメモリからの命令語読み取りリクエス
トを起動させて、排出されたキュー・バッファ５１ａま
たは５１ｂを満たす。好適な実施例においては、先取り
コントローラ５６は、次の命令語のためのＲＥＡＤ Ｒ
ＥＱＵＥＳＴ（リクエスト読み取り）信号を命令メモリ
ユニツト１４に発する。命令メモリユニット１４は、リ
クエストされた命令が命令キヤツシユ３８内にあるかど
うかを判定する。要求された一連の命令語が命令キヤツ
シユ３８内にある場合は、キャッシュの「ヒット」が起
こり、命令メモリユニツト１４は適当な半直線（６４ビ
ット）を、命令キャッシュ３８からＢＤＥＭＵＸ４８に
転送する。半直線とは後述するように１つのキャッシュ
・ラインに含まれるものの半分のものを意味する。先取
りコントローラ５６は、ＬＯＡＤ（ロード）信号をＢＤ
ＥＭＵＸ４８に転送し、それによってＱＵＥＵＥ ＺＥ
ＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂのローディン
グを交互に行う。たとえば（図３Ｂに示されるよう
に）、ＢＤＥＭＵＸ４８は、現在の命令サイクル中に、
キャッシュ・ラインｎの後半の部分をＱＵＥＵＥ ＯＮ
Ｅ ５１ｂ にロードして、次の命令サイクル中に、キ
ャッシュ・ラインｎ＋１の前半部分をＱＵＥＵＥ ＯＮ
Ｅ ５１ｂにロードする。このように、命令キュー５０
に対する書き込みが、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱ
ＵＥＵＥＯＮＥ５１ｂとの間で、メモリアクセスに無関
係に、交互に行われる。
【００１４】通常、命令キャッシュ３８は１回の命令サ
イクル中に、命令キュー５０をロードする。もし必要な
命令が命令キャッシュ３８内にないときは、命令キャッ
シュコントローラ３６が、命令の先取り中にキャッシュ
「ミス」の発生を判定して、（ＢＩＵ２０を介して）メ
モリ２２に対しＢＵＲＳＴ ＲＥＱＵＥＳＴ （リクエ
ストのバースト）信号を発する。ＢＵＲＳＴ ＲＥＱＵ
ＥＳＴ 信号に応答して、ＢＩＵ２０はメモリ２２から
リクエストされたキャッシュ・ライン全体を検索して、
そのキャッシュ・ラインを命令キャッシュ３８にロード
する。次に命令メモリユニット１４が適当なキャッシュ
半直線をＢＤＥＭＵＸ４８に転送して、命令キュー５０
内に転送させる。
イクル中に、命令キュー５０をロードする。もし必要な
命令が命令キャッシュ３８内にないときは、命令キャッ
シュコントローラ３６が、命令の先取り中にキャッシュ
「ミス」の発生を判定して、（ＢＩＵ２０を介して）メ
モリ２２に対しＢＵＲＳＴ ＲＥＱＵＥＳＴ （リクエ
ストのバースト）信号を発する。ＢＵＲＳＴ ＲＥＱＵ
ＥＳＴ 信号に応答して、ＢＩＵ２０はメモリ２２から
リクエストされたキャッシュ・ライン全体を検索して、
そのキャッシュ・ラインを命令キャッシュ３８にロード
する。次に命令メモリユニット１４が適当なキャッシュ
半直線をＢＤＥＭＵＸ４８に転送して、命令キュー５０
内に転送させる。
【００１５】本発明においては、最適化された命令（た
とえば、移動、シフトおよび演算／論理命令など）は、
最大３語の長さを有している。与えられた合令の長さは
ＩＮＵ３２が命令を解読するまでは未知であるので、Ｉ
ＮＵＸ５２はＩＮＵ３２に対して（バッファ５４を介
し）、クロック・サイクル毎に３個の命令語をロードす
る。従って先取りコントローラ５６は、命令キュー５０
内に、ＩＮＵ３２にクロック・サイクル毎に３語の最適
化された命令をロードするのに十分な情報を維持してい
る。このタスクを実行するためには、先取りコントロー
ラ５６はＱＵＥＵＥ ＺＥＲＯ ５１ａまたはＱＵＥＵ
Ｅ ＯＮＥ ５１ｂのデータがいつ排出されるのかを判
定して、それにしたがって、空になったキュー・バッフ
ァＱＵＥＵＥ ＺＥＲＯ ５１ａまたはＱＵＥＵＥ Ｏ
ＮＥ ５１ｂを満たさなければならない。本発明では、
命令キュー５０にロードするために用いられる方法は、
プログラム・カウンタ（キュー・ポインタ）と、命令解
読または命令実行により指定される、命令の流れ（キュ
ー）の移動とに基づいている。特に、命令キュー５０
は、現在のキュー・ポインタと命令パイプライン（ＰＩ
ＰＥ）移動が、（１）ＱＵＥＵＥ ＺＥＲＯ ５１ａま
たはＱＵＥＵＥ ＯＮＥ ５１ｂの最後のワードである
か、（２）４語のバッファ境界を越えて、現在のポイン
タによってアクセスされたキュー・バッファ（ＱＵＥＵ
Ｅ ＺＥＲＯ ５１ａまたはＱＵＥＵＥＯＮＥ ５１
ｂ）を排出させたときに、再び満たされる。
とえば、移動、シフトおよび演算／論理命令など）は、
最大３語の長さを有している。与えられた合令の長さは
ＩＮＵ３２が命令を解読するまでは未知であるので、Ｉ
ＮＵＸ５２はＩＮＵ３２に対して（バッファ５４を介
し）、クロック・サイクル毎に３個の命令語をロードす
る。従って先取りコントローラ５６は、命令キュー５０
内に、ＩＮＵ３２にクロック・サイクル毎に３語の最適
化された命令をロードするのに十分な情報を維持してい
る。このタスクを実行するためには、先取りコントロー
ラ５６はＱＵＥＵＥ ＺＥＲＯ ５１ａまたはＱＵＥＵ
Ｅ ＯＮＥ ５１ｂのデータがいつ排出されるのかを判
定して、それにしたがって、空になったキュー・バッフ
ァＱＵＥＵＥ ＺＥＲＯ ５１ａまたはＱＵＥＵＥ Ｏ
ＮＥ ５１ｂを満たさなければならない。本発明では、
命令キュー５０にロードするために用いられる方法は、
プログラム・カウンタ（キュー・ポインタ）と、命令解
読または命令実行により指定される、命令の流れ（キュ
ー）の移動とに基づいている。特に、命令キュー５０
は、現在のキュー・ポインタと命令パイプライン（ＰＩ
ＰＥ）移動が、（１）ＱＵＥＵＥ ＺＥＲＯ ５１ａま
たはＱＵＥＵＥ ＯＮＥ ５１ｂの最後のワードである
か、（２）４語のバッファ境界を越えて、現在のポイン
タによってアクセスされたキュー・バッファ（ＱＵＥＵ
Ｅ ＺＥＲＯ ５１ａまたはＱＵＥＵＥＯＮＥ ５１
ｂ）を排出させたときに、再び満たされる。
【００１６】図３Ａおよび図３Ｂは、１０個の命令サイ
クル期間に渡る、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥ
ＵＥ ＯＮＥ ５１ｂのローディングと、命令キャッシ
ュ３８の内容とを図解している。１０個の命令サイクル
中には、ＩＮＵ３２には命令キュー５０から、ＩＭＵＸ
６６を介して、各サイクル毎に３語がロードされる。図
３Ａは、命令キャッシュ３８のキャッシュ・ラインｎか
らｎ＋３までのメモリ内容を図示したものである。たと
えばラインｎは、８個の命令語「ＡＡＡＢ ＢＢＣＣ」
を含んでいる。図３Ｂに示すのは、命令キュー５０（Ｑ
ＵＥＵＥ ＺＥＲＯ５１ａおよびＱＵＥＵＥ ＯＮＥ
５１ｂ）のローディングと、命令キャッシュ３８の内容
および命令ユニット３２のパイプライン（ＰＩＰＥ）の
ローディングである。図３Ｂでは、アスタリスクは、命
令サイクル中に、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥ
ＵＥ ＯＮＥ ５１ｂのいずれのキュー・バッファがキ
ャッシュ半直線を受け取ったかを表す。
クル期間に渡る、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥ
ＵＥ ＯＮＥ ５１ｂのローディングと、命令キャッシ
ュ３８の内容とを図解している。１０個の命令サイクル
中には、ＩＮＵ３２には命令キュー５０から、ＩＭＵＸ
６６を介して、各サイクル毎に３語がロードされる。図
３Ａは、命令キャッシュ３８のキャッシュ・ラインｎか
らｎ＋３までのメモリ内容を図示したものである。たと
えばラインｎは、８個の命令語「ＡＡＡＢ ＢＢＣＣ」
を含んでいる。図３Ｂに示すのは、命令キュー５０（Ｑ
ＵＥＵＥ ＺＥＲＯ５１ａおよびＱＵＥＵＥ ＯＮＥ
５１ｂ）のローディングと、命令キャッシュ３８の内容
および命令ユニット３２のパイプライン（ＰＩＰＥ）の
ローディングである。図３Ｂでは、アスタリスクは、命
令サイクル中に、ＱＵＥＵＥ ＺＥＲＯ５１ａとＱＵＥ
ＵＥ ＯＮＥ ５１ｂのいずれのキュー・バッファがキ
ャッシュ半直線を受け取ったかを表す。
【００１７】本発明においては、先取りコントローラ５
６は２つのモード、すなわち、逐次モードと、フロー変
化モードで操作することができる。逐次モードでの操作
中は、先取りコントローラ５６は、前述したようにＱＵ
ＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂ
とのローディングを交替に行う。特に逐次モードの操作
では、先取りコントローラ５６は、ＩＮＵ３２のローデ
ィング後、命令キュー５０に残っているワード数に基づ
いて、メモリＲＥＡＤ ＲＥＱＵＲＥＳＴ（読み取りリ
クエスト）信号を発する。逆に、フロー変化モードの操
作中は、先取りコントローラ５６は、命令キュー５０内
に残っているワード数とは関わりなく、ＱＵＥＵＥ Ｚ
ＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂとの両方
に、命令キャッシュ３８（または外部メモリ２２）から
ロードする。このため、ＩＮＵ３２が現在ある命令がフ
ロー変化（ＣＯＦ）命令であると判定すると、ＩＮＵ３
２は先取りコントローラ５６に対してＣＯＦ信号を送
る。ＣＯＦ信号に応答して、先取りコントローラ５６は
たとえばＱＵＥＵＥ ＺＥＲＯ５１ａをロードして、Ｑ
ＵＥＵＥ ＺＥＲＯ５１ａのローディング後ただちに、
ＱＵＥＵＥ ＯＮＥ ５１ｂをロードする。このような
先取りによって、命令キュー５０は、あたかも、ターゲ
ット命令（たとえば分岐点）にインライン命令実行を通
じて到達した場合と同じ状態になる。
６は２つのモード、すなわち、逐次モードと、フロー変
化モードで操作することができる。逐次モードでの操作
中は、先取りコントローラ５６は、前述したようにＱＵ
ＥＵＥ ＺＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂ
とのローディングを交替に行う。特に逐次モードの操作
では、先取りコントローラ５６は、ＩＮＵ３２のローデ
ィング後、命令キュー５０に残っているワード数に基づ
いて、メモリＲＥＡＤ ＲＥＱＵＲＥＳＴ（読み取りリ
クエスト）信号を発する。逆に、フロー変化モードの操
作中は、先取りコントローラ５６は、命令キュー５０内
に残っているワード数とは関わりなく、ＱＵＥＵＥ Ｚ
ＥＲＯ５１ａとＱＵＥＵＥ ＯＮＥ ５１ｂとの両方
に、命令キャッシュ３８（または外部メモリ２２）から
ロードする。このため、ＩＮＵ３２が現在ある命令がフ
ロー変化（ＣＯＦ）命令であると判定すると、ＩＮＵ３
２は先取りコントローラ５６に対してＣＯＦ信号を送
る。ＣＯＦ信号に応答して、先取りコントローラ５６は
たとえばＱＵＥＵＥ ＺＥＲＯ５１ａをロードして、Ｑ
ＵＥＵＥ ＺＥＲＯ５１ａのローディング後ただちに、
ＱＵＥＵＥ ＯＮＥ ５１ｂをロードする。このような
先取りによって、命令キュー５０は、あたかも、ターゲ
ット命令（たとえば分岐点）にインライン命令実行を通
じて到達した場合と同じ状態になる。
【００１８】図解の目的のみのために描かれた図３Ｂに
示すように、先取りコントローラ５６は命令メモリユニ
ット１４に対してＲＥＡＤ ＲＥＱＵＥＳＴ信号を発し
て、それにより、命令メモリユニット１４はＱＵＥＵＥ
ＺＥＲＯ５１ａおよびＱＵＥＵＥ ＯＮＥ ５１ｂ
に、キャッシュ・ラインｎの内容をロードする。したが
って、ＲＥＡＤ ＲＥＱＵＥＳＴ信号に応答して、命令
メモリユニット１４は、アスタリスクで示されるよう
に、ＱＵＥＵＥ ＺＥＲＯ５１ａに命令語「ＡＡＡＢ」
をロードし、ＱＵＥＵＥ ＯＮＥ ５１ｂには語「ＢＢ
ＣＣ」をロードする。最初の命令サイクルの前半で、Ｉ
ＮＵ３２はＰＩＰＥ内にある現在の命令を解読して（現
在の命令は図３Ｂには示されていない）、０ないし３語
のＰＩＰＥ移動を先取りコントローラ５６に転送する。
つぎにＩＮＵ３２は、命令の実行を従来の方法で進め
る。最初の命令サイクルの後半で、先取りコントローラ
５６は所定のＰＩＰＥ移動に基づきＰＣを進めて、ＩＭ
ＵＸ６６から次のセットの語を選択する。従ってキュー
・ポインタはＩＭＵＸ６６から３語を選択し（「ＡＡ
Ａ」）、それはＩＮＵ３２（ＰＩＰＥ）にロードされ
る。
示すように、先取りコントローラ５６は命令メモリユニ
ット１４に対してＲＥＡＤ ＲＥＱＵＥＳＴ信号を発し
て、それにより、命令メモリユニット１４はＱＵＥＵＥ
ＺＥＲＯ５１ａおよびＱＵＥＵＥ ＯＮＥ ５１ｂ
に、キャッシュ・ラインｎの内容をロードする。したが
って、ＲＥＡＤ ＲＥＱＵＥＳＴ信号に応答して、命令
メモリユニット１４は、アスタリスクで示されるよう
に、ＱＵＥＵＥ ＺＥＲＯ５１ａに命令語「ＡＡＡＢ」
をロードし、ＱＵＥＵＥ ＯＮＥ ５１ｂには語「ＢＢ
ＣＣ」をロードする。最初の命令サイクルの前半で、Ｉ
ＮＵ３２はＰＩＰＥ内にある現在の命令を解読して（現
在の命令は図３Ｂには示されていない）、０ないし３語
のＰＩＰＥ移動を先取りコントローラ５６に転送する。
つぎにＩＮＵ３２は、命令の実行を従来の方法で進め
る。最初の命令サイクルの後半で、先取りコントローラ
５６は所定のＰＩＰＥ移動に基づきＰＣを進めて、ＩＭ
ＵＸ６６から次のセットの語を選択する。従ってキュー
・ポインタはＩＭＵＸ６６から３語を選択し（「ＡＡ
Ａ」）、それはＩＮＵ３２（ＰＩＰＥ）にロードされ
る。
【００１９】第２命令サイクルの前半で、ＩＮＵ３２は
「ＡＡＡ」命令を解読して、先取りコントローラ５６に
応答し、命令語長が３であることを知らせる。先取りコ
ントローラ５６は、ＰＩＰＥ移動によって現在のキュー
・ポインタを増分させてから、ＱＵＥＵＥ ＺＥＲＯ
５１ａ内には（ＰＩＰＥのロード後は）１語しか残って
いないことを判定する。この判定の結果に基づいて先取
りコントローラ５６は第２命令サイクルの前半におい
て、キャッシュ・ラインｎ＋１の前半部分（「ＣＤＤ
Ｄ」）をＱＵＥＵＥ ＺＥＲＯ ５１ａにロードするた
め（矢印で示されるように）、ＲＥＡＤ ＲＥＱＵＥＳ
Ｔ信号を命令メモリ・ユニット１４に発する。上記に説
明したように、先取りコントローラ５６は命令キャッシ
ュ３８のアクセスにかかわらず、ＱＵＥＵＥ ＺＥＲＯ
５１ａとＱＵＥＵＥＯＮＥ ５１ｂのローディングを
交互に行う。第２の命令サイクルの後半で、先取りコン
トローラ５６はＰＣを３だけ進めて、命令キュー５０か
ら他のセットの語を選択する。したがって、キュー・ポ
インタはＩＭＵＸ６６から３語を選択し（「ＢＢ
Ｂ」）、それは第２命令サイクルの後半でＰＩＰＥにロ
ードされる。
「ＡＡＡ」命令を解読して、先取りコントローラ５６に
応答し、命令語長が３であることを知らせる。先取りコ
ントローラ５６は、ＰＩＰＥ移動によって現在のキュー
・ポインタを増分させてから、ＱＵＥＵＥ ＺＥＲＯ
５１ａ内には（ＰＩＰＥのロード後は）１語しか残って
いないことを判定する。この判定の結果に基づいて先取
りコントローラ５６は第２命令サイクルの前半におい
て、キャッシュ・ラインｎ＋１の前半部分（「ＣＤＤ
Ｄ」）をＱＵＥＵＥ ＺＥＲＯ ５１ａにロードするた
め（矢印で示されるように）、ＲＥＡＤ ＲＥＱＵＥＳ
Ｔ信号を命令メモリ・ユニット１４に発する。上記に説
明したように、先取りコントローラ５６は命令キャッシ
ュ３８のアクセスにかかわらず、ＱＵＥＵＥ ＺＥＲＯ
５１ａとＱＵＥＵＥＯＮＥ ５１ｂのローディングを
交互に行う。第２の命令サイクルの後半で、先取りコン
トローラ５６はＰＣを３だけ進めて、命令キュー５０か
ら他のセットの語を選択する。したがって、キュー・ポ
インタはＩＭＵＸ６６から３語を選択し（「ＢＢ
Ｂ」）、それは第２命令サイクルの後半でＰＩＰＥにロ
ードされる。
【００２０】第３の命令サイクルの前半で、ＩＮＵ３２
は「ＢＢＢ」命令を解読して、上述のように、先取りコ
ントローラ５６に再び応答する。第３命令サイクルの後
半で、先取りコントローラ５６はＰＣを進めて、ＩＭＵ
Ｘ６６から次の命令語のセット（「ＣＣＣ」）を選択し
て、それがＰＩＰＥにロードされる。第４命令サイクル
の前半で、ＩＮＵ３２は「ＣＣＣ」命令を解読して、先
取りコントローラ５６に対して命令語長が３であること
を応答する。先取りコントローラ５６は、ＰＩＰＥ移動
が４語バッファ境界を越えていることを確認して、それ
によってＱＵＥＵＥ ＯＮＥ ５１ｂに格納されている
データを排出する。その結果、先取りコントローラ５６
はＲＥＡＤ ＲＥＱＵＥＳＴ信号を命令メモリ・ユニッ
ト１４に発して、キャッシュ・ラインｎ＋１の後半
（「ＥＥＥＦ」）を、矢印で示されるように、次のサイ
クル中（第５命令サイクルの前半）にＱＵＥＵＥ ＯＮ
Ｅ ５１ｂにロードする。第４命令サイクルの後半で
は、先取りコントローラ５６はＰＣを進めて、ＩＭＵＸ
６６から次のセットの語（「ＤＤＤ」）を選択して、そ
れがＰＩＰＥにロードされる。この逐次の先取り方法
は、ＩＮＵ３２がフロー変化命令を検出するまで継続さ
れる。
は「ＢＢＢ」命令を解読して、上述のように、先取りコ
ントローラ５６に再び応答する。第３命令サイクルの後
半で、先取りコントローラ５６はＰＣを進めて、ＩＭＵ
Ｘ６６から次の命令語のセット（「ＣＣＣ」）を選択し
て、それがＰＩＰＥにロードされる。第４命令サイクル
の前半で、ＩＮＵ３２は「ＣＣＣ」命令を解読して、先
取りコントローラ５６に対して命令語長が３であること
を応答する。先取りコントローラ５６は、ＰＩＰＥ移動
が４語バッファ境界を越えていることを確認して、それ
によってＱＵＥＵＥ ＯＮＥ ５１ｂに格納されている
データを排出する。その結果、先取りコントローラ５６
はＲＥＡＤ ＲＥＱＵＥＳＴ信号を命令メモリ・ユニッ
ト１４に発して、キャッシュ・ラインｎ＋１の後半
（「ＥＥＥＦ」）を、矢印で示されるように、次のサイ
クル中（第５命令サイクルの前半）にＱＵＥＵＥ ＯＮ
Ｅ ５１ｂにロードする。第４命令サイクルの後半で
は、先取りコントローラ５６はＰＣを進めて、ＩＭＵＸ
６６から次のセットの語（「ＤＤＤ」）を選択して、そ
れがＰＩＰＥにロードされる。この逐次の先取り方法
は、ＩＮＵ３２がフロー変化命令を検出するまで継続さ
れる。
【００２１】本発明では、先取りコントローラ５６は、
フロー変化命令（たとえば分岐点命令）に応答して、２
回または３回の４語先取りを行う。前述したように、Ｉ
ＮＵ３２は各命令の命令長および／またはパイプ移動と
を解読して実行操作を行う。フロー変化命令を検出する
と、ＩＮＵ３２は、フロー変化（ＣＯＦ）信号と、命令
アドレスとを先取りコントローラ５６に転送する。ＣＯ
Ｆ信号に応答して、先取りコントローラ５６は必要な数
の命令先取りサイクル（２回または３回の４語先取り）
を、命令の一部として開始する。
フロー変化命令（たとえば分岐点命令）に応答して、２
回または３回の４語先取りを行う。前述したように、Ｉ
ＮＵ３２は各命令の命令長および／またはパイプ移動と
を解読して実行操作を行う。フロー変化命令を検出する
と、ＩＮＵ３２は、フロー変化（ＣＯＦ）信号と、命令
アドレスとを先取りコントローラ５６に転送する。ＣＯ
Ｆ信号に応答して、先取りコントローラ５６は必要な数
の命令先取りサイクル（２回または３回の４語先取り）
を、命令の一部として開始する。
【００２２】本発明においては、ＩＮＵ３２はクロック
・サイクルの前半で、ＰＩＰＥ移動の量（たとえば０な
いし３語）を先取りコントローラ５６に応答する。先取
りコントローラ５６は、クロック・サイクルの後半を使
って、プログラム・カウンタ（キュー・ポインタ）を進
めて、命令キュー５０から他のセットの語を選択する。
命令キュー５０を満たす方法は、プログラム・カウンタ
と、命令解読または命令実行の後にＩＮＵ３２によって
指定される命令ストリーム移動とに基づいている。キュ
ーを満たす方法のモデルを以下に図解する。
・サイクルの前半で、ＰＩＰＥ移動の量（たとえば０な
いし３語）を先取りコントローラ５６に応答する。先取
りコントローラ５６は、クロック・サイクルの後半を使
って、プログラム・カウンタ（キュー・ポインタ）を進
めて、命令キュー５０から他のセットの語を選択する。
命令キュー５０を満たす方法は、プログラム・カウンタ
と、命令解読または命令実行の後にＩＮＵ３２によって
指定される命令ストリーム移動とに基づいている。キュ
ーを満たす方法のモデルを以下に図解する。
【００２３】
【００２４】したがって、本発明においては、キューを
満たす方法は、３語の最適化された命令がＩＮＵＥ３２
（ＰＩＰＥ）にロードされた後、および命令キュー５０
が命令キャッシュ３８からロードされる前に、命令キュ
ー５０内に残っている語数によって決まる。上記のケー
ス１および２に示したように、ＰＩＰＥロード後に命令
キュー内に３語以上が残っていると、先取りコントロー
ラ５６は命令メモリ・ユニット１４に対して、ＲＥＡＤ
ＲＥＱＵＥＳＴを発しない。同様に、すべてのケース
で説明したように、ＰＩＰＥ移動がゼロの場合は、先取
りコントローラ５６はＲＥＡＤ ＲＥＱＵＥＳＴ信号を
発しない。そのため、命令の先取りは起こらない。キュ
ー・ポインタ（ＰＣ）と、ＰＩＰＥ移動（ＭＯＶＥ）
が、４語バッファ境界を越えると、次の命令サイクル中
に必要な命令語が先取りされる（ケース３および４）。
ケース４では、キュー・ポインタはまず命令キューバッ
ファＱＵＥＵＥ ＺＥＲＯ５１ａおよびＱＵＥＵＥ Ｏ
ＮＥ ５１ｂの最後の語を指し示す。その結果、先取り
コントローラ５６は、ＰＩＰＥ移動の量に関わらずＲＥ
ＡＤ ＲＥＱＵＥＳＴ信号を発しない。これは、命令キ
ャッシュ３８からの必要な半直線がすでに検索されてい
るからである（図３Ｂ参照）。
満たす方法は、３語の最適化された命令がＩＮＵＥ３２
（ＰＩＰＥ）にロードされた後、および命令キュー５０
が命令キャッシュ３８からロードされる前に、命令キュ
ー５０内に残っている語数によって決まる。上記のケー
ス１および２に示したように、ＰＩＰＥロード後に命令
キュー内に３語以上が残っていると、先取りコントロー
ラ５６は命令メモリ・ユニット１４に対して、ＲＥＡＤ
ＲＥＱＵＥＳＴを発しない。同様に、すべてのケース
で説明したように、ＰＩＰＥ移動がゼロの場合は、先取
りコントローラ５６はＲＥＡＤ ＲＥＱＵＥＳＴ信号を
発しない。そのため、命令の先取りは起こらない。キュ
ー・ポインタ（ＰＣ）と、ＰＩＰＥ移動（ＭＯＶＥ）
が、４語バッファ境界を越えると、次の命令サイクル中
に必要な命令語が先取りされる（ケース３および４）。
ケース４では、キュー・ポインタはまず命令キューバッ
ファＱＵＥＵＥ ＺＥＲＯ５１ａおよびＱＵＥＵＥ Ｏ
ＮＥ ５１ｂの最後の語を指し示す。その結果、先取り
コントローラ５６は、ＰＩＰＥ移動の量に関わらずＲＥ
ＡＤ ＲＥＱＵＥＳＴ信号を発しない。これは、命令キ
ャッシュ３８からの必要な半直線がすでに検索されてい
るからである（図３Ｂ参照）。
【００２５】好適な実施例において本発明を解説してき
たが、開示された発明は、多くの方法に改変することが
でき、上記に特定されたもの以外のさまざまな実施例を
前提とするものであることは、当業者には明白であろ
う。たとえば、キューを満たす方法を改変して、３語よ
り大きい最適化された命令を、クロック・サイクル毎に
命令ＰＩＰＥにロードすることもできる。特に、命令キ
ュー５０を、たとえば１６命令語（２５６ビット）まで
対応できるような大きさにすると、ＰＩＰＥからの全キ
ャッシュ・ラインのアクセスが可能となる。さらに、Ｉ
ＭＵＸ６６を改変して、３語より大きいセットの語をク
ロック・サイクル毎に命令ＰＩＰＥ内にロードできるよ
うにすることもできる。同様に、ＩＰＵ３４はＩＮＵ３
２に対して、一語長の複数の命令をディスパッチするこ
ともできる。このように、ＩＰＵ３４は、クロック・サ
イクル毎にさまざまな長さの命令を与えたり、さまざま
な数の命令を与えることができ、さらに、ＩＮＵ３２に
よる命令の使用数に応じて、命令キューを満たすことが
できる。したがって、添付された請求項は、本発明の信
念と範囲内に当てはまる全ての修正を含むものとする。
たが、開示された発明は、多くの方法に改変することが
でき、上記に特定されたもの以外のさまざまな実施例を
前提とするものであることは、当業者には明白であろ
う。たとえば、キューを満たす方法を改変して、３語よ
り大きい最適化された命令を、クロック・サイクル毎に
命令ＰＩＰＥにロードすることもできる。特に、命令キ
ュー５０を、たとえば１６命令語（２５６ビット）まで
対応できるような大きさにすると、ＰＩＰＥからの全キ
ャッシュ・ラインのアクセスが可能となる。さらに、Ｉ
ＭＵＸ６６を改変して、３語より大きいセットの語をク
ロック・サイクル毎に命令ＰＩＰＥ内にロードできるよ
うにすることもできる。同様に、ＩＰＵ３４はＩＮＵ３
２に対して、一語長の複数の命令をディスパッチするこ
ともできる。このように、ＩＰＵ３４は、クロック・サ
イクル毎にさまざまな長さの命令を与えたり、さまざま
な数の命令を与えることができ、さらに、ＩＮＵ３２に
よる命令の使用数に応じて、命令キューを満たすことが
できる。したがって、添付された請求項は、本発明の信
念と範囲内に当てはまる全ての修正を含むものとする。
【図１】本発明によるデータ処理装置システムのブロッ
ク図である。
ク図である。
【図２】図１のデータ処理装置の命令先取りユニットの
ブロック図である。
ブロック図である。
【図３Ａ】命令キューをロードする図１の命令キャッシ
ュの４本のラインのメモリ内容を、命令形式で図解した
ものである。
ュの４本のラインのメモリ内容を、命令形式で図解した
ものである。
【図３Ｂ】図２の命令先取りユニットの命令キューのロ
ーディングを図解した表である。
ーディングを図解した表である。
１０ データ処理装置 １２ 整数ユニット １４ 命令メモリ・ユニット １６ データ・メモリ・ユニット １８ バス・インターフェース・ユニット ２０ システム・バス ２２ メモリ ２４ 内部命令データ・バス ２６ 内部ワードデータ・バス ２８・３０ バッファ ３２ 命令ユニット ３４ 命令先取りユニット ３６ 命令キャッシュ・コントローラ ３８ 命令キャッシュ ４０ 命令変換ルックアサイド・バッファ ４２ データ・キャッシュ・コントローラ ４４ データ変換ルックアサイド・バッファ
フロントページの続き (56)参考文献 特開 昭61−214029（ＪＰ，Ａ) 特開 昭63−24327（ＪＰ，Ａ) 特開 昭56−27455（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 9/38 G06F 9/32
Claims (4)
- 【請求項１】 メモリから命令シーケンスを先取りする
先取りコントローラを有するデータ・プロセッサにおい
て、パイプライン命令ユニットが調べる命令語数に基づ
き命令キューを満たす方法であって、各命令は１以上の
命令語から成り、前記先取りコントローラは前記メモリ
に結合され命令キューに所定数の命令語をロードし、前
記命令キューは所定数のバッファを有し、前記バッファ
は所定の命令語境界を有し前記メモリから取り出された
整数個の命令語を格納し、当該方法は： マシン・サイクルの所定の第１期間において前記先取り
コントローラ内のキュー・ポインタにより前記命令キュ
ーに与えられる第１制御信号に応答して、前記命令シー
ケンスに含まれる１以上の命令語から成る第１命令を前
記パイプライン命令ユニットにロードする段階； 前記パイプライン命令ユニットにおいて前記第１命令を
デコードして前記第１命令の命令語数を調べる段階であ
って、前記命令語数は、前記第１命令がロードされた後
パイプライン命令ユニットが調べるパイプ移動量の値に
対応する、段階； 前記パイプライン命令ユニットにより、前記マシンサイ
クルの所定の第２期間において第２制御信号を前記先取
りコントローラに与える段階であって、前記第２制御信
号は前記第１命令の命令語数を指示する、段階； 前記先取りコントローラが前記第２制御信号を受信した
ことに応答して、前記キュー・ポインタの現在値を前記
パイプライン命令ユニットの前記パイプ移動量の値に対
応する量だけインクリメントする段階であって、前記キ
ュー・ポインタは前記パイプライン命令ユニットにロー
ドされる第２命令を指示し、前記第２命令は前記命令キ
ューに格納される１以上の命令語から成る、段階；およ
び前記メモリから次の命令シーケンスを取り出して前記
命令キューを満たす取出段階から構成され、前記取出段
階は： 前記キュー・ポインタの現在値と前記第１命令がロード
された後前記パイプライン命令ユニットが調べるパイプ
移動量とを結合したものが、前記命令キュー内の前記所
定数のバッファ内の１つにおいて、格納された命令シー
ケンスにおける最後の命令語を示す場合、又は前記キュ
ー・ポインタの現在値と前記第１命令がロードされた後
前記パイプライン命令ユニットが調べるパイプ移動量と
を結合したものが、前記命令キュー内の前記所定数のバ
ッファ内の１つにおいて、命令語境界を越えたことを示
す場合に前記メモリから次の命令シーケンスを取り出し
て前記命令キューを満たす段階から構成される方法。 - 【請求項２】 メモリから所定数の命令語を先取りして
命令キューに格納させる先取りコントローラを有するデ
ータ・プロセッサにおいて、所定数の命令語をロードし
た後パイプライン命令ユニットが調べるパイプ移動量に
基づき前記命令キューを満たす方法であって、前記命令
キューは所定数のバッファを有し、前記バッファは所定
の命令語境界を有し前記メモリから取り出された整数個
の命令語を格納し、各命令は１以上の命令語から成り、
前記先取りコントローラは前記命令キューから前記パイ
プライン命令ユニットに所定数の命令語を提供し、当該
方法は： 前記パイプライン命令ユニットにおいて所定数の命令語
から成る第１命令をデコードして前記パイプライン命令
ユニットのパイプ移動量を調べる段階であって、前記パ
イプ移動量は、マシンサイクルの所定の第１期間におい
て前記パイプライン命令ユニットで使用される前記第１
命令の命令語数に対応する、段階； 前記先取りコントローラが、マシンサイクルの所定の第
２期間において前記パイプライン命令ユニットから第１
制御信号を受信したことに応答して、前記先取りコント
ローラにおけるキュー・ポインタの現在値を前記パイプ
ライン命令ユニットのパイプ移動量に対応する量だけイ
ンクリメントする段階であって、前記第１制御信号は、
前記パイプライン命令ユニットのパイプ移動量を示す、
段階；および前記メモリから次の所定数の命令語を取り
出して前記命令キューを満たす取出段階から構成され、
前記取出段階は： 前記キュー・ポインタの現在値と前記第１命令がロード
された後前記パイプライン命令ユニットが調べるパイプ
移動量とを結合したものが、前記命令キュー内の前記所
定数のバッファ内の１つにおいて、格納された命令シー
ケンスにおける最後の命令語を示す場合、又は前記キュ
ー・ポインタの現在値と前記第１命令がロードされた後
前記パイプライン命令ユニットが調べるパイプ移動量と
を結合したものが、前記命令キュー内の前記所定数のバ
ッファ内の１つにおいて、命令語境界を越えたことを示
す場合に前記メモリから次の所定数の命令語を取り出し
て前記命令キューを満たす段階から構成される方法。 - 【請求項３】 メモリから命令シーケンスを先取りする
先取りコントローラを有するデータ・プロセッサにおい
て、前記パイプライン命令ユニットが使用する命令語数
に応じて前記パイプライン命令ユニットが調べるパイプ
移動量に基づき命令キューを満たす方法であって、前記
命令シーケンスは長さが可変である命令から成り、各命
令は１以上の命令語から成り、前記命令キューは所定数
のバッファを有し前記メモリから取り出された整数個の
命令語を格納し、当該方法は： マシン・サイクルの所定の第１期間において前記パイプ
ライン命令ユニットが所定数の命令語をデコードし、命
令の長さと、該命令を前記パイプライン命令ユニットが
実行した結果生じるパイプライン命令ユニットのパイプ
移動量とを調べる段階； 前記パイプライン命令ユニットが、前記パイプ移動量を
示す第１制御信号を前記先取りコントローラに与える段
階であって、前記パイプ移動量は実行される命令の長さ
の値に対応する、段階； マシンサイクルの所定の第２期間において前記パイプ移
動量に基づいて前記命令キューから次の所定数の命令語
を特定するため、前記先取りコントローラにおいてキュ
ー・ポインタの現在値を進める段階；および前記メモリ
から次の命令シーケンスを取り出して前記命令キューを
満たす取出段階から構成され、前記取出段階は： 前記キュー・ポインタの現在値と所定数の命令語がロー
ドされた後前記パイプライン命令ユニットが調べるパイ
プ移動量とを結合したものが、前記命令キュー内の前記
所定数のバッファ内の１つにおいて、格納された命令シ
ーケンスにおける最後の命令語を示す場合、又は前記キ
ュー・ポインタの現在値と所定数の命令語がロードされ
た後前記パイプライン命令ユニットが調べるパイプ移動
量とを結合したものが、前記命令キュー内の前記所定数
のバッファ内の１つにおいて、命令語境界を越えたこと
を示す場合に前記メモリから次の命令シーケンスを取り
出して前記命令キューを満たす段階から構成される方
法。 - 【請求項４】 メモリから所定数の命令語を先取りして
命令キューに格納させる先取りコントローラを有するデ
ータ・プロセッサにおいて、所定数の命令語をロードし
た後パイプライン命令ユニットが調べる命令語数に基づ
き命令キューを満たす方法であって、各命令は１以上の
命令語から成り、前記命令キューは所定数のバッファを
有し、前記バッファは所定の命令語境界を有し、前記先
取りコントローラは前記命令キューからパイプライン命
令ユニットに所定数の命令語を提供させ、当該方法は： 前記パイプライン命令ユニットにおいて所定数の命令語
から成る第１命令をデコードして前記パイプライン命令
ユニットのパイプ移動量を調べる段階であって、前記パ
イプ移動量は、マシンサイクルの所定の第１期間におい
て前記パイプライン命令ユニットで調べられた第１命令
の命令語数に対応する、段階； 前記マシンサイクルの所定の第２期間において前記パイ
プライン命令ユニットから第１制御信号を受信したこと
に応答して、前記先取りコントローラにおけるキュー・
ポインタの現在値を前記パイプライン命令ユニットのパ
イプ移動量だけインクリメントする段階であって、前記
第１制御信号は前記パイプライン命令ユニットのパイプ
移動量に対応する、段階； 前記キュー・ポインタによりインクリメントした値に基
づき前記マシンサイクルの次のマシンサイクルにおい
て、前記命令キューから次の所定数の命令語を選択して
前記パイプライン命令ユニットにロードする段階；およ
び前記メモリから次の所定数の命令語を取り出して前記
命令キューを満たす取出段階から構成され、前記取出段
階は： 前記キュー・ポインタの現在値と前記第１命令がロード
された後前記パイプライン命令ユニットが調べるパイプ
移動量とを結合したものが、前記命令キュー内の前記所
定数のバッファ内の１つにおいて、格納された命令シー
ケンスにおける最後の命令語を示す場合、又は前記キュ
ー・ポインタの現在値と前記第１命令がロードされた後
前記パイプライン命令ユニットが調べるパイプ移動量と
を結合したものが、前記命令キュー内の前記所定数のバ
ッファ内の１つにおいて、命令語境界を越えたことを示
す場合に前記メモリから次の所定数の命令語を取り出し
て前記命令キューを満たす段階から構成される方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45960290A | 1990-01-02 | 1990-01-02 | |
| US459.602 | 1990-01-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05324317A JPH05324317A (ja) | 1993-12-07 |
| JP2949857B2 true JP2949857B2 (ja) | 1999-09-20 |
Family
ID=23825441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2418553A Expired - Fee Related JP2949857B2 (ja) | 1990-01-02 | 1990-12-28 | パイプライン型データプロセッサにおける命令キューを満たす方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5317701A (ja) |
| EP (1) | EP0436341B1 (ja) |
| JP (1) | JP2949857B2 (ja) |
| KR (1) | KR910014804A (ja) |
| DE (1) | DE69030648T2 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5590294A (en) * | 1991-03-19 | 1996-12-31 | Silicon Graphics, Inc. | Method and apparatus for retarting pipeline processing |
| US5572682A (en) * | 1992-04-03 | 1996-11-05 | Cyrix Corporation | Control logic for a sequential data buffer using byte read-enable lines to define and shift the access window |
| JP2744882B2 (ja) * | 1993-01-15 | 1998-04-28 | インターナショナル・ビジネス・マシーンズ・コーポレイション | キューにより命令の実行を制御する装置及び方法 |
| US5511174A (en) * | 1993-03-31 | 1996-04-23 | Vlsi Technology, Inc. | Method for controlling the operation of a computer implemented apparatus to selectively execute instructions of different bit lengths |
| US5604909A (en) | 1993-12-15 | 1997-02-18 | Silicon Graphics Computer Systems, Inc. | Apparatus for processing instructions in a computing system |
| US5600806A (en) * | 1994-03-01 | 1997-02-04 | Intel Corporation | Method and apparatus for aligning an instruction boundary in variable length macroinstructions with an instruction buffer |
| US5758116A (en) * | 1994-09-30 | 1998-05-26 | Intel Corporation | Instruction length decoder for generating output length indicia to identity boundaries between variable length instructions |
| US5809529A (en) * | 1995-08-23 | 1998-09-15 | International Business Machines Corporation | Prefetching of committed instructions from a memory to an instruction cache |
| US5781789A (en) * | 1995-08-31 | 1998-07-14 | Advanced Micro Devices, Inc. | Superscaler microprocessor employing a parallel mask decoder |
| US5748855A (en) * | 1995-10-02 | 1998-05-05 | Iinternational Business Machines Corporation | Method and system for performance monitoring of misaligned memory accesses in a processing system |
| US5949971A (en) * | 1995-10-02 | 1999-09-07 | International Business Machines Corporation | Method and system for performance monitoring through identification of frequency and length of time of execution of serialization instructions in a processing system |
| US5797019A (en) * | 1995-10-02 | 1998-08-18 | International Business Machines Corporation | Method and system for performance monitoring time lengths of disabled interrupts in a processing system |
| US5729726A (en) * | 1995-10-02 | 1998-03-17 | International Business Machines Corporation | Method and system for performance monitoring efficiency of branch unit operation in a processing system |
| US5751945A (en) * | 1995-10-02 | 1998-05-12 | International Business Machines Corporation | Method and system for performance monitoring stalls to identify pipeline bottlenecks and stalls in a processing system |
| US5752062A (en) * | 1995-10-02 | 1998-05-12 | International Business Machines Corporation | Method and system for performance monitoring through monitoring an order of processor events during execution in a processing system |
| US5691920A (en) * | 1995-10-02 | 1997-11-25 | International Business Machines Corporation | Method and system for performance monitoring of dispatch unit efficiency in a processing system |
| US5809272A (en) * | 1995-11-29 | 1998-09-15 | Exponential Technology Inc. | Early instruction-length pre-decode of variable-length instructions in a superscalar processor |
| US5619667A (en) * | 1996-03-29 | 1997-04-08 | Integrated Device Technology, Inc. | Method and apparatus for fast fill of translator instruction queue |
| US5983344A (en) * | 1997-03-19 | 1999-11-09 | Integrated Device Technology, Inc. | Combining ALU and memory storage micro instructions by using an address latch to maintain an address calculated by a first micro instruction |
| AU2986099A (en) * | 1998-03-18 | 1999-10-11 | Qualcomm Incorporated | A digital signal processor |
| US6275924B1 (en) * | 1998-09-15 | 2001-08-14 | Texas Instruments Incorporated | System for buffering instructions in a processor by reissuing instruction fetches during decoder stall time |
| KR100638935B1 (ko) * | 1998-06-08 | 2006-10-25 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 데이터 프로세서 |
| DE69935066D1 (de) | 1999-05-03 | 2007-03-22 | St Microelectronics Sa | Befehlsvorausholeinheit |
| AU2597401A (en) * | 1999-12-22 | 2001-07-03 | Ubicom, Inc. | System and method for instruction level multithreading in an embedded processor using zero-time context switching |
| US7308686B1 (en) * | 1999-12-22 | 2007-12-11 | Ubicom Inc. | Software input/output using hard real time threads |
| US7047396B1 (en) | 2000-06-22 | 2006-05-16 | Ubicom, Inc. | Fixed length memory to memory arithmetic and architecture for a communications embedded processor system |
| JP3973129B2 (ja) * | 2000-07-19 | 2007-09-12 | 株式会社日立製作所 | キャッシュメモリ装置及びそれを用いた中央演算処理装置 |
| US7082516B1 (en) | 2000-09-28 | 2006-07-25 | Intel Corporation | Aligning instructions using a variable width alignment engine having an intelligent buffer refill mechanism |
| US6738792B1 (en) | 2001-03-09 | 2004-05-18 | Advanced Micro Devices, Inc. | Parallel mask generator |
| US6898694B2 (en) * | 2001-06-28 | 2005-05-24 | Intel Corporation | High instruction fetch bandwidth in multithread processor using temporary instruction cache to deliver portion of cache line in subsequent clock cycle |
| JP4073721B2 (ja) * | 2002-06-28 | 2008-04-09 | 株式会社ルネサステクノロジ | データ処理装置 |
| US7822950B1 (en) | 2003-01-22 | 2010-10-26 | Ubicom, Inc. | Thread cancellation and recirculation in a computer processor for avoiding pipeline stalls |
| US7469334B1 (en) * | 2004-03-30 | 2008-12-23 | Sun Microsystems, Inc. | Method and apparatus for facilitating a fast restart after speculative execution |
| US20050278517A1 (en) * | 2004-05-19 | 2005-12-15 | Kar-Lik Wong | Systems and methods for performing branch prediction in a variable length instruction set microprocessor |
| US20060212658A1 (en) * | 2005-03-18 | 2006-09-21 | International Business Machines Corporation. | Prefetch performance of index access by look-ahead prefetch |
| US20070073925A1 (en) * | 2005-09-28 | 2007-03-29 | Arc International (Uk) Limited | Systems and methods for synchronizing multiple processing engines of a microprocessor |
| US7454585B2 (en) * | 2005-12-22 | 2008-11-18 | International Business Machines Corporation | Efficient and flexible memory copy operation |
| US8725991B2 (en) * | 2007-09-12 | 2014-05-13 | Qualcomm Incorporated | Register file system and method for pipelined processing |
| WO2012101761A1 (ja) * | 2011-01-25 | 2012-08-02 | 富士通株式会社 | システム、およびデータロード方法 |
| US10216520B2 (en) * | 2014-10-06 | 2019-02-26 | Via Technologies, Inc. | Compressing instruction queue for a microprocessor |
| JP6457836B2 (ja) | 2015-02-26 | 2019-01-23 | ルネサスエレクトロニクス株式会社 | プロセッサおよび命令コード生成装置 |
| CN106227507B (zh) * | 2016-07-11 | 2019-10-18 | 北京深鉴智能科技有限公司 | 计算系统及其控制器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2298139A1 (fr) * | 1975-01-16 | 1976-08-13 | Int Computers Ltd | Dispositif de recherche et d'execution des instructions dans un process |
| US4200927A (en) * | 1978-01-03 | 1980-04-29 | International Business Machines Corporation | Multi-instruction stream branch processing mechanism |
| US4516199A (en) * | 1979-10-11 | 1985-05-07 | Nanodata Computer Corporation | Data processing system |
| JPS619734A (ja) * | 1984-06-26 | 1986-01-17 | Nec Corp | プロセツサ制御方式 |
| US4847759A (en) * | 1985-03-18 | 1989-07-11 | International Business Machines Corp. | Register selection mechanism and organization of an instruction prefetch buffer |
| CA1233270A (en) * | 1985-03-18 | 1988-02-23 | Vojin G. Oklobdzija | Register selection mechanism and organization of an instruction prefetch buffer |
| US4714994A (en) * | 1985-04-30 | 1987-12-22 | International Business Machines Corp. | Instruction prefetch buffer control |
| US4791557A (en) * | 1985-07-31 | 1988-12-13 | Wang Laboratories, Inc. | Apparatus and method for monitoring and controlling the prefetching of instructions by an information processing system |
| JPS6356731A (ja) * | 1986-08-27 | 1988-03-11 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPS6398737A (ja) * | 1986-10-15 | 1988-04-30 | Mitsubishi Electric Corp | デ−タ処理装置 |
| JPH0772863B2 (ja) * | 1986-10-30 | 1995-08-02 | 日本電気株式会社 | プログラムカウンタ相対アドレス計算方式 |
| US5113515A (en) * | 1989-02-03 | 1992-05-12 | Digital Equipment Corporation | Virtual instruction cache system using length responsive decoded instruction shifting and merging with prefetch buffer outputs to fill instruction buffer |
-
1990
- 1990-12-17 DE DE69030648T patent/DE69030648T2/de not_active Expired - Fee Related
- 1990-12-17 EP EP90313776A patent/EP0436341B1/en not_active Expired - Lifetime
- 1990-12-27 KR KR1019900021914A patent/KR910014804A/ko active IP Right Grant
- 1990-12-28 JP JP2418553A patent/JP2949857B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-19 US US08/005,924 patent/US5317701A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0436341B1 (en) | 1997-05-07 |
| US5317701A (en) | 1994-05-31 |
| EP0436341A2 (en) | 1991-07-10 |
| DE69030648T2 (de) | 1997-11-13 |
| EP0436341A3 (en) | 1993-03-17 |
| KR910014804A (ko) | 1991-08-31 |
| DE69030648D1 (de) | 1997-06-12 |
| JPH05324317A (ja) | 1993-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2949857B2 (ja) | パイプライン型データプロセッサにおける命令キューを満たす方法 | |
| EP0380854B1 (en) | Instruction buffer system for a digital computer | |
| JP3800383B2 (ja) | コンピュータのランダムアクセスメモリシステム | |
| US5907702A (en) | Method and apparatus for decreasing thread switch latency in a multithread processor | |
| US6253287B1 (en) | Using three-dimensional storage to make variable-length instructions appear uniform in two dimensions | |
| US4873629A (en) | Instruction processing unit for computer | |
| EP0391517A2 (en) | Method and apparatus for ordering and queueing multiple memory access requests | |
| IE990754A1 (en) | An apparatus for software initiated prefetch and method therefor | |
| TW200842703A (en) | Branch predictor directed prefetch | |
| US20080140934A1 (en) | Store-Through L2 Cache Mode | |
| US6658534B1 (en) | Mechanism to reduce instruction cache miss penalties and methods therefor | |
| KR100638935B1 (ko) | 데이터 프로세서 | |
| US6275903B1 (en) | Stack cache miss handling | |
| US5752263A (en) | Apparatus and method for reducing read miss latency by predicting sequential instruction read-aheads | |
| JP3732555B2 (ja) | 非逐次アクセスの実効待ち時間が短いパイプライン・キャッシュシステム | |
| EP1413953A2 (en) | Instruction prefetch method and apparatus for conditional branch instructions | |
| US5897654A (en) | Method and system for efficiently fetching from cache during a cache fill operation | |
| US7430657B2 (en) | System, method and device for queuing branch predictions | |
| US6654872B1 (en) | Variable length instruction alignment device and method | |
| KR19990003937A (ko) | 프리페치 장치 | |
| EP0116600B1 (en) | Pre-execution next address calculating mechanism | |
| JPH02242429A (ja) | パイプライン浮動小数点ロード・インストラクシヨン回路 | |
| US7996655B2 (en) | Multiport execution target delay queue FIFO array | |
| US7769987B2 (en) | Single hot forward interconnect scheme for delayed execution pipelines | |
| JPH0331933A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070709 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080709 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090709 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |