JPH05315358A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05315358A
JPH05315358A JP11898992A JP11898992A JPH05315358A JP H05315358 A JPH05315358 A JP H05315358A JP 11898992 A JP11898992 A JP 11898992A JP 11898992 A JP11898992 A JP 11898992A JP H05315358 A JPH05315358 A JP H05315358A
Authority
JP
Japan
Prior art keywords
active layer
layer
gate electrode
polycrystalline
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11898992A
Other languages
Japanese (ja)
Other versions
JP3020729B2 (en
Inventor
Michiko Takei
美智子 竹井
Yasuyoshi Mishima
康由 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4118989A priority Critical patent/JP3020729B2/en
Publication of JPH05315358A publication Critical patent/JPH05315358A/en
Application granted granted Critical
Publication of JP3020729B2 publication Critical patent/JP3020729B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To provide technique for efficiently modifying an active layer made of a polycrystalline Si layer or an amorphous Si layer deposited on an insulator in a method for manufacturing an SiMOS type semiconductor device including an ion implanting step. CONSTITUTION:The method for manufacturing a semiconductor device comprises the steps of depositing a polycrystalline Si layer or an amorphous Si layer as an active layer 2 on a substrate 1, forming a gate electrode 4 on the active layer through a gate insulating film 3, and ionizing source gas 5 containing a compound of an uncombined hand terminating element of Si and an impurity element and ion implanting the layer 2 by an acceleration energy of arriving a deep peak of the uncombined hand terminating element at the active layer under the electrode 4 without mass separation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にイオン注入工程を含むSiMOS型半導体
装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a SiMOS type semiconductor device including an ion implantation step.

【0002】近年、Siテクノロジーの急速な進歩によ
って、集積回路の高速化、高密度化、多機能化が加速さ
れている。その中でも、絶縁物上へのSi層堆積技術、
いわゆるSOIは3次元配線技術とも絡んできわめて重
要な開発ターゲットとなっている。
In recent years, rapid advances in Si technology have accelerated the speed, density and multifunction of integrated circuits. Among them, Si layer deposition technology on insulators,
So-called SOI has become a very important development target in connection with three-dimensional wiring technology.

【0003】この技術には、活性層をSi単結晶とする
高機能化志向と、活性層を多結晶Siまたは非晶質Si
で構成する低価格化志向の流れが含まれる。前者は、微
細化技術を追求し、超LSIの製造に役立てる目的で、
また後者はジャイアントマイクロエレクトロニクスとい
われる固体画像撮影、表示、印刷装置への応用等を目的
としている。
[0003] In this technique, there is a tendency toward high functionality in which the active layer is made of Si single crystal, and the active layer is made of polycrystalline Si or amorphous Si.
Includes a trend toward lower prices that consists of The former aims at pursuing miniaturization technology and making it useful for VLSI manufacturing.
The latter is intended for application to solid-state image capturing, display, and printing devices called giant microelectronics.

【0004】ジャイアントマイクロエレクトロニクスに
おいては、比較的大面積のガラス基板上に多結晶Siや
非晶質Siを活性層とする薄膜電界効果型トランジスタ
が、キーデバイスとして形成される。
In giant microelectronics, a thin film field effect transistor having polycrystalline Si or amorphous Si as an active layer is formed as a key device on a glass substrate having a relatively large area.

【0005】[0005]

【従来の技術】ガラス基板上への薄膜トランジスタは、
活性層が多結晶または非晶質であるため、キャリア移動
度が小さく、またリーク電流も無視できない。大型画面
の場合、広い面積に数多くの薄膜トランジスタが形成さ
れるが、画面全体に亘って均一な特性を有する薄膜トラ
ンジスタを形成することは容易ではない。
2. Description of the Related Art A thin film transistor on a glass substrate is
Since the active layer is polycrystalline or amorphous, the carrier mobility is small and the leak current cannot be ignored. In the case of a large screen, many thin film transistors are formed in a large area, but it is not easy to form a thin film transistor having uniform characteristics over the entire screen.

【0006】薄膜トランジスタの特性向上の一手段は、
活性層内のSi未結合手(ダングリングボンド)の終端
処理である。すなわち、ターミネータと呼ばれる水素や
弗素、塩素原子を活性層内に導入し、Siの未結合手と
化学結合せしめることによって、信号伝達キャリアのト
ラップや再結合中心をつぶし、また粒界における電位障
壁を低下させる。
One means for improving the characteristics of thin film transistors is
This is a termination process of Si dangling bonds (dangling bonds) in the active layer. That is, by introducing hydrogen, fluorine, or chlorine atoms called terminators into the active layer and chemically bonding with the dangling bonds of Si, the traps and recombination centers of signal transmission carriers are crushed, and the potential barrier at grain boundaries is reduced. Lower.

【0007】信号伝達キャリアは、SiMOS型デバイ
スである薄膜トランジスタ(TFT)の活性層表面近傍
に形成されるチャネルを走行するので、TFTのソー
ス、チャネルおよびドレインの、特にSi層表面領域で
終端処理を行なうことが重要である。
Since the signal transmission carrier travels in a channel formed in the vicinity of the surface of the active layer of a thin film transistor (TFT) which is a SiMOS type device, it is necessary to terminate the source, channel and drain of the TFT, especially in the surface region of the Si layer. It is important to do.

【0008】従来は、多結晶SiTFTの場合、ゲート
電極を形成後、これをマスクとして自己整合的に不純物
のイオン注入を行ない、高不純物濃度のソースおよびド
レイン領域を形成する。
Conventionally, in the case of a polycrystalline SiTFT, after forming a gate electrode, ion implantation of impurities is performed in a self-aligned manner using the gate electrode as a mask to form source and drain regions of high impurity concentration.

【0009】しかる後、6〜7時間、あるいはそれ以上
に亘って昇温状態で水素プラズマ中で処理するか、プラ
ズマSiNx 膜から水素拡散するかして終端化処理を行
なっていた。不純物イオンに続いて、水素イオンを打込
み熱処理する等の方法も提案されている。
Thereafter, the terminating treatment was performed for 6 to 7 hours or more by performing the treatment in hydrogen plasma at a temperature rising state or by hydrogen diffusion from the plasma SiN x film. A method of implanting hydrogen ions after the impurity ions and performing heat treatment has also been proposed.

【0010】一方、非晶質SiTFTの場合、SiNx
のゲート絶縁膜および非晶質Si活性層を連続的にプラ
ズマCVD法で形成するのが一般的である。プラズマC
VDによって成膜中には通常5〜8%の水素が含有され
るが、SiNx 膜の膜質が低く(欠陥が多く)、またS
iNx とSiの界面準位の多さも指摘されており、デバ
イス特性は多結晶SiTFTより相当低い。
On the other hand, in the case of amorphous SiTFT, SiN x
It is general that the gate insulating film and the amorphous Si active layer are continuously formed by the plasma CVD method. Plasma C
Although 5 to 8% of hydrogen is normally contained during film formation by VD, the quality of the SiN x film is low (there are many defects), and S
It is also pointed out that there are many interface states between iN x and Si, and the device characteristics are considerably lower than those of polycrystalline Si TFTs.

【0011】[0011]

【発明が解決しようとする課題】上記した多結晶SiT
FTの結晶性向上法は、工程に時間を要し、また余分な
工程を必要とするのでスループットが小さいという問題
点がある。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention Polycrystalline SiT
The FT crystallinity improving method has a problem that the throughput is small because it requires a long process and an extra process.

【0012】また、非晶質SiTFTの場合、SiNx
膜および界面の問題に加えてプラズマCVDによって導
入されるSi膜中の水素濃度が制御できず、成膜特性の
均質性、再現性に問題を残している。
In the case of amorphous SiTFT, SiN x
In addition to the problems of the film and interface, the hydrogen concentration in the Si film introduced by plasma CVD cannot be controlled, leaving problems in the homogeneity and reproducibility of film formation characteristics.

【0013】本発明の目的は、絶縁物上に堆積した多結
晶Si層または非晶質Si層からなる活性層の改質を効
率よく行なう技術を提供することである。
An object of the present invention is to provide a technique for efficiently modifying an active layer composed of a polycrystalline Si layer or an amorphous Si layer deposited on an insulator.

【0014】[0014]

【課題を解決するための手段】本発明のSiMOS型半
導体装置の製造方法は、基板上に多結晶Si層または非
晶質Si層を活性層として堆積する工程と、当該活性層
上にゲート絶縁膜を介してゲート電極を形成する工程
と、Siの未結合手終端元素と不純物元素との化合物を
含むソースガスをイオン化し、質量分離を行なわずに未
結合手終端元素の深いピークがゲート電極下の活性層に
到達する加速エネルギで活性層にイオン注入する工程と
を含む。
A method of manufacturing a SiMOS type semiconductor device according to the present invention comprises a step of depositing a polycrystalline Si layer or an amorphous Si layer on a substrate as an active layer, and a gate insulation on the active layer. A step of forming a gate electrode through a film, and ionizing a source gas containing a compound of an unbonded hand terminating element of Si and an impurity element, a deep peak of the unbonded hand terminating element is generated without mass separation. Implanting ions into the active layer with acceleration energy reaching the lower active layer.

【0015】[0015]

【作用】大きな質量を有するイオンと小さな質量を有す
るイオンとを同一の加速電圧でイオン注入すると、大き
な質量のイオンの注入深さは浅く、小さな質量のイオン
の注入深さは深い。
When an ion having a large mass and an ion having a small mass are ion-implanted at the same acceleration voltage, the implantation depth of the large-mass ion is shallow, and the implantation depth of the small-mass ion is deep.

【0016】大きな質量のイオンが不純物元素と未結合
手終端元素との化合物から構成される場合、イオン注入
後これらの元素は分離する。小さな質量のイオンが未結
合手終端元素である場合、未結合手終端元素の深さ方向
分布には2つのピークが現れる。
When a large mass of ions is composed of a compound of an impurity element and a dangling bond terminating element, these elements are separated after ion implantation. When the ion having a small mass is a dangling bond terminating element, two peaks appear in the distribution of the dangling bond terminating element in the depth direction.

【0017】未結合手終端元素の深いほうのピークがゲ
ート電極下の活性層に到達するように加速エネルギを選
択すると、ゲート電極下のチャネル領域には未結合手終
端元素がイオン注入され、ゲート電極両側のソース・ド
レイン領域には不純物元素と未結合手終端元素の両方が
イオン注入される。
When the acceleration energy is selected so that the deeper peak of the dangling bond terminating element reaches the active layer under the gate electrode, the dangling bond terminating element is ion-implanted into the channel region under the gate electrode, and the gate region is formed. Both the impurity element and the dangling bond termination element are ion-implanted into the source / drain regions on both sides of the electrode.

【0018】このようにして、ソース/ドレイン領域の
不純物元素イオン注入と同時に、ソース領域、チャネル
領域、ドレイン領域に未結合手終端元素をイオン注入す
ることができる。活性層内の未結合手が終端化されるた
め、活性層のSiの特性が向上する。
In this manner, the dangling bond termination element can be ion-implanted into the source region, the channel region and the drain region at the same time as the impurity element ion implantation into the source / drain region. Since dangling bonds in the active layer are terminated, Si characteristics of the active layer are improved.

【0019】[0019]

【実施例】図1は、本発明の基本実施例を示す。図1
(A)は不純物ソースガスとしてPH3 を用いた場合の
Si中への非質量分離イオン注入の濃度分布を示すグラ
フである。PH3 中のPが不純物元素となり、HがSi
の未結合手終端元素となる。
1 shows a basic embodiment of the present invention. Figure 1
(A) is a graph showing a concentration distribution of non-mass separated ion implantation into Si when PH 3 is used as an impurity source gas. P in PH 3 becomes an impurity element and H becomes Si
Becomes the dangling bond termination element of.

【0020】なお、PH3 はH2 で希釈してある。この
希釈用H2 からもHが生じる。グラフはSi中のPとH
の濃度をSIMSで分析した結果である。比較のため
に、Si濃度分析値も示す。
PH 3 is diluted with H 2 . H is also generated from this diluting H 2 . Graph is P and H in Si
It is the result of having analyzed the density | concentration of a by SIMS. For comparison, the Si concentration analysis value is also shown.

【0021】なお、測定条件は、加速電圧30KeV、
ドース量5E15cm-2であり、PH3 /H2 ガスをイ
オン化後質量分離を行なうことなく、Si中にイオン注
入した。
The measurement conditions are: acceleration voltage 30 KeV,
The dose amount was 5E15 cm -2 , and PH 3 / H 2 gas was ion-implanted into Si without mass separation after ionization.

【0022】図1(A)から不純物燐(P)のピークは
表面近傍に1つしか現れないが、水素(H)のピークは
表面近傍と深さ0.25μm付近とに2つ現れている。
表面近傍のピークを第1のピーク、より深い位置のピー
クを第2のピークと呼ぶ。
From FIG. 1 (A), only one peak of the impurity phosphorus (P) appears near the surface, but two peaks of hydrogen (H) appear near the surface and near the depth of 0.25 μm. ..
The peak near the surface is called the first peak, and the peak at a deeper position is called the second peak.

【0023】このうち、第1のピークはPH3 ガスのイ
オン化過程でPの他に燐化水素化合物P1 x 、P2
x 等が形成され、それがそのままイオン打込みされたた
めに生じたものと考えられる。さらに、第2のピーク
は、PH3 ガスから分離したH、H2 や希釈ガスの水素
がイオン化してそのまま注入された結果生じたものと考
えられる。
Of these, the first peak is the hydrogen phosphide compounds P 1 H x and P 2 H in addition to P during the ionization process of PH 3 gas.
It is considered that x and the like were formed, and that it was caused by ion implantation as it was. Further, it is considered that the second peak is caused as a result of H and H 2 separated from the PH 3 gas and hydrogen of the diluent gas being ionized and directly injected.

【0024】実際、PH3 /H2 ガスをイオン化後、質
量分離して同一条件下でSi中にイオン注入した材料を
SIMSで調べると、軽元素である水素は除去されるた
め、第1のピークだけしか現れないことが確認された。
本実施例は、この2つのピークを利用する。
In fact, when the PH 3 / H 2 gas is ionized, the mass is separated, and the material ion-implanted into Si under the same conditions is examined by SIMS, hydrogen as a light element is removed. It was confirmed that only the peak appeared.
This example utilizes these two peaks.

【0025】以下、図1(B)を参照して本発明の実施
例によるSiMOS型半導体装置の製造方法を説明す
る。ガラス、石英等の基板1上に多結晶Si層または非
晶質Si層からなる活性層2を堆積する。続いて、活性
層2上にSiO2 、SiN等のゲート絶縁膜3を介して
ゲート電極4を形成する。ゲート電極4の下以外のゲー
ト絶縁膜3は残しても除去してもよい。
A method of manufacturing a SiMOS type semiconductor device according to an embodiment of the present invention will be described below with reference to FIG. An active layer 2 made of a polycrystalline Si layer or an amorphous Si layer is deposited on a substrate 1 such as glass or quartz. Subsequently, the gate electrode 4 is formed on the active layer 2 with the gate insulating film 3 made of SiO 2 , SiN or the like interposed therebetween. The gate insulating film 3 other than under the gate electrode 4 may be left or removed.

【0026】図1(B)に示すように、この状態で上方
から活性層2に、H、F等のSiの未結合手を終端化す
る機能を有する元素と不純物元素との化合物のガス5を
イオン化して質量分離を行なわずにイオン注入する。
As shown in FIG. 1B, in this state, a gas 5 of a compound of an impurity element and an element having a function of terminating dangling bonds of Si such as H and F is formed in the active layer 2 from above. Are ionized to perform ion implantation without mass separation.

【0027】質量分離しないイオン(PH3 ガス5から
発生したPを含むイオンとHのみを含むイオン)を上方
から打ち込むと、上にゲート電極4が存在しないソース
/ドレイン領域のSi活性層2には不純物元素Pがイオ
ン注入されて、ソース領域7およびドレイン領域8が形
成される。
When ions that do not undergo mass separation (ions containing P and ions containing only H generated from the PH 3 gas 5) are implanted from above, the Si active layer 2 in the source / drain region where the gate electrode 4 does not exist above is implanted. The impurity element P is ion-implanted to form the source region 7 and the drain region 8.

【0028】同時に、この領域にはPとHの化合物に含
まれるSi未結合手終端元素Hもイオン注入されてSi
の未結合手を終端化する。このHは、図1(A)の浅い
第1のピークに該当する。
At the same time, Si dangling bond termination element H contained in the compound of P and H is also ion-implanted into this region to form Si.
Terminate the unbound hand of. This H corresponds to the shallow first peak in FIG.

【0029】また、上にゲート電極4を形成したチャネ
ル領域9のSi活性層2には、図1(A)の深い第2の
ピークに該当するSiの未結合手終端元素Hがイオン注
入されてSiの未結合手を終端化する。
The Si dangling terminal element H corresponding to the deep second peak of FIG. 1A is ion-implanted into the Si active layer 2 of the channel region 9 on which the gate electrode 4 is formed. To terminate the dangling bonds of Si.

【0030】なお、希釈用H2 ガスを用いた場合は、チ
ャネル領域にイオン注入されるHの量が増加する。な
お、PH3 とH2 ガスを用いる場合を説明したが、不純
物としてはPの他、BやAs等の他の不純物元素を用い
ることもできる。また、未結合手終端元素としては、H
の他、F等を用いることもできる。
When the diluting H 2 gas is used, the amount of H ion-implanted into the channel region increases. Although the case where PH 3 and H 2 gas are used has been described, other impurity elements such as B and As can be used as impurities in addition to P. Further, as the dangling bond terminating element, H
Alternatively, F or the like can be used.

【0031】ただし、未結合手終端元素の分布に2つの
ピークを形成するためには、未結合手終端元素は不純物
ソースとなるイオンよりも十分質量が軽いことが望まし
い。また、チャネル領域9に対して十分な量の未結合手
終端元素をイオン注入するためには、不純物ソースとな
るガスを未結合手終端元素のガスで希釈することが望ま
しい。
However, in order to form two peaks in the distribution of the dangling bond terminating element, it is desirable that the dangling bond terminating element has a sufficiently smaller mass than the ion serving as the impurity source. Further, in order to ion-implant a sufficient amount of dangling bond terminating element into the channel region 9, it is desirable to dilute the gas serving as an impurity source with the gas of dangling bond terminating element.

【0032】イオン注入工程終了後、イオン注入したS
iの未結合手終端元素を活性化するために、450℃以
下の温度で適当時間熱処理することが望ましい。SiM
OS型半導体装置においては、活性層2の表面領域にキ
ャリア走行領域、いわゆるチャネルが形成されるので、
特にこの領域のSi未結合手密度を低い水準に抑制する
ことが望まれる。
After the ion implantation process is completed, ion-implanted S
In order to activate the dangling bond terminating element of i, it is desirable to perform heat treatment at a temperature of 450 ° C. or lower for an appropriate time. SiM
In the OS type semiconductor device, since the carrier transit region, so-called channel, is formed in the surface region of the active layer 2,
In particular, it is desired to suppress the density of Si dangling bonds in this region to a low level.

【0033】このために、Siの未結合手終端元素の濃
度分布がゲート電極4下のチャネル領域9表面部分に対
応する深さに第2のピークを示すように、イオン注入の
加速電圧および/またはゲート絶縁膜3とゲート電極4
の厚みを調節することが望ましい。
For this reason, the acceleration voltage of ion implantation and / or the acceleration voltage of ion implantation are set so that the concentration distribution of the dangling bond termination element of Si shows a second peak at the depth corresponding to the surface portion of the channel region 9 under the gate electrode 4. Alternatively, the gate insulating film 3 and the gate electrode 4
It is desirable to adjust the thickness of the.

【0034】好ましくは、Siの未結合手終端元素が水
素または弗素であり、不純物元素は硼素、燐、砒素であ
り、不純物元素の原子量が水素または弗素より大きな元
素である。
Preferably, the dangling bond termination element of Si is hydrogen or fluorine, the impurity element is boron, phosphorus or arsenic, and the atomic weight of the impurity element is larger than hydrogen or fluorine.

【0035】SiMOS型デバイスの製造工程におい
て、ソース、ドレイン形成不純物と同時にSiの未結合
手終端元素をイオン注入することによって、多結晶Si
層や非晶質Si層の未結合手による欠陥準位の密度を活
性層内で低下させることができる。
In the process of manufacturing a SiMOS device, polycrystalline Si is obtained by ion-implanting dangling termination elements of Si at the same time as source and drain forming impurities.
The density of defect levels due to dangling bonds in the layer or the amorphous Si layer can be reduced in the active layer.

【0036】図2は、本発明のより具体的実施例による
TFT製造工程の一部を示す。図2はゲート酸化膜を通
してイオン注入を行なう場合である。図2において、ガ
ラス基板10上に多結晶Si活性層12を厚さ約100
nm、その上にゲート酸化膜13を厚さ約150nm、
さらにその上にゲート金属電極14を厚さ約750nm
堆積し、ゲート金属電極14をパターニングする。ゲー
ト金属には、たとえばAlを用いる。
FIG. 2 shows a part of a TFT manufacturing process according to a more specific embodiment of the present invention. FIG. 2 shows the case of performing ion implantation through the gate oxide film. In FIG. 2, a polycrystalline Si active layer 12 having a thickness of about 100 is formed on a glass substrate 10.
nm, and a gate oxide film 13 thereon with a thickness of about 150 nm,
Furthermore, a gate metal electrode 14 having a thickness of about 750 nm is formed thereon.
Deposit and pattern gate metal electrode 14. Al, for example, is used as the gate metal.

【0037】Siの未結合手終端元素として水素、多結
晶Si活性層12にイオン注入する不純物元素として燐
を用いる。イオン注入のソースガスとしてPH3 、希釈
用ガスとしてH2 を用いる。モル比はたとえばPH3
2 =1:9とする。
Hydrogen is used as a dangling bond termination element of Si, and phosphorus is used as an impurity element for ion-implanting the polycrystalline Si active layer 12. PH 3 is used as a source gas for ion implantation, and H 2 is used as a diluting gas. The molar ratio is, for example, PH 3 :
H 2 = 1: 9.

【0038】バケット型イオン注入装置またはイオンシ
ャワー型イオン注入装置内でPH3/H2 のソースガス
を同時にイオン化し、質量分離せずに90KeVの加速
電圧でイオン注入する。
PH 3 / H 2 source gas is simultaneously ionized in a bucket type ion implanter or an ion shower type ion implanter, and ions are implanted at an acceleration voltage of 90 KeV without mass separation.

【0039】不純物のドース量はたとえば約5E15c
-2である。この条件下でイオン注入すると、燐不純物
のピークは深さ約100nm付近に現れる。このため、
ゲート酸化膜13下の多結晶Siの活性層12の表面領
域で燐濃度が最も高くなるような濃度分布でソース領域
17およびドレイン領域18が形成される。これらの領
域にはP1 x 、P2 x の形で同時に水素ターミネー
タも導入される。
The dose of impurities is, for example, about 5E15c.
m -2 . When ions are implanted under this condition, a peak of phosphorus impurities appears near a depth of about 100 nm. For this reason,
The source region 17 and the drain region 18 are formed in such a concentration distribution that the phosphorus concentration is highest in the surface region of the active layer 12 of polycrystalline Si under the gate oxide film 13. Hydrogen terminators are simultaneously introduced into these regions in the form of P 1 H x and P 2 H x .

【0040】一方、この条件下では、イオン注入された
水素濃度の第2のピークは深さ約900nm付近に現れ
る。ソース領域17およびドレイン領域18ではこの水
素ピークはガラス基板10内に入る。
On the other hand, under this condition, the second peak of ion-implanted hydrogen concentration appears near a depth of about 900 nm. In the source region 17 and the drain region 18, this hydrogen peak enters the glass substrate 10.

【0041】ゲート金属電極14のある領域では、不純
物イオンと水素イオンの第1のピークはゲート金属電極
14中で消費され、水素濃度の第2のピークが多結晶S
i活性層12、すなわちチャネル領域とゲート酸化膜1
3との界面付近に現れる。
In a region of the gate metal electrode 14, the first peaks of impurity ions and hydrogen ions are consumed in the gate metal electrode 14, and the second peak of hydrogen concentration is polycrystalline S.
i Active layer 12, that is, channel region and gate oxide film 1
Appears near the interface with 3.

【0042】このため、ソース領域、ドレイン領域に高
濃度の不純物イオンを注入すると同時にターミネータの
水素の導入ができ、さらにチャネル領域に高濃度のター
ミネータの導入ができる。
Therefore, it is possible to implant high-concentration impurity ions into the source region and the drain region and at the same time introduce hydrogen of the terminator, and further introduce high-concentration terminator into the channel region.

【0043】本実施例では、ゲート金属をAlとした
が、他の金属、たとえばMo、WやTi等の高融点金
属、あるいはシリサイドや多結晶Si等を用いることも
できる。また、ゲート絶縁膜としてSiO2 だけでな
く、SiNx 、SiONやAl2 3 、Ta2 5 等を
用いることもできる。
In this embodiment, the gate metal is Al.
However, other metals such as refractory gold such as Mo, W and Ti
It is also possible to use metal, silicide, polycrystalline Si, or the like.
it can. Further, as a gate insulating film, SiO2Alone
SiNx, SiON and Al2O 3, Ta2OFiveEtc.
It can also be used.

【0044】図3は、ゲート電極として多結晶Si、活
性層として非晶質Siを用い、イオン注入はゲート絶縁
膜をパターニングした後に行なう実施例を示す。図3に
示すように、ガラス基板11上に厚さ約300nmのS
iNx 膜33、その上に厚さ約50nmの非晶質Si活
性層22、その上に厚さ約100nmのゲート酸化膜2
3、その上に厚さ約300nmの多結晶Siゲート電極
24を堆積し、ゲート酸化膜23および多結晶Siゲー
ト電極24を共にパターニングした後、イオン注入を行
なう。
FIG. 3 shows an embodiment in which polycrystalline Si is used as the gate electrode, amorphous Si is used as the active layer, and ion implantation is performed after patterning the gate insulating film. As shown in FIG. 3, S having a thickness of about 300 nm is formed on the glass substrate 11.
iN x film 33, amorphous Si active layer 22 having a thickness of about 50 nm, and gate oxide film 2 having a thickness of about 100 nm thereon.
3. A polycrystalline Si gate electrode 24 having a thickness of about 300 nm is deposited thereon, the gate oxide film 23 and the polycrystalline Si gate electrode 24 are patterned together, and then ion implantation is performed.

【0045】イオン注入のソースガスとして水素および
PH3 をモル比で、たとえば95対5の割合で混合し、
これをイオン化した後、質量分離せずにイオン注入す
る。加速電圧は30KeV、ドース量は約1E16cm
-2である。
Hydrogen and PH 3 are mixed as a source gas for ion implantation in a molar ratio of, for example, 95: 5,
After this is ionized, ions are implanted without mass separation. Accelerating voltage is 30 KeV and dose is about 1E16 cm.
-2 .

【0046】不純物イオンPと水素Hの第1のピーク
は、多結晶ゲート電極24およびその両側の非晶質Si
活性層22の部分に注入され、n+ 型の多結晶Siゲー
ト電極24およびn+ 型のソース領域27、ドレイン領
域28を形成する。
The first peaks of the impurity ions P and hydrogen H are due to the polycrystalline gate electrode 24 and the amorphous Si on both sides thereof.
The n + -type polycrystalline Si gate electrode 24 and the n + -type source region 27 and the drain region 28 are formed by implanting in the active layer 22.

【0047】水素Hの第2のピークは、多結晶Siゲー
ト電極24下の非晶質Si活性層22内のチャネル領域
29に注入され、この領域でのSiの未結合手の終端化
を行なう。なお、ソース領域27、ドレイン領域28の
部分での水素Hの第2のピークは、ガラス基板11内に
吸収される。
The second peak of hydrogen H is injected into the channel region 29 in the amorphous Si active layer 22 under the polycrystalline Si gate electrode 24, and terminates Si dangling bonds in this region. .. The second peak of hydrogen H in the source region 27 and the drain region 28 is absorbed in the glass substrate 11.

【0048】このようにして、一回のイオン注入で多結
晶Siゲート電極のイオン注入と未結合手の終端化およ
びソース領域27、ドレイン領域28のイオン注入と未
結合手の終端化、およびチャネル領域29の未結合手の
終端化が同時に行なえる。
Thus, the ion implantation of the polycrystalline Si gate electrode and the termination of dangling bonds and the source region 27, the ion implantation of the drain region 28 and the dangling of dangling bonds, and the channel by a single ion implantation. The unbonded hands of the region 29 can be terminated at the same time.

【0049】なお、非晶質Si活性層22を形成するた
めに、ガラス基板11表面をSiN x 膜33で覆った
が、このSiNx 膜は省略することもできる。また、非
晶質Si活性層22の代わりに、多結晶Si活性層を用
いることもできる。また、基板としてガラス基板を用い
る場合を説明したが、表面に絶縁層を備えたSi等の半
導体基板等を用いることもできる。
The amorphous Si active layer 22 was formed.
The glass substrate 11 surface with SiN xCovered with membrane 33
But this SiNxThe membrane can be omitted. Also, non
Use a polycrystalline Si active layer instead of the crystalline Si active layer 22.
You can also stay. Also, a glass substrate is used as the substrate
However, it is not possible
A conductor substrate or the like can also be used.

【0050】なお、図2、図3に示すようなイオン注入
工程の後、基板を400℃で一時間、熱処理することに
よってイオン注入された不純物を活性化する。以上の実
施例においては、不純物元素とSi未結合手終端元素か
らなる化合物としてPH3 を用い、未結合手終端元素を
含む希釈ガスとしてH2 を用いた。同様の機能は、不純
物元素と未結合手終端元素との化合物を不純物ガスとし
て用い、未結合手終端元素が不純物元素よりも軽い場合
に実現することができるものと考えられる。
After the ion implantation process as shown in FIGS. 2 and 3, the substrate is heat-treated at 400 ° C. for 1 hour to activate the ion-implanted impurities. In the above examples, PH 3 was used as the compound consisting of the impurity element and the Si dangling termination element, and H 2 was used as the dilution gas containing the dangling termination element. It is considered that a similar function can be realized when a compound of an impurity element and a dangling bond terminating element is used as an impurity gas and the dangling bond terminating element is lighter than the impurity element.

【0051】Si活性層にp型領域を形成する場合は、
不純物として硼素等を用いることができる。この場合に
は、不純物ガスとしてBF3 やB2 6 を用い、希釈ガ
スとしてH2 を用いることができる。
When forming a p-type region in the Si active layer,
Boron or the like can be used as an impurity. In this case, BF 3 or B 2 H 6 can be used as the impurity gas and H 2 can be used as the diluting gas.

【0052】また、n型不純物元素として砒素を選んだ
場合、不純物ガスとしてAsH3 やAsF3 、希釈ガス
としてH2 、He等を用いることもできる。これらはい
ずれもイオン化され、質量分離されずにSi活性層にイ
オン注入される。HやFが2つの濃度ピークを形成する
ので、上述と同様にチャネル領域とソース/ドレイン領
域の終端化を同時に行なえるものと考えられる。
When arsenic is selected as the n-type impurity element, AsH 3 or AsF 3 can be used as the impurity gas and H 2 , He or the like can be used as the diluent gas. All of these are ionized and ion-implanted into the Si active layer without mass separation. Since H and F form two concentration peaks, it is considered that the channel region and the source / drain region can be terminated at the same time as described above.

【0053】水素は、イオン半径が小さいために固体中
で移動度が大きく、加熱処理工程でSi活性層から脱離
する可能性がある。これに対して弗素は、未結合手の終
端効果も大きく、イオン半径が大きい上にたとえばAs
x 、As2 x の形で砒素不純物と化合し易く、加熱
処理工程に対してより安定である。
Since the ionic radius of hydrogen is small, it has a large mobility in solid and may be desorbed from the Si active layer in the heat treatment step. On the other hand, fluorine has a large terminating effect of dangling bonds, has a large ionic radius, and is
It is easy to combine with arsenic impurities in the form of F x and As 2 F x , and is more stable to the heat treatment process.

【0054】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。
The present invention has been described above with reference to the embodiments.
The present invention is not limited to these. For example,
It will be apparent to those skilled in the art that various modifications, improvements, combinations and the like can be made.

【0055】[0055]

【発明の効果】以上説明したように、本発明によれば、
多結晶Siまたは非晶質Siの活性層を有するSiMO
S型デバイスの製造工程において、不純物イオン注入に
よってソース、ドレイン領域を形成すると同時に、活性
層中の未結合手終端を行なうことができる。
As described above, according to the present invention,
SiMO having an active layer of polycrystalline Si or amorphous Si
In the manufacturing process of an S-type device, the source and drain regions can be formed by impurity ion implantation and, at the same time, dangling bonds in the active layer can be terminated.

【0056】このため、トラップ準位の低減や粒界での
電位障壁低減を行なうことが可能となり、スループット
の向上ができる。Si活性層の改質によって活性層のキ
ャリア移動度を高め、かつMOS型デバイスのオフ電流
を減少させることができる。
Therefore, the trap level can be reduced and the potential barrier at the grain boundary can be reduced, and the throughput can be improved. By modifying the Si active layer, the carrier mobility of the active layer can be increased and the off current of the MOS device can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の基本実施例を示す。図1(A)は質量
分離しないイオン注入のドーピングプロフィルを示し、
図1(B)はSiMOS型半導体装置の製造工程を示す
断面図である。
FIG. 1 shows a basic embodiment of the present invention. FIG. 1A shows a doping profile of ion implantation without mass separation,
FIG. 1B is a sectional view showing a manufacturing process of the SiMOS semiconductor device.

【図2】実施例によるSiMOS型デバイスの製造工程
を示す断面図である。
FIG. 2 is a cross-sectional view showing a manufacturing process of a SiMOS device according to an example.

【図3】実施例によるSiMOS型デバイスの製造工程
を示す断面図である。
FIG. 3 is a cross-sectional view showing the manufacturing process of the SiMOS device according to the example.

【符号の説明】[Explanation of symbols]

1 基板 2 活性層 3 ゲート絶縁膜 4 ゲート電極 5 イオン注入のソースガス 7 ソース領域 8 ドレイン領域 9 チャネル領域 10 ガラス基板 11 Si基板 12 多結晶Si活性層 13 ゲート酸化膜 14 ゲート金属電極 17 ソース領域 18 ドレイン領域 19 チャネル領域 22 非晶質Si活性層 23 ゲート絶縁膜 24 多結晶Siゲート電極 27 ソース領域 28 ドレイン領域 33 SiNx 1 Substrate 2 Active layer 3 Gate insulating film 4 Gate electrode 5 Source gas for ion implantation 7 Source region 8 Drain region 9 Channel region 10 Glass substrate 11 Si substrate 12 Polycrystalline Si active layer 13 Gate oxide film 14 Gate metal electrode 17 Source region 18 Drain Region 19 Channel Region 22 Amorphous Si Active Layer 23 Gate Insulating Film 24 Polycrystalline Si Gate Electrode 27 Source Region 28 Drain Region 33 SiN x Film

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 8617−4M H01L 21/265 P Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location 8617-4M H01L 21/265 P

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板(1)上に多結晶Si層または非晶
質Si層を活性層(2)として堆積する工程と、 当該活性層(2)上にゲート絶縁膜(3)を介してゲー
ト電極(4)を形成する工程と、 Siの未結合手終端元素と不純物元素との化合物を含む
ソースガス(5)をイオン化し、質量分離を行なわずに
未結合手終端元素の深いピークがゲート電極(4)下の
活性層(2)に到達する加速エネルギで活性層(2)に
イオン注入する工程とを含むSiMOS型半導体装置の
製造方法。
1. A step of depositing a polycrystalline Si layer or an amorphous Si layer as an active layer (2) on a substrate (1), and a gate insulating film (3) on the active layer (2). The step of forming the gate electrode (4) and the ionization of the source gas (5) containing a compound of the dangling bond terminating element of Si and the impurity element, the deep peak of the dangling bond terminating element is generated without mass separation. And a step of implanting ions into the active layer (2) with acceleration energy reaching the active layer (2) below the gate electrode (4).
【請求項2】 前記ソースガスがさらに未結合手終端元
素のガスを含む請求項1記載のSiMOS型半導体装置
の製造方法。
2. The method of manufacturing a SiMOS semiconductor device according to claim 1, wherein the source gas further contains a dangling bond termination element gas.
【請求項3】 さらに、前記イオン注入工程の後、45
0℃以下の温度で熱処理する工程を含む請求項1または
2記載のSiMOS型半導体装置の製造方法。
3. After the ion implantation step, 45
The method for manufacturing a SiMOS type semiconductor device according to claim 1, further comprising a step of performing heat treatment at a temperature of 0 ° C. or lower.
【請求項4】 前記ゲート電極が多結晶Si層で形成さ
れ、前記イオン注入工程は、ゲート電極とゲート電極で
覆われていない活性層に未結合手終端元素と不純物元素
をイオン注入し、ゲート電極下の活性層に未結合手終端
元素をイオン注入するように、加速電圧およびゲート絶
縁膜とゲート電極の合計厚みの少なくとも一方が選択さ
れている請求項1〜3のいずれかに記載のSiMOS型
半導体装置の製造方法。
4. The gate electrode is formed of a polycrystalline Si layer, and in the ion implantation step, a dangling bond terminating element and an impurity element are ion-implanted into a gate electrode and an active layer not covered with the gate electrode. 4. The SiMOS according to claim 1, wherein at least one of the acceleration voltage and the total thickness of the gate insulating film and the gate electrode is selected so as to ion-implant a dangling bond terminating element into the active layer below the electrode. Type semiconductor device manufacturing method.
【請求項5】 前記Siの未結合手終端元素が水素また
は弗素であり、前記不純物元素が硼素、燐および砒素か
らなる群から選択された少なくとも1種であり、かつ当
該不純物元素の原子量が上記水素または弗素より大きな
元素である請求項1〜4のいずれかに記載のSiMOS
型半導体装置の製造方法。
5. The dangling bond termination element of Si is hydrogen or fluorine, the impurity element is at least one selected from the group consisting of boron, phosphorus and arsenic, and the atomic weight of the impurity element is the above. The SiMOS according to any one of claims 1 to 4, which is an element larger than hydrogen or fluorine.
Type semiconductor device manufacturing method.
JP4118989A 1992-05-12 1992-05-12 Method for manufacturing semiconductor device Expired - Lifetime JP3020729B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4118989A JP3020729B2 (en) 1992-05-12 1992-05-12 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4118989A JP3020729B2 (en) 1992-05-12 1992-05-12 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH05315358A true JPH05315358A (en) 1993-11-26
JP3020729B2 JP3020729B2 (en) 2000-03-15

Family

ID=14750256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4118989A Expired - Lifetime JP3020729B2 (en) 1992-05-12 1992-05-12 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3020729B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997007534A1 (en) * 1995-08-14 1997-02-27 Advanced Material Engineering Research A process for fabricating semiconductor devices with shallowly doped regions using dopant compounds containing elements of high solid solubility
CN111108583A (en) * 2017-07-20 2020-05-05 胜高股份有限公司 Semiconductor epitaxial wafer, method for manufacturing same, and method for manufacturing solid-state imaging element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997007534A1 (en) * 1995-08-14 1997-02-27 Advanced Material Engineering Research A process for fabricating semiconductor devices with shallowly doped regions using dopant compounds containing elements of high solid solubility
CN111108583A (en) * 2017-07-20 2020-05-05 胜高股份有限公司 Semiconductor epitaxial wafer, method for manufacturing same, and method for manufacturing solid-state imaging element

Also Published As

Publication number Publication date
JP3020729B2 (en) 2000-03-15

Similar Documents

Publication Publication Date Title
US5459101A (en) Method for fabricating a semiconductor device comprising a polycide structure
US6436783B1 (en) Method of forming MOS transistor
JP3181695B2 (en) Method for manufacturing semiconductor device using SOI substrate
KR100324144B1 (en) Semiconductor Device and Method for Making the Same
JPH09102550A (en) Lddcmos formation
JPH05235350A (en) Semiconductor device
JP3020729B2 (en) Method for manufacturing semiconductor device
US6780700B2 (en) Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide
JP2002299613A (en) Vertical field effect transistor and method for manufacturing semiconductor device
KR0185461B1 (en) Field effect semiconductor device and its manufacture
KR100499755B1 (en) Method of fabricating deep sub-micron cmos source/drain with mdd and selective cvd silicide
JPH0613606A (en) Semiconductor device
JP3257317B2 (en) Method for manufacturing semiconductor device
US20020048917A1 (en) Semiconductor device and method of fabricating same
JP3589136B2 (en) Semiconductor device and manufacturing method thereof
JP2838315B2 (en) Semiconductor device and manufacturing method thereof
JP3052348B2 (en) Method for manufacturing semiconductor device
KR100649817B1 (en) Manufacturing method for semiconductor device
JP2003258246A (en) Method of manufacturing field-effect transistor
JPH09162396A (en) Semiconductor device manufacturing method
JPH04158529A (en) Fabrication of semiconductor element
JPH0684944A (en) Thin film transistor
KR0167667B1 (en) Method of fabricating semiconductor
JP3578424B2 (en) Active matrix substrate manufacturing method
JPH06204456A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991214

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 13