JPH05312924A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH05312924A JPH05312924A JP4113624A JP11362492A JPH05312924A JP H05312924 A JPH05312924 A JP H05312924A JP 4113624 A JP4113624 A JP 4113624A JP 11362492 A JP11362492 A JP 11362492A JP H05312924 A JPH05312924 A JP H05312924A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- test
- station
- analog waveform
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 同時測定の場合も通常測定の場合と比較して
測定コストが格別に増大することのない半導体試験装置
を提供する。 【構成】 ＩＣテスタ本体Ｔ内には信号発生／信号受信
測定ユニットである２個のチャネルｃｈ１およびｃｈ２
の一方のチャネルｃｈ１の切り替えスイッチ７はこのチ
ャネルｃｈ１を一方のステーション１におけるボード３
の一方のチャネルｃｈ１対応ポートに接続すると共に他
方のステーション２におけるボード４の他方のチャネル
ｃｈ２対応ポートに接続するものであり、他方のチャネ
ルｃｈ２の切り替えスイッチ８はこのチャネルｃｈ２を
一方のステーション１におけるボード３の他方のチャネ
ルｃｈ２対応ポートに接続すると共に他方のステーショ
ン２におけるボード４の一方のチャネルｃｈ１対応ポー
トに接続する半導体試験装置
測定コストが格別に増大することのない半導体試験装置
を提供する。 【構成】 ＩＣテスタ本体Ｔ内には信号発生／信号受信
測定ユニットである２個のチャネルｃｈ１およびｃｈ２
の一方のチャネルｃｈ１の切り替えスイッチ７はこのチ
ャネルｃｈ１を一方のステーション１におけるボード３
の一方のチャネルｃｈ１対応ポートに接続すると共に他
方のステーション２におけるボード４の他方のチャネル
ｃｈ２対応ポートに接続するものであり、他方のチャネ
ルｃｈ２の切り替えスイッチ８はこのチャネルｃｈ２を
一方のステーション１におけるボード３の他方のチャネ
ルｃｈ２対応ポートに接続すると共に他方のステーショ
ン２におけるボード４の一方のチャネルｃｈ１対応ポー
トに接続する半導体試験装置
Description
【０００１】
【産業上の利用分野】この発明は、１台の半導体試験装
置に２台のテスト・ステーションを具備し、この２台の
テスト・ステーションにおいて同一時刻に同時に動作さ
せて、或は２台のテスト・ステーションを時分割的に交
互に動作させて半導体装置を試験する半導体試験装置
（ＩＣテスタ）に関する。
置に２台のテスト・ステーションを具備し、この２台の
テスト・ステーションにおいて同一時刻に同時に動作さ
せて、或は２台のテスト・ステーションを時分割的に交
互に動作させて半導体装置を試験する半導体試験装置
（ＩＣテスタ）に関する。
【０００２】
【従来の技術】先ず、図１を参照するに、Ｔは１台のＩ
Ｃテスタ本体であり、これには２台のテスト・ステーシ
ョン１および２が接続している。Ｃは中央制御装置であ
り、ＩＣテスタ本体Ｔおよび２台のテスト・ステーショ
ン１および２に対する種々の試験測定条件を設定するた
めのものである。テスト・ステーション１および２には
パフォーマンス・ボード３および４が具備され、試験測
定されるべきＩＣ５および６に対してこれらパフォーマ
ンス・ボード３および４を介してＩＣテスタ本体Ｔから
の試験測定のための信号の送受がなされる様に構成され
ている。そして、ＩＣテスタ本体Ｔ内には２個の信号発
生／信号受信測定ユニットであるチャネルｃｈ１および
チャネルｃｈ２を具備せしめ、これらチャネルｃｈ１お
よびチャネルｃｈ２は切り替えスイッチ７および８を介
して、それぞれ、テスト・ステーション１および２に切
り替え接続される。チャネルｃｈ１およびチャネルｃｈ
２、切り替えスイッチ７および８、テスト・ステーショ
ン１および２の６者間の相互接続関係は図２（ａ）に示
される通りである。
Ｃテスタ本体であり、これには２台のテスト・ステーシ
ョン１および２が接続している。Ｃは中央制御装置であ
り、ＩＣテスタ本体Ｔおよび２台のテスト・ステーショ
ン１および２に対する種々の試験測定条件を設定するた
めのものである。テスト・ステーション１および２には
パフォーマンス・ボード３および４が具備され、試験測
定されるべきＩＣ５および６に対してこれらパフォーマ
ンス・ボード３および４を介してＩＣテスタ本体Ｔから
の試験測定のための信号の送受がなされる様に構成され
ている。そして、ＩＣテスタ本体Ｔ内には２個の信号発
生／信号受信測定ユニットであるチャネルｃｈ１および
チャネルｃｈ２を具備せしめ、これらチャネルｃｈ１お
よびチャネルｃｈ２は切り替えスイッチ７および８を介
して、それぞれ、テスト・ステーション１および２に切
り替え接続される。チャネルｃｈ１およびチャネルｃｈ
２、切り替えスイッチ７および８、テスト・ステーショ
ン１および２の６者間の相互接続関係は図２（ａ）に示
される通りである。
【０００３】ここで、２台のテスト・ステーション１お
よび２を同一時刻に同時に動作させて２個の試験測定さ
れるべきＩＣ５およびＩＣ６を同時に測定する同時測定
の場合、図２（ａ）に示される通りのチャネル、切り替
えスイッチ、テスト・ステーション間の相互接続関係
は、切り替えスイッチ７および８を図２（ｂ）に示され
る如くに切り替えてチャネルｃｈ１はテスト・ステーシ
ョン１に接続する一方、チャネルｃｈ２はテスト・ステ
ーション２に接続した状態とされる。この場合、２個の
試験測定されるべきＩＣ５およびＩＣ６は同一のＩＣで
あり、２個の信号発生／信号受信測定ユニットであるチ
ャネルｃｈ１およびチャネルｃｈ２は互いに全く同一の
ものであり、互いに同一のＩＣ５およびＩＣ６に対して
同一の試験測定をするものとする。そして、チャネルｃ
ｈ１はテスト・ステーション１におけるチャネルｃｈ１
に対応するピン・エレクトロニクス・カードＰＥ１およ
び同様に対応するパフォーマンス・ボード３の所定ポー
トに接続する。最後に、このチャネルｃｈ１対応ポート
と試験測定されるべきＩＣ５の対象ピンとが接続され
る。一方、チャネルｃｈ２については、テスト・ステー
ション２におけるチャネルｃｈ２に対応するピン・エレ
クトロニクス・カードＰＥ２および同様に対応するパフ
ォーマンス・ボード４の所定ポートに接続し、最後にこ
のチャネルｃｈ２対応ポートと試験測定されるべきＩＣ
６の対象ピンとが接続される。
よび２を同一時刻に同時に動作させて２個の試験測定さ
れるべきＩＣ５およびＩＣ６を同時に測定する同時測定
の場合、図２（ａ）に示される通りのチャネル、切り替
えスイッチ、テスト・ステーション間の相互接続関係
は、切り替えスイッチ７および８を図２（ｂ）に示され
る如くに切り替えてチャネルｃｈ１はテスト・ステーシ
ョン１に接続する一方、チャネルｃｈ２はテスト・ステ
ーション２に接続した状態とされる。この場合、２個の
試験測定されるべきＩＣ５およびＩＣ６は同一のＩＣで
あり、２個の信号発生／信号受信測定ユニットであるチ
ャネルｃｈ１およびチャネルｃｈ２は互いに全く同一の
ものであり、互いに同一のＩＣ５およびＩＣ６に対して
同一の試験測定をするものとする。そして、チャネルｃ
ｈ１はテスト・ステーション１におけるチャネルｃｈ１
に対応するピン・エレクトロニクス・カードＰＥ１およ
び同様に対応するパフォーマンス・ボード３の所定ポー
トに接続する。最後に、このチャネルｃｈ１対応ポート
と試験測定されるべきＩＣ５の対象ピンとが接続され
る。一方、チャネルｃｈ２については、テスト・ステー
ション２におけるチャネルｃｈ２に対応するピン・エレ
クトロニクス・カードＰＥ２および同様に対応するパフ
ォーマンス・ボード４の所定ポートに接続し、最後にこ
のチャネルｃｈ２対応ポートと試験測定されるべきＩＣ
６の対象ピンとが接続される。
【０００４】なお、２台のテスト・ステーション１およ
び２を時分割的に交互に動作させてテスト・ステーショ
ン１および２において異種の半導体装置を試験測定する
ことを通常測定と称している。
び２を時分割的に交互に動作させてテスト・ステーショ
ン１および２において異種の半導体装置を試験測定する
ことを通常測定と称している。
【０００５】
【発明が解決しようとする課題】上述の通りの測定にお
ける接続関係を図４を参照して良く見てみると、パフォ
ーマンス・ボード３の所定ポートはチャネルｃｈ１対応
ポートであるのに対してパフォーマンス・ボード４の所
定ポートはチャネルｃｈ２対応ポートであって、両者は
相異している。互いに同一のＩＣ５およびＩＣ６に対し
て同一の試験測定をすると言うのであるから、これらＩ
Ｃ５およびＩＣ６の試験測定されるべき対象ピンも互い
に同一のピンでなければならない。試験測定されるべき
対象ピンが互いに同一のピンでありながら、この同一ピ
ンについての信号送受のためのパフォーマンス・ボード
のポートが相異なるのであるから、テスト・ステーショ
ンの何れか一方において試験測定されるべき対象ピンと
パフォーマンス・ボードのポートとの間の接続を変更
し、或はパフォーマンス・ボードを異なるものとするか
しなければならない。試験測定されるべき対象ピンとパ
フォーマンス・ボードのポートとの間の接続を変更すれ
ばよいとは言うが、これは現実的には困難なことであ
り、パフォーマンス・ボードを異なる２種準備すること
は更に困難なことである。
ける接続関係を図４を参照して良く見てみると、パフォ
ーマンス・ボード３の所定ポートはチャネルｃｈ１対応
ポートであるのに対してパフォーマンス・ボード４の所
定ポートはチャネルｃｈ２対応ポートであって、両者は
相異している。互いに同一のＩＣ５およびＩＣ６に対し
て同一の試験測定をすると言うのであるから、これらＩ
Ｃ５およびＩＣ６の試験測定されるべき対象ピンも互い
に同一のピンでなければならない。試験測定されるべき
対象ピンが互いに同一のピンでありながら、この同一ピ
ンについての信号送受のためのパフォーマンス・ボード
のポートが相異なるのであるから、テスト・ステーショ
ンの何れか一方において試験測定されるべき対象ピンと
パフォーマンス・ボードのポートとの間の接続を変更
し、或はパフォーマンス・ボードを異なるものとするか
しなければならない。試験測定されるべき対象ピンとパ
フォーマンス・ボードのポートとの間の接続を変更すれ
ばよいとは言うが、これは現実的には困難なことであ
り、パフォーマンス・ボードを異なる２種準備すること
は更に困難なことである。
【０００６】信号発生／信号受信測定ユニットであるチ
ャネルｃｈ１およびチャネルｃｈ２を図３に示される如
くにテスト・ステーション１および２の双方に独立して
各別に具備せしめれば上述の困難は解消される。しか
し、２台のテスト・ステーションを時分割的に交互に動
作させる通常測定の場合にチャネルｃｈ１およびチャネ
ルｃｈ２の一方の組は無用の長物になり、不経済であ
る。
ャネルｃｈ１およびチャネルｃｈ２を図３に示される如
くにテスト・ステーション１および２の双方に独立して
各別に具備せしめれば上述の困難は解消される。しか
し、２台のテスト・ステーションを時分割的に交互に動
作させる通常測定の場合にチャネルｃｈ１およびチャネ
ルｃｈ２の一方の組は無用の長物になり、不経済であ
る。
【０００７】この発明は、上述の同時測定の場合も通常
測定の場合と比較して測定コストが格別に増大すること
のない半導体試験装置を提供するものである。
測定の場合と比較して測定コストが格別に増大すること
のない半導体試験装置を提供するものである。
【０００８】
【課題を解決するための手段】２台のテスト・ステーシ
ョン１および２が接続せしめられたＩＣテスタ本体Ｔを
具備し、ＩＣテスタ本体Ｔおよびテスト・ステーション
１および２を制御する中央制御装置Ｃを具備し、２台の
テスト・ステーション１および２はそれぞれパフォーマ
ンス・ボード３或は４を具備し、ＩＣテスタ本体Ｔ内に
は信号発生／信号受信測定ユニットである２個のチャネ
ルｃｈ１およびチャネルｃｈ２を具備し、２個のチャネ
ルｃｈ１およびチャネルｃｈ２それぞれをテスト・ステ
ーション１および２に切り替え接続する切り替えスイッ
チ７および８を具備し、一方のチャネルｃｈ１の切り替
えスイッチ７はこのチャネルｃｈ１を一方のテスト・ス
テーション１におけるパフォーマンス・ボード３の一方
のチャネルｃｈ１対応ポートに接続すると共に他方のテ
スト・ステーション２におけるパフォーマンス・ボード
４の他方のチャネルｃｈ２対応ポートに接続するもので
あり、他方のチャネルｃｈ２の切り替えスイッチ８はこ
のチャネルｃｈ２を一方のテスト・ステーション１にお
けるパフォーマンス・ボード３の他方のチャネルｃｈ２
対応ポートに接続すると共に他方のテスト・ステーショ
ン２におけるパフォーマンス・ボード４の一方のチャネ
ルｃｈ１対応ポートに接続するものであることを特徴と
する半導体試験装置、を構成し、そして請求項１に記載
される半導体試験装置において、信号発生ユニットはチ
ャネルｃｈ１およびチャネルｃｈ２の双方についてチャ
ネルｃｈ１アナログ波形発生メモリ１１およびチャネル
ｃｈ２アナログ波形発生メモリ１２、マルチプレクサ２
０およびＤ／Ａコンバータ３０を具備し、これらアナロ
グ波形発生メモリに記憶される波形内容はマルチプレク
サ２０によりＤ／Ａコンバータ３０に選択切り替え供給
される半導体試験装置を構成し、また請求項１に記載さ
れる半導体試験装置において、信号発生ユニットはチャ
ネルの双方について一方のチャネルのアナログ波形発生
メモリおよび他方のチャネルのアナログ波形発生メモ
リ、マルチプレクサおよびＤ／Ａコンバータを具備し、
これらアナログ波形発生メモリのアドレス回路にアドレ
ス変換器を具備せしめた半導体試験装置を構成した。
ョン１および２が接続せしめられたＩＣテスタ本体Ｔを
具備し、ＩＣテスタ本体Ｔおよびテスト・ステーション
１および２を制御する中央制御装置Ｃを具備し、２台の
テスト・ステーション１および２はそれぞれパフォーマ
ンス・ボード３或は４を具備し、ＩＣテスタ本体Ｔ内に
は信号発生／信号受信測定ユニットである２個のチャネ
ルｃｈ１およびチャネルｃｈ２を具備し、２個のチャネ
ルｃｈ１およびチャネルｃｈ２それぞれをテスト・ステ
ーション１および２に切り替え接続する切り替えスイッ
チ７および８を具備し、一方のチャネルｃｈ１の切り替
えスイッチ７はこのチャネルｃｈ１を一方のテスト・ス
テーション１におけるパフォーマンス・ボード３の一方
のチャネルｃｈ１対応ポートに接続すると共に他方のテ
スト・ステーション２におけるパフォーマンス・ボード
４の他方のチャネルｃｈ２対応ポートに接続するもので
あり、他方のチャネルｃｈ２の切り替えスイッチ８はこ
のチャネルｃｈ２を一方のテスト・ステーション１にお
けるパフォーマンス・ボード３の他方のチャネルｃｈ２
対応ポートに接続すると共に他方のテスト・ステーショ
ン２におけるパフォーマンス・ボード４の一方のチャネ
ルｃｈ１対応ポートに接続するものであることを特徴と
する半導体試験装置、を構成し、そして請求項１に記載
される半導体試験装置において、信号発生ユニットはチ
ャネルｃｈ１およびチャネルｃｈ２の双方についてチャ
ネルｃｈ１アナログ波形発生メモリ１１およびチャネル
ｃｈ２アナログ波形発生メモリ１２、マルチプレクサ２
０およびＤ／Ａコンバータ３０を具備し、これらアナロ
グ波形発生メモリに記憶される波形内容はマルチプレク
サ２０によりＤ／Ａコンバータ３０に選択切り替え供給
される半導体試験装置を構成し、また請求項１に記載さ
れる半導体試験装置において、信号発生ユニットはチャ
ネルの双方について一方のチャネルのアナログ波形発生
メモリおよび他方のチャネルのアナログ波形発生メモ
リ、マルチプレクサおよびＤ／Ａコンバータを具備し、
これらアナログ波形発生メモリのアドレス回路にアドレ
ス変換器を具備せしめた半導体試験装置を構成した。
【０００９】
【実施例】この発明の実施例を図５を参照して説明す
る。Ｔは２台のテスト・ステーション１および２が接続
せしめられたＩＣテスタ本体である。Ｃは中央制御装置
であり、ＩＣテスタ本体Ｔおよび２台のテスト・ステー
ション１および２に対する種々の試験測定条件を設定、
制御するためのものである。２台のテスト・ステーショ
ン１および２はそれぞれパフォーマンス・ボード３或は
４を具備すると共に、ＩＣテスタ本体Ｔ内には信号発生
／信号受信測定ユニットである２個のチャネルｃｈ１お
よびチャネルｃｈ２を具備している。２個のチャネルｃ
ｈ１およびチャネルｃｈ２はそれぞれの切り替えスイッ
チ７或は８を具備しており、これら切り替えスイッチ７
或は８はチャネルｃｈ１およびチャネルｃｈ２をテスト
・ステーション１および２に切り替え接続するためのも
のである。一方のチャネルｃｈ１の切り替えスイッチ７
はこのチャネルｃｈ１を一方のテスト・ステーション１
におけるパフォーマンス・ボード３の一方のチャネルｃ
ｈ１対応ポートに接続すると共に他方のテスト・ステー
ション２におけるパフォーマンス・ボード４の他方のチ
ャネルｃｈ２対応ポートに接続するものである。そし
て、他方のチャネルｃｈ２の切り替えスイッチ８はこの
チャネルｃｈ２を一方のテスト・ステーション１におけ
るパフォーマンス・ボード３の他方のチャネルｃｈ２対
応ポートに接続すると共に他方のテスト・ステーション
２におけるパフォーマンス・ボード４の一方のチャネル
ｃｈ１対応ポートに接続するものである。
る。Ｔは２台のテスト・ステーション１および２が接続
せしめられたＩＣテスタ本体である。Ｃは中央制御装置
であり、ＩＣテスタ本体Ｔおよび２台のテスト・ステー
ション１および２に対する種々の試験測定条件を設定、
制御するためのものである。２台のテスト・ステーショ
ン１および２はそれぞれパフォーマンス・ボード３或は
４を具備すると共に、ＩＣテスタ本体Ｔ内には信号発生
／信号受信測定ユニットである２個のチャネルｃｈ１お
よびチャネルｃｈ２を具備している。２個のチャネルｃ
ｈ１およびチャネルｃｈ２はそれぞれの切り替えスイッ
チ７或は８を具備しており、これら切り替えスイッチ７
或は８はチャネルｃｈ１およびチャネルｃｈ２をテスト
・ステーション１および２に切り替え接続するためのも
のである。一方のチャネルｃｈ１の切り替えスイッチ７
はこのチャネルｃｈ１を一方のテスト・ステーション１
におけるパフォーマンス・ボード３の一方のチャネルｃ
ｈ１対応ポートに接続すると共に他方のテスト・ステー
ション２におけるパフォーマンス・ボード４の他方のチ
ャネルｃｈ２対応ポートに接続するものである。そし
て、他方のチャネルｃｈ２の切り替えスイッチ８はこの
チャネルｃｈ２を一方のテスト・ステーション１におけ
るパフォーマンス・ボード３の他方のチャネルｃｈ２対
応ポートに接続すると共に他方のテスト・ステーション
２におけるパフォーマンス・ボード４の一方のチャネル
ｃｈ１対応ポートに接続するものである。
【００１０】上述の如くに接続して同時測定および通常
測定を問題なく実施するために、中央制御装置Ｃによる
ＩＣテスタ本体Ｔおよび２台のテスト・ステーション１
および２に対する種々の試験測定条件のソフトウエア設
定は、一方のテスト・ステーション１については通常の
設定を実施し、他方のテスト・ステーション２について
はこれをテスト・ステーション２としてではなくしてテ
スト・ステーション１として設定する。この設定はその
ためのハードウエアを準備してこれにより実施すること
もできる。
測定を問題なく実施するために、中央制御装置Ｃによる
ＩＣテスタ本体Ｔおよび２台のテスト・ステーション１
および２に対する種々の試験測定条件のソフトウエア設
定は、一方のテスト・ステーション１については通常の
設定を実施し、他方のテスト・ステーション２について
はこれをテスト・ステーション２としてではなくしてテ
スト・ステーション１として設定する。この設定はその
ためのハードウエアを準備してこれにより実施すること
もできる。
【００１１】同時測定および通常測定の何れにも好適に
対応することができるこの発明による半導体試験装置の
アナログ波形発生装置の実施例を図６（ａ）を参照して
説明する。ＩＣテスタ本体Ｔ内の信号発生ユニットとし
てチャネルｃｈ１およびチャネルｃｈ２の双方につい
て、チャネルｃｈ１アナログ波形発生メモリ１１および
チャネルｃｈ２アナログ波形発生メモリ１２、マルチプ
レクサ２０およびＤ／Ａコンバータ３０を具備せしめ
る。これらアナログ波形発生メモリに記憶される波形内
容はマルチプレクサ２０により選択切り替えられてＤ／
Ａコンバータ３０に供給され、ここにおいてアナログ波
形に変換される。
対応することができるこの発明による半導体試験装置の
アナログ波形発生装置の実施例を図６（ａ）を参照して
説明する。ＩＣテスタ本体Ｔ内の信号発生ユニットとし
てチャネルｃｈ１およびチャネルｃｈ２の双方につい
て、チャネルｃｈ１アナログ波形発生メモリ１１および
チャネルｃｈ２アナログ波形発生メモリ１２、マルチプ
レクサ２０およびＤ／Ａコンバータ３０を具備せしめ
る。これらアナログ波形発生メモリに記憶される波形内
容はマルチプレクサ２０により選択切り替えられてＤ／
Ａコンバータ３０に供給され、ここにおいてアナログ波
形に変換される。
【００１２】ここで、マルチプレクサ２０は以下の如く
にアナログ波形発生メモリ１１および１２をＤ／Ａコン
バータ３０に切り替え接続制御する。 （Ａ） 通常測定 ステーション１については、メモリ１１1 をマルチプレ
クサ２０1 によりＤ／Ａコンバータ３０1 に切り替え接
続すると共に、メモリ１２2をマルチプレクサ２０2 に
よりＤ／Ａコンバータ３０2 に切り替え接続する。
にアナログ波形発生メモリ１１および１２をＤ／Ａコン
バータ３０に切り替え接続制御する。 （Ａ） 通常測定 ステーション１については、メモリ１１1 をマルチプレ
クサ２０1 によりＤ／Ａコンバータ３０1 に切り替え接
続すると共に、メモリ１２2をマルチプレクサ２０2 に
よりＤ／Ａコンバータ３０2 に切り替え接続する。
【００１３】ステーション２については、メモリ１１2
をマルチプレクサ２０2 によりＤ／Ａコンバータ３０2
に切り替え接続すると共に、メモリ１２1 をマルチプレ
クサ２０1 によりＤ／Ａコンバータ３０1 に切り替え接
続する。 （Ｂ） 同時測定 メモリ１１1 をマルチプレクサ２０1 によりＤ／Ａコン
バータ３０1 に切り替え接続すると共にメモリ１１2 を
マルチプレクサ２０2 によりＤ／Ａコンバータ３０2 に
切り替え接続する。
をマルチプレクサ２０2 によりＤ／Ａコンバータ３０2
に切り替え接続すると共に、メモリ１２1 をマルチプレ
クサ２０1 によりＤ／Ａコンバータ３０1 に切り替え接
続する。 （Ｂ） 同時測定 メモリ１１1 をマルチプレクサ２０1 によりＤ／Ａコン
バータ３０1 に切り替え接続すると共にメモリ１１2 を
マルチプレクサ２０2 によりＤ／Ａコンバータ３０2 に
切り替え接続する。
【００１４】なお、図６（ｂ）に示される如くマルチプ
レクサによる波形データの切り替えの代わりに波形メモ
リのアドレス回路にアドレス変換器を具備せしめること
により図６（ａ）と同様に制御することができる。
レクサによる波形データの切り替えの代わりに波形メモ
リのアドレス回路にアドレス変換器を具備せしめること
により図６（ａ）と同様に制御することができる。
【００１５】
【発明の効果】上述の如く、２個の信号発生／信号受信
測定ユニットであるチャネルｃｈ１およびチャネルｃｈ
２の内の一方のチャネルｃｈ１を一方のテスト・ステー
ション１のみに割当てて接続し、他方のチャネルｃｈ２
を他方のテスト・ステーション２のみに割当てて接続す
ることにより、一方のチャネルｃｈ１は一方のテスト・
ステーション１におけるパフォーマンス・ボード３の一
方のチャネルｃｈ１対応ポートに接続すると共に、他方
のチャネルｃｈ２も他方のテスト・ステーション２にお
けるパフォーマンス・ボード４の一方のチャネルｃｈ１
対応ポートに接続するに到る。要するに、パフォーマン
ス・ボード３および４共にポートは一方のチャネルｃｈ
１対応ポートとなって、同一である。従って、パフォー
マンス・ボード３および４として互いに同一のものを使
用することができる。このことは、製造に多大の手間、
時間およびコストを必要とするパフォーマンス・ボード
を２種類準備することなく、１種類のボードを準備しさ
えすればよいことを意味し、好適である。また、ＩＣの
試験測定されるべき対象ピンとパフォーマンス・ボード
のポートとの間の接続を変更する必要もなくなる点にお
いても好都合である。
測定ユニットであるチャネルｃｈ１およびチャネルｃｈ
２の内の一方のチャネルｃｈ１を一方のテスト・ステー
ション１のみに割当てて接続し、他方のチャネルｃｈ２
を他方のテスト・ステーション２のみに割当てて接続す
ることにより、一方のチャネルｃｈ１は一方のテスト・
ステーション１におけるパフォーマンス・ボード３の一
方のチャネルｃｈ１対応ポートに接続すると共に、他方
のチャネルｃｈ２も他方のテスト・ステーション２にお
けるパフォーマンス・ボード４の一方のチャネルｃｈ１
対応ポートに接続するに到る。要するに、パフォーマン
ス・ボード３および４共にポートは一方のチャネルｃｈ
１対応ポートとなって、同一である。従って、パフォー
マンス・ボード３および４として互いに同一のものを使
用することができる。このことは、製造に多大の手間、
時間およびコストを必要とするパフォーマンス・ボード
を２種類準備することなく、１種類のボードを準備しさ
えすればよいことを意味し、好適である。また、ＩＣの
試験測定されるべき対象ピンとパフォーマンス・ボード
のポートとの間の接続を変更する必要もなくなる点にお
いても好都合である。
【００１６】この発明のアナログ波形発生装置を具備し
た半導体試験装置は、チャネルｃｈ１のアナログ波形発
生メモリ１１とチャネルｃｈ２のアナログ波形発生メモ
リ１２の双方をそれぞれのチャネルに具備せしめ、これ
らのメモリをマルチプレクサ２０によりＤ／Ａコンバー
タ３０に切り替え接続する様にした。このようにするこ
とによりアナログ波形発生メモリの数は２倍となった
が、その代わりにソフトウエアによる単なるマルチプレ
クサ２０の切り替え接続制御のみにより必要とされる波
形の出力が可能となった。このマルチプレクサ２０の切
り替え接続制御は、アナログ波形発生メモリを１組具備
してこれらのメモリ・アドレスをソフトウエアにより設
定管理することにより必要とされる波形の出力をするの
と比較して容易であり、これは試験測定時間のオーバヘ
ッドの減少につながる。
た半導体試験装置は、チャネルｃｈ１のアナログ波形発
生メモリ１１とチャネルｃｈ２のアナログ波形発生メモ
リ１２の双方をそれぞれのチャネルに具備せしめ、これ
らのメモリをマルチプレクサ２０によりＤ／Ａコンバー
タ３０に切り替え接続する様にした。このようにするこ
とによりアナログ波形発生メモリの数は２倍となった
が、その代わりにソフトウエアによる単なるマルチプレ
クサ２０の切り替え接続制御のみにより必要とされる波
形の出力が可能となった。このマルチプレクサ２０の切
り替え接続制御は、アナログ波形発生メモリを１組具備
してこれらのメモリ・アドレスをソフトウエアにより設
定管理することにより必要とされる波形の出力をするの
と比較して容易であり、これは試験測定時間のオーバヘ
ッドの減少につながる。
【図１】半導体試験装置の従来例を説明する図。
【図２】（ａ）、（ｂ）は何れも半導体試験装置の従来
例におけるチャネルとテスト・ステーションとの間の接
続を説明する図。
例におけるチャネルとテスト・ステーションとの間の接
続を説明する図。
【図３】半導体試験装置の従来例におけるチャネルとテ
スト・ステーションとの間の接続を説明する図。
スト・ステーションとの間の接続を説明する図。
【図４】半導体試験装置の従来例におけるチャネルとテ
スト・ステーションとの間の接続を説明する図。
スト・ステーションとの間の接続を説明する図。
【図５】この発明の実施例を説明する図。
【図６】（ａ）、（ｂ）は何れもこの発明において使用
されるアナログ波形発生装置の実施例を説明する図。
されるアナログ波形発生装置の実施例を説明する図。
１ テスト・ステーション ２ テスト・ステーション Ｔ ＩＣテスタ本体 Ｃ 中央制御装置 ３ パフォーマンス・ボード ４ パフォーマンス・ボード ｃｈ１ チャネル１ ｃｈ２ チャネル２ ７ 切り替えスイッチ ８ 切り替えスイッチ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年５月２８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】上述の如くに接続して同時測定および通常
測定を問題なく実施するために、中央制御装置Ｃによる
ＩＣテスタ本体Ｔおよび２台のテスト・ステーション１
および２に対する種々の試験測定条件のソフトウエア設
定は、一方のテスト・ステーション１については通常の
設定を実施し、他方のテスト・ステーション２について
は通常測定時のみ本体Ｔに於けるｃｈ１とｃｈ２を交換
して設定する。この設定はそのためのハードウエアを準
備してこれにより実施することもできる。
測定を問題なく実施するために、中央制御装置Ｃによる
ＩＣテスタ本体Ｔおよび２台のテスト・ステーション１
および２に対する種々の試験測定条件のソフトウエア設
定は、一方のテスト・ステーション１については通常の
設定を実施し、他方のテスト・ステーション２について
は通常測定時のみ本体Ｔに於けるｃｈ１とｃｈ２を交換
して設定する。この設定はそのためのハードウエアを準
備してこれにより実施することもできる。
Claims (3)
- 【請求項１】 ２台のテスト・ステーションが接続せし
められたＩＣテスタ本体を具備し、ＩＣテスタ本体およ
びテスト・ステーションを制御する中央制御装置を具備
し、２台のテスト・ステーションはそれぞれパフォーマ
ンス・ボードを具備し、ＩＣテスタ本体内には信号発生
／信号受信測定ユニットである２個のチャネルを具備
し、２個のチャネルそれぞれを２台のテスト・ステーシ
ョンに切り替え接続する切り替えスイッチを具備し、一
方のチャネルの切り替えスイッチはこのチャネルを一方
のテスト・ステーションにおけるパフォーマンス・ボー
ドの一方のチャネル対応ポートに接続すると共に他方の
テスト・ステーションにおけるパフォーマンス・ボード
の他方のチャネル対応ポートに接続するものであり、他
方のチャネルの切り替えスイッチはこのチャネルを一方
のテスト・ステーションにおけるパフォーマンス・ボー
ドの他方のチャネル対応ポートに接続すると共に他方の
テスト・ステーションにおけるパフォーマンス・ボード
の一方のチャネル対応ポートに接続するものであること
を特徴とする半導体試験装置。 - 【請求項２】 請求項１に記載される半導体試験装置に
おいて、信号発生ユニットはチャネルの双方について一
方のチャネルのアナログ波形発生メモリおよび他方のチ
ャネルのアナログ波形発生メモリ、マルチプレクサおよ
びＤ／Ａコンバータを具備し、これらアナログ波形発生
メモリに記憶される波形内容はマルチプレクサによりＤ
／Ａコンバータに選択切り替え供給されるものであるこ
とを特徴とする半導体試験装置。 - 【請求項３】 請求項１に記載される半導体試験装置に
おいて、信号発生ユニットはチャネルの双方について一
方のチャネルのアナログ波形発生メモリおよび他方のチ
ャネルのアナログ波形発生メモリ、マルチプレクサおよ
びＤ／Ａコンバータを具備し、これらアナログ波形発生
メモリのアドレス回路にアドレス変換器を具備せしめた
ことを特徴とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11362492A JP3262284B2 (ja) | 1992-05-06 | 1992-05-06 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11362492A JP3262284B2 (ja) | 1992-05-06 | 1992-05-06 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05312924A true JPH05312924A (ja) | 1993-11-26 |
| JP3262284B2 JP3262284B2 (ja) | 2002-03-04 |
Family
ID=14616940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11362492A Expired - Fee Related JP3262284B2 (ja) | 1992-05-06 | 1992-05-06 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3262284B2 (ja) |
-
1992
- 1992-05-06 JP JP11362492A patent/JP3262284B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3262284B2 (ja) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327153B2 (en) | Analog built-in self-test module | |
| US7275197B2 (en) | Testing apparatus | |
| US6909297B2 (en) | Probe card | |
| WO1983004315A1 (en) | Integrated circuit test apparatus | |
| US6966019B2 (en) | Instrument initiated communication for automatic test equipment | |
| EP0961936B1 (en) | Semiconductor tester with data serializer | |
| KR100280095B1 (ko) | Ic시험장치 | |
| US5974578A (en) | Integrated circuit and test method therefor | |
| US5164665A (en) | IC tester | |
| US4956818A (en) | Memory incorporating logic LSI and method for testing the same LSI | |
| EP0494772B1 (en) | Cell switch and network with simplified testing | |
| JPH07270492A (ja) | 半導体集積回路装置 | |
| JPH05312924A (ja) | 半導体試験装置 | |
| US6064242A (en) | I/O pin electronics circuit having a pair of drivers | |
| JP2974984B2 (ja) | 回路装置の試験方法 | |
| JPH09145788A (ja) | Ｉｃテストシステム | |
| US5581565A (en) | Measuring apparatus used for testing connections between at least two subassemblies | |
| EP1426780B1 (en) | Semiconductor device with data ports supporting simultanous bi-directional data sampling and method for testing the same | |
| JPS59175133A (ja) | 論理集積回路 | |
| JPS5973779A (ja) | 電子回路などを多重化状態で自動的に試験する方法および装置 | |
| JPH10267980A (ja) | 多配線の布線検査装置 | |
| JP3516458B2 (ja) | 電子装置の検査方法 | |
| JPH0829488A (ja) | Ｉ／ｏピンエレクトロニクス回路 | |
| KR0181163B1 (ko) | 유선장비의 자동 및 수동시험방법과 그 장치 | |
| KR900007059B1 (ko) | 백보드 어셈블리 검사장치의 단자간 연결상태 체크회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |