JPH05308401A - 通信プロトコルの管理用に供せられる回路の代表的モジュールの標準への適合を点検する方法、およびそれを実施するシステム - Google Patents
通信プロトコルの管理用に供せられる回路の代表的モジュールの標準への適合を点検する方法、およびそれを実施するシステムInfo
- Publication number
- JPH05308401A JPH05308401A JP4349574A JP34957492A JPH05308401A JP H05308401 A JPH05308401 A JP H05308401A JP 4349574 A JP4349574 A JP 4349574A JP 34957492 A JP34957492 A JP 34957492A JP H05308401 A JPH05308401 A JP H05308401A
- Authority
- JP
- Japan
- Prior art keywords
- module
- modules
- circuit
- duplicated
- representative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】 通信プロトコルの管理用に供せられる回路に
ついて、該回路の代表的モジュールの標準への適合を点
検し、モジュールを与えられた用途に対して前以て最適
化する。 【構成】 第１のステップ（Ｉ）において、代表的モジ
ュール（ＣＭ）と同一の複数の複製されたモジュール
（Ｃ１，Ｃ２，…ＣＮ）を製造する意図のもとに代表的
モジュールを複製し、第２のステップ（II）において、
複製されたモジュールを回路網バス（Ｂ）に接続し、第
３のステップ（III)において、標準に包含される規定に
したがい各接続された複製されたモジュールを配列し配
列されたモジュール（ＳＰ，ＭＡ，ＳＬ，Ｍ／Ｓ）のセ
ット（３０）が指定された回路の実際の作動条件を表わ
すようにし、第４のステップにおいて、標準にしたがい
フレームを表わす信号および異常または寄生的信号を回
路網バスに印加し分析のために該配列されたモジュール
の各個からそれぞれの応答を収集する。
ついて、該回路の代表的モジュールの標準への適合を点
検し、モジュールを与えられた用途に対して前以て最適
化する。 【構成】 第１のステップ（Ｉ）において、代表的モジ
ュール（ＣＭ）と同一の複数の複製されたモジュール
（Ｃ１，Ｃ２，…ＣＮ）を製造する意図のもとに代表的
モジュールを複製し、第２のステップ（II）において、
複製されたモジュールを回路網バス（Ｂ）に接続し、第
３のステップ（III)において、標準に包含される規定に
したがい各接続された複製されたモジュールを配列し配
列されたモジュール（ＳＰ，ＭＡ，ＳＬ，Ｍ／Ｓ）のセ
ット（３０）が指定された回路の実際の作動条件を表わ
すようにし、第４のステップにおいて、標準にしたがい
フレームを表わす信号および異常または寄生的信号を回
路網バスに印加し分析のために該配列されたモジュール
の各個からそれぞれの応答を収集する。
Description
【０００１】
【産業上の利用分野】本発明は通信プロトコルの管理の
ための回路の代表的モジュールの規格への適合をチェッ
クする方法に関する。本発明はまた、この方法を採用す
るシステムに関する。通信技術における相当の発展に伴
い、任意の通信及び装置部品の製造業者により実行され
るべき標準規格が開発されてきた。
ための回路の代表的モジュールの規格への適合をチェッ
クする方法に関する。本発明はまた、この方法を採用す
るシステムに関する。通信技術における相当の発展に伴
い、任意の通信及び装置部品の製造業者により実行され
るべき標準規格が開発されてきた。
【０００２】
【従来の技術および発明が解決しようとする課題】今日
まで、通信ネットワークの参照シミュレーションのため
のモデル装置アイテムを用いて、完成装置がその製造後
に所定の基準に合致するかどうかのチェックが通常行わ
れている。この実施は、標準規格に対する合致が、いう
までもなく、通信装置のアイテムの要求された多数の機
能のなかの、不可欠ではあるが、単なる一つの特徴を表
しているに過ぎないにも係わらず、採用された通信プロ
トコルに関係する標準規格に忠実であることを保証する
ためのみに、各装置メーカーに重大な開発努力に専念す
ることを強いる。
まで、通信ネットワークの参照シミュレーションのため
のモデル装置アイテムを用いて、完成装置がその製造後
に所定の基準に合致するかどうかのチェックが通常行わ
れている。この実施は、標準規格に対する合致が、いう
までもなく、通信装置のアイテムの要求された多数の機
能のなかの、不可欠ではあるが、単なる一つの特徴を表
しているに過ぎないにも係わらず、採用された通信プロ
トコルに関係する標準規格に忠実であることを保証する
ためのみに、各装置メーカーに重大な開発努力に専念す
ることを強いる。
【０００３】一つの提案された解決は、通信プロトコル
管理のための一つ以上の特別な部品にこの方法を費やす
ことからなっている。しかし、電子装置の価格が下落し
続けているので、特別の通信回路を用意することは多く
の場合もはや考えられない。価格および性能の点で部品
の設計を最適化するためや、問題の部品を設計する際に
最初から再動作させるために、試験の下に部品を「リモ
デリング」することから成る解決方法のような、部品が
標準規格に合致するかどうかをチェックするという問題
の他の解決方法が、装置メーカーに提案されている。
管理のための一つ以上の特別な部品にこの方法を費やす
ことからなっている。しかし、電子装置の価格が下落し
続けているので、特別の通信回路を用意することは多く
の場合もはや考えられない。価格および性能の点で部品
の設計を最適化するためや、問題の部品を設計する際に
最初から再動作させるために、試験の下に部品を「リモ
デリング」することから成る解決方法のような、部品が
標準規格に合致するかどうかをチェックするという問題
の他の解決方法が、装置メーカーに提案されている。
【０００４】さらに、一つ以上の所与の応用のために完
成製品に資格を与える際に、特に装置メーカーが正しい
条件で製品をテストするための充分な時間がない場合、
装置メーカーは必ずしも確実に予め記述された標準規格
に正確に合致するという状態にあるとはいえない。本発
明の目的は、通信プロトコルの管理のための回路の代表
モジュール、このモーュールは所与の応用に対して予め
最適化されているものであるが、が所定の標準規格に合
致するかどうかをチェックする方法を提供することによ
り上記の欠点を除去することにある。
成製品に資格を与える際に、特に装置メーカーが正しい
条件で製品をテストするための充分な時間がない場合、
装置メーカーは必ずしも確実に予め記述された標準規格
に正確に合致するという状態にあるとはいえない。本発
明の目的は、通信プロトコルの管理のための回路の代表
モジュール、このモーュールは所与の応用に対して予め
最適化されているものであるが、が所定の標準規格に合
致するかどうかをチェックする方法を提供することによ
り上記の欠点を除去することにある。
【０００５】
【課題を解決するための手段】本発明による方法は、次
のステップを備える。モジュールに等価な複数の複製モ
ジュールを生成するようにモジュールを複製する第１の
ステップ、該複製モジュールをネットワークバスに接続
する第２のステップ、標準規格に含まれる定義にしたが
って、各複製モジュールを形成し、該形成されたモジュ
ールの集合が設計回路の実際の動作条件を表すようにす
る第３のステップ、及び該標準規格にしたがうフレーム
を表す信号と異常または寄生信号とをネットワークバス
に与え、該形成されたモジュールの各々からそれぞれの
応答を、分析のために、収集しなおす、第４のステッ
プ。
のステップを備える。モジュールに等価な複数の複製モ
ジュールを生成するようにモジュールを複製する第１の
ステップ、該複製モジュールをネットワークバスに接続
する第２のステップ、標準規格に含まれる定義にしたが
って、各複製モジュールを形成し、該形成されたモジュ
ールの集合が設計回路の実際の動作条件を表すようにす
る第３のステップ、及び該標準規格にしたがうフレーム
を表す信号と異常または寄生信号とをネットワークバス
に与え、該形成されたモジュールの各々からそれぞれの
応答を、分析のために、収集しなおす、第４のステッ
プ。
【０００６】こうして、本発明による方法は、合致のチ
ェックは、製品及び部品の製造の初期から、その設計及
び製造の段階で、実行される。本発明による方法は、部
品を集積化し部品を電子カードに挿入する充分前に部品
の動作を決定し予測することを可能にする。また、本発
明による方法は、記述標準規格から離れることなく設計
時間を短縮し且つ部品の最適化することを可能にする。
ェックは、製品及び部品の製造の初期から、その設計及
び製造の段階で、実行される。本発明による方法は、部
品を集積化し部品を電子カードに挿入する充分前に部品
の動作を決定し予測することを可能にする。また、本発
明による方法は、記述標準規格から離れることなく設計
時間を短縮し且つ部品の最適化することを可能にする。
【０００７】さらに、本発明の方法によれば、完成製品
の試験において時間と費用の点で利点が得られる。実
際、本発明による方法を採用することにより、起こりえ
る問題が検出されると、設計のソースにおける訂正動作
が実行され、それにより完成製品を再動作させる必要性
を避ける。新製品の開発投資に対するこれら訂正動作の
影響はしたがって非常に少なく、さもなくばときには無
視出来る。
の試験において時間と費用の点で利点が得られる。実
際、本発明による方法を採用することにより、起こりえ
る問題が検出されると、設計のソースにおける訂正動作
が実行され、それにより完成製品を再動作させる必要性
を避ける。新製品の開発投資に対するこれら訂正動作の
影響はしたがって非常に少なく、さもなくばときには無
視出来る。
【０００８】本発明のひとつの有利な実施例において
は、試験されたモジュールは超高記述レベル（Vert Hig
h Description Level)で記述された初期モジュールの変
形により得られた。こうして、合致のチェックは、従来
の結合的かつシーケンシャルな論理記述ベースの上で設
計されたモジュールと、超高記述レベルのアプローチを
用いて設計されたモジュール、特にＶＨＤＬタイプとに
共に関係してもよい。
は、試験されたモジュールは超高記述レベル（Vert Hig
h Description Level)で記述された初期モジュールの変
形により得られた。こうして、合致のチェックは、従来
の結合的かつシーケンシャルな論理記述ベースの上で設
計されたモジュールと、超高記述レベルのアプローチを
用いて設計されたモジュール、特にＶＨＤＬタイプとに
共に関係してもよい。
【０００９】本発明の他の態様によれば、通信プロトコ
ルの管理のための回路の代表モジュールが所定の標準規
格に合致するかをチェックするシステムであって、該モ
ジュールは所与の応用のために予め最適化されており、
本発明による方法を採用しており、回路の代表モジュー
ルを処理する手段を備えており、これらの処理手段は該
モジュールを複製するように且つ該モジュールに等価な
複数の複製セルを生成するように配置されており、該複
製モジュールをネットワークバスに接続する手段と、各
複製モジュールを、形成されたモジュールの集合が、実
質的にチェックされるべき回路の真の動作条件を表すよ
うに、該標準規格に含まれる定義にしたがって各複製モ
ジュールを形成する手段と、信号をネットワークバス上
に生成する手段とを備えたシステムが提供される。
ルの管理のための回路の代表モジュールが所定の標準規
格に合致するかをチェックするシステムであって、該モ
ジュールは所与の応用のために予め最適化されており、
本発明による方法を採用しており、回路の代表モジュー
ルを処理する手段を備えており、これらの処理手段は該
モジュールを複製するように且つ該モジュールに等価な
複数の複製セルを生成するように配置されており、該複
製モジュールをネットワークバスに接続する手段と、各
複製モジュールを、形成されたモジュールの集合が、実
質的にチェックされるべき回路の真の動作条件を表すよ
うに、該標準規格に含まれる定義にしたがって各複製モ
ジュールを形成する手段と、信号をネットワークバス上
に生成する手段とを備えたシステムが提供される。
【００１０】
【実施例】本発明をより理解するために従来技術のいく
つかの基本的な要素をまず復習しておく。従来の設計手
順は、 −回路開発ツールの使用 −回路の配置と経路指定 −回路および／またはプロトタイプの組立 −生産 開発ツールの本質的な機能は以下のように分解可能であ
る。
つかの基本的な要素をまず復習しておく。従来の設計手
順は、 −回路開発ツールの使用 −回路の配置と経路指定 −回路および／またはプロトタイプの組立 −生産 開発ツールの本質的な機能は以下のように分解可能であ
る。
【００１１】１．超高レベル（ＶＨＤＬ）で開発された
要素の記述。 ２．技術を考慮した編集。 ３．モジュールライブラリを使用した回路のシンボル化
ジェネレイション。 ４．回路とその機能を表すシンボル線図の供給。 本発明にかかる方法はこれらのステップのいずれの１つ
に組り込まれてもよい。
要素の記述。 ２．技術を考慮した編集。 ３．モジュールライブラリを使用した回路のシンボル化
ジェネレイション。 ４．回路とその機能を表すシンボル線図の供給。 本発明にかかる方法はこれらのステップのいずれの１つ
に組り込まれてもよい。
【００１２】本出願の名称による1991年9 月20日出願の
フランス特許出願No.9111630はＶＨＤＬ形式の記述を使
用し、そして上述のステップを含んだプロトコルハンド
ラ集積回路を設計するための方法を開示している。本方
法はＶＡＮ標準による交信プロトコルを監視するのに特
に適した方法である。ここで、 −ＶＨＤＬはVery High Description Leve（超高記述レ
ベル） −ＶＡＮはVehicle Area Network（車両内ネットワー
ク） である。
フランス特許出願No.9111630はＶＨＤＬ形式の記述を使
用し、そして上述のステップを含んだプロトコルハンド
ラ集積回路を設計するための方法を開示している。本方
法はＶＡＮ標準による交信プロトコルを監視するのに特
に適した方法である。ここで、 −ＶＨＤＬはVery High Description Leve（超高記述レ
ベル） −ＶＡＮはVehicle Area Network（車両内ネットワー
ク） である。
【００１３】交信機能のために使用される回路の設計に
おいて、完成された製品とするためにプロトコル機能と
１つないしは複数のアプリケーション機能とを結合する
ことが重要である。いうまでもなく、プロトコル機能と
アプリケーション機能との間に干渉は存在し、素子メー
カはプロトコル機能とアプリケーション機能との間に最
大の相互関係を得ることを目標としている。
おいて、完成された製品とするためにプロトコル機能と
１つないしは複数のアプリケーション機能とを結合する
ことが重要である。いうまでもなく、プロトコル機能と
アプリケーション機能との間に干渉は存在し、素子メー
カはプロトコル機能とアプリケーション機能との間に最
大の相互関係を得ることを目標としている。
【００１４】一般に交信プロトコル機能を含む素子は、
当業者には周知のＩＳＯ国際標準の以下の層を含んでい
る。 −ＩＳＯ標準の第１層の物理的に半分の層、即ちバス増
幅器を含まない層 −ＬＬＣ（Logical Link Control）層、ＭＡＣ（Medium
Access Contro）層および特に経路指定とアプリケーシ
ョンのための他の層 本発明にかかる方法が使用される回路の生産プロセスの
種々のステップが図１を参照しつつ説明される。
当業者には周知のＩＳＯ国際標準の以下の層を含んでい
る。 −ＩＳＯ標準の第１層の物理的に半分の層、即ちバス増
幅器を含まない層 −ＬＬＣ（Logical Link Control）層、ＭＡＣ（Medium
Access Contro）層および特に経路指定とアプリケーシ
ョンのための他の層 本発明にかかる方法が使用される回路の生産プロセスの
種々のステップが図１を参照しつつ説明される。
【００１５】基本的なＶＨＤＬモデルは前述のフランス
特許出願に開示されているようにプロトコルと第１およ
び第２の付加的な層とを含んでいる。回路製作者によっ
て開発され、例えばＶＨＤＬレベルで記述された初期モ
デル図１においてＭＢで示す。）は、例えば磁気テープ
である適当な媒体によってそのまま客先である素子メー
カに転送される（ステップＴ）。
特許出願に開示されているようにプロトコルと第１およ
び第２の付加的な層とを含んでいる。回路製作者によっ
て開発され、例えばＶＨＤＬレベルで記述された初期モ
デル図１においてＭＢで示す。）は、例えば磁気テープ
である適当な媒体によってそのまま客先である素子メー
カに転送される（ステップＴ）。
【００１６】客先はその要求と特殊のアプリケーション
とに基づいて供給されたモデルを修正（ステップＭ）す
ることにより、自分の工場において設計ツールを有す
る。このようにして新たなＶＨＤＬモデルが生成される
（ステップＧＭ）。客先である素子メーカによってなさ
れた一連の操作を以下フェーズＥと記す。この結果とし
て生じたモデルは集積回路メーカに転送される（ステッ
プＲ）。
とに基づいて供給されたモデルを修正（ステップＭ）す
ることにより、自分の工場において設計ツールを有す
る。このようにして新たなＶＨＤＬモデルが生成される
（ステップＧＭ）。客先である素子メーカによってなさ
れた一連の操作を以下フェーズＥと記す。この結果とし
て生じたモデルは集積回路メーカに転送される（ステッ
プＲ）。
【００１７】結果として生じたモデルは形成され（ステ
ップＭＦ）、例えばＶＡＮ標準である所定の標準によっ
て試験および検査がされる（ステップＴＶ）。これらの
ステップの最後に素子は周知の方法で製作される。以下
の記載においてＦは集積回路メーカで実行される一連の
操作を示すものとする。本発明にかかる方法によって提
案される可能性をより理解するまねい従来技術によって
実行した場合のシミュレーションの性質の概略を示すこ
とが必要であろう。このシミュレーションはこの回路を
励起しその様子を解析するために設計しようとする回路
のディジタルモデルの入力に入力励振と呼ばれる適当な
信号の印加を含んでいる。このシミュレーションの結果
は種々の媒体、特に紙または磁気テープ上に出力され、
および／またはコンピュータを使用した設計ツールに記
憶されてもよい。
ップＭＦ）、例えばＶＡＮ標準である所定の標準によっ
て試験および検査がされる（ステップＴＶ）。これらの
ステップの最後に素子は周知の方法で製作される。以下
の記載においてＦは集積回路メーカで実行される一連の
操作を示すものとする。本発明にかかる方法によって提
案される可能性をより理解するまねい従来技術によって
実行した場合のシミュレーションの性質の概略を示すこ
とが必要であろう。このシミュレーションはこの回路を
励起しその様子を解析するために設計しようとする回路
のディジタルモデルの入力に入力励振と呼ばれる適当な
信号の印加を含んでいる。このシミュレーションの結果
は種々の媒体、特に紙または磁気テープ上に出力され、
および／またはコンピュータを使用した設計ツールに記
憶されてもよい。
【００１８】検査のための励振は、例えば以下のものを
予見する。 −伝送速度 −符号形式による回路の正しい動作 −符号化回路および復調回路の正しい設計 −同期および／または非同期システム −アドレスおよびマスキングの認識の仕組み −フレーム中のシンボルの認識の仕組み −誤り訂正コード演算機能 −フレーム認識部分 −マイクロプロセッサあるいはマイクロコントローラと
のインターフェイス部分 −バス上の裁定と衝突喪失管理部分 −読み込みおよび書込みの回路に対するメモリアクセス
部分 −ハードウエアおよびソフトウエアを介しての回路のゼ
ロリセット部分 −客先のアプリケーション部分（受信したメッセージに
よる回路の再起動） 従来技術においては、上述の機能ブロックのそれぞれが
設計され、相互に関連無く検査され、他のブロックとは
独立にそれぞれに印加される励振により再起動されるた
め、回路が十分に設計された後にのみ、いくつかのブロ
ック間において起こりうる干渉が基準に適合しているか
を実際に検査することが可能となる。
予見する。 −伝送速度 −符号形式による回路の正しい動作 −符号化回路および復調回路の正しい設計 −同期および／または非同期システム −アドレスおよびマスキングの認識の仕組み −フレーム中のシンボルの認識の仕組み −誤り訂正コード演算機能 −フレーム認識部分 −マイクロプロセッサあるいはマイクロコントローラと
のインターフェイス部分 −バス上の裁定と衝突喪失管理部分 −読み込みおよび書込みの回路に対するメモリアクセス
部分 −ハードウエアおよびソフトウエアを介しての回路のゼ
ロリセット部分 −客先のアプリケーション部分（受信したメッセージに
よる回路の再起動） 従来技術においては、上述の機能ブロックのそれぞれが
設計され、相互に関連無く検査され、他のブロックとは
独立にそれぞれに印加される励振により再起動されるた
め、回路が十分に設計された後にのみ、いくつかのブロ
ック間において起こりうる干渉が基準に適合しているか
を実際に検査することが可能となる。
【００１９】本発明にかゝる方法を図２に関連して詳細
に説明する。この方法は図１に関する上述の試験段階お
よびチェック段階において行なわれる。この段階におい
て、回路ＣＭは例えばＶＨＤＬレベルにおいて述べられ
また製造者によって供給された原モデルＣＯからその特
殊な要求に基づいて顧客装置業者によって設計および変
更（フェーズＥ）され、この回路ＣＭは将来の上記チェ
ックのあるものに可能なかぎり耐えることができる。ソ
フトウェアモジュール型式のテストに対してこの説明の
後に述べる変更モジュールとよばれるハードウェア構造
のイメージを利用することができる。
に説明する。この方法は図１に関する上述の試験段階お
よびチェック段階において行なわれる。この段階におい
て、回路ＣＭは例えばＶＨＤＬレベルにおいて述べられ
また製造者によって供給された原モデルＣＯからその特
殊な要求に基づいて顧客装置業者によって設計および変
更（フェーズＥ）され、この回路ＣＭは将来の上記チェ
ックのあるものに可能なかぎり耐えることができる。ソ
フトウェアモジュール型式のテストに対してこの説明の
後に述べる変更モジュールとよばれるハードウェア構造
のイメージを利用することができる。
【００２０】本発明にかゝる方法の第１ステップＩは変
更モジュールＣＭから複製によって数個の同じモジュー
ルＣ１，Ｃ２，…ＣＮを発生することにある。第２のス
テップIIはこれらの種々のモジュールＣ１，Ｃ２，…Ｃ
Ｎを多重化できるディジタル母線βおよびテスト回路が
企画される適用の最終環境の典型に連続するように行な
われる。この接続はソフトウェアテスト構造２０を確立
する。
更モジュールＣＭから複製によって数個の同じモジュー
ルＣ１，Ｃ２，…ＣＮを発生することにある。第２のス
テップIIはこれらの種々のモジュールＣ１，Ｃ２，…Ｃ
Ｎを多重化できるディジタル母線βおよびテスト回路が
企画される適用の最終環境の典型に連続するように行な
われる。この接続はソフトウェアテスト構造２０を確立
する。
【００２１】本発明にかゝる方法の第３ステップIII の
間に、複製によって生じた各モジュールは、例えば、上
述のＶＡＮ標準のような選ばれた通信標準の定義によっ
て配列される。たとえば、この標準の場合には、モジュ
ールはスパイ（ＳＰ）と呼ばれるモードに配列すること
ができるが、他のモジュールはつぎのような他のモード
に配列することができる。すなわち、 −マスター／スレーブ（Ｍ／Ｓ）； −スレーブ（ＳＬ）； −マスター（ＭＡ）； −承認されたスレーブ −承認されないスレーブ これらのモードのセットは標準に含まれた種々の定義に
対応し、各構成モードは最終回路の予測される動作状態
の１つに対応する。
間に、複製によって生じた各モジュールは、例えば、上
述のＶＡＮ標準のような選ばれた通信標準の定義によっ
て配列される。たとえば、この標準の場合には、モジュ
ールはスパイ（ＳＰ）と呼ばれるモードに配列すること
ができるが、他のモジュールはつぎのような他のモード
に配列することができる。すなわち、 −マスター／スレーブ（Ｍ／Ｓ）； −スレーブ（ＳＬ）； −マスター（ＭＡ）； −承認されたスレーブ −承認されないスレーブ これらのモードのセットは標準に含まれた種々の定義に
対応し、各構成モードは最終回路の予測される動作状態
の１つに対応する。
【００２２】この構成ステップの終りにおいて、回路構
成構造３０は最終適用の典型的環境にできる限り選ばれ
ることが有用である。第４のステップIVはスクランブラ
ーシステムＳを寄生を発生する機能をもったバスおよび
通信網において遭遇しうる状態をできるだけ代表する刺
戟に接続することにある。そこで、各モジュールおよび
バスにおいて、発生されまた受けとられるすべての信号
を解柝してそれが現解柝技術にしたがって直面する標準
と適合しているかをチェックすることができる。
成構造３０は最終適用の典型的環境にできる限り選ばれ
ることが有用である。第４のステップIVはスクランブラ
ーシステムＳを寄生を発生する機能をもったバスおよび
通信網において遭遇しうる状態をできるだけ代表する刺
戟に接続することにある。そこで、各モジュールおよび
バスにおいて、発生されまた受けとられるすべての信号
を解柝してそれが現解柝技術にしたがって直面する標準
と適合しているかをチェックすることができる。
【００２３】かくしてスクランブラＳはフレームをつぎ
のごときバスＢに注入するように適合されなければなら
ない。 −つぎの標準による標準フレーム； −バスに生ずる情報の速度変化をもったフレーム； −送信もしくは受信中のバスの標準フレーム、およびも
しくは発生速度の変化をもったフレームおよびもしくは
ランダムもしくは予めきめられた寄生をもったフレー
ム、 図３は上述のステップIVの終りにおいて、本発明にかゝ
る方法によって得られたＶＡＮ標準に従ったテスト構造
の一例を示す。５つのモジュールＣ１〜Ｃ５は複製によ
って得られおのおのは種々に構成される。それ故、第１
のモジュールＣ１はスレーブモードＳＬに構成され層Ｌ
１，ＬＬＣおよびＭＡＣに組み込まれる。第２の層Ｃ２
はＳｐｙモードＳＰに構成され、第３の層はマスタース
レーブＭ／Ｓモードに、第４の層Ｃ４はフレームに応じ
てスレーブモードＳ／Ａに、第５の層Ｃ５はフレーム構
造をもったマスターＭモードもしくは送受信に適合する
パターンＴに構成される。他の４つのモードもまたフレ
ームパターンＴに與えられる。
のごときバスＢに注入するように適合されなければなら
ない。 −つぎの標準による標準フレーム； −バスに生ずる情報の速度変化をもったフレーム； −送信もしくは受信中のバスの標準フレーム、およびも
しくは発生速度の変化をもったフレームおよびもしくは
ランダムもしくは予めきめられた寄生をもったフレー
ム、 図３は上述のステップIVの終りにおいて、本発明にかゝ
る方法によって得られたＶＡＮ標準に従ったテスト構造
の一例を示す。５つのモジュールＣ１〜Ｃ５は複製によ
って得られおのおのは種々に構成される。それ故、第１
のモジュールＣ１はスレーブモードＳＬに構成され層Ｌ
１，ＬＬＣおよびＭＡＣに組み込まれる。第２の層Ｃ２
はＳｐｙモードＳＰに構成され、第３の層はマスタース
レーブＭ／Ｓモードに、第４の層Ｃ４はフレームに応じ
てスレーブモードＳ／Ａに、第５の層Ｃ５はフレーム構
造をもったマスターＭモードもしくは送受信に適合する
パターンＴに構成される。他の４つのモードもまたフレ
ームパターンＴに與えられる。
【００２４】複製モジュールが構成される間に、種々の
伝送速度およびアドレスがこれらのモジュールに与えら
れる。最も代表的な有効通信条件（正規信号、寄生もし
くはその他によって影響された異常信号）の網環境にお
いてフレームの送受信間、その前およびもしくは後に、
ビッドコーディングデコーディングブロック、フレーム
のエンキャプシュレーション、デキャプシュレーショ
ン、ＣＲＣのサーキュレータの伝送速度、マイクロプロ
セッサおよびまたはマイクロコントローラ間のインター
フェースによるアクセス、回路によるメモリアクセス、
回路（ハードウェアおよびソフトウェア）の零リセット
のチェックも同様にできる。
伝送速度およびアドレスがこれらのモジュールに与えら
れる。最も代表的な有効通信条件（正規信号、寄生もし
くはその他によって影響された異常信号）の網環境にお
いてフレームの送受信間、その前およびもしくは後に、
ビッドコーディングデコーディングブロック、フレーム
のエンキャプシュレーション、デキャプシュレーショ
ン、ＣＲＣのサーキュレータの伝送速度、マイクロプロ
セッサおよびまたはマイクロコントローラ間のインター
フェースによるアクセス、回路によるメモリアクセス、
回路（ハードウェアおよびソフトウェア）の零リセット
のチェックも同様にできる。
【００２５】さらに本発明による方法は裁定ブロックも
しくは不一致ブロックの動作および各モードの構成機能
としての優先の通知（優先送信モジュールアドレス、と
られた方法等）の証明を明示することを可能とする。実
に、フレームをスクランブラＳから送りもしくは構成ス
テップIII の間に２つのモジュールを同時に線確得決定
からオフセットされた時間をもって網に送る可能性を定
義するに充分である。同様に寄生ビット同期もしくは不
一致信号を注入することによってこの状態を惹き起すこ
とが可能である。
しくは不一致ブロックの動作および各モードの構成機能
としての優先の通知（優先送信モジュールアドレス、と
られた方法等）の証明を明示することを可能とする。実
に、フレームをスクランブラＳから送りもしくは構成ス
テップIII の間に２つのモジュールを同時に線確得決定
からオフセットされた時間をもって網に送る可能性を定
義するに充分である。同様に寄生ビット同期もしくは不
一致信号を注入することによってこの状態を惹き起すこ
とが可能である。
【００２６】例として、フレームに対するプリアンブル
の歪は第４図に示すように本発明にかゝる方法をもって
網バスにおいて検出できる。２つのモジュールＣ１およ
びＣ２を考え、そのおのおのがバスＢにおいて２つのフ
レーム信号に終り、その信号が期間Ｄt によってオフセ
ットされ、そのおのおのがプリアンブルＰ１，Ｐ２、ス
タートビットＢＳ１，ＢＳ２を含み、プリアンブルおよ
びスタートビットがフレームスタート信号ＳＦ1 ，ＳＦ
2 を構成しそのタイミングダイアグラムＣＣ１およびＣ
Ｃ２が図４に示されるものとする。本発明の方法を実行
することによって得られたバスＢにおける合成信号（タ
イミングダイアグラムＣＢ）は誤まったプリアンブル
Ｐ、スタートビットＢＳおよびフレームスタート信号Ｆ
を有する。かゝる不一致は従来技術に適用されたテスト
では検出できなかった。この不一致の検出の段階におい
て、その欠陥を正すために回路の設計をさかのぼって対
処することができる。
の歪は第４図に示すように本発明にかゝる方法をもって
網バスにおいて検出できる。２つのモジュールＣ１およ
びＣ２を考え、そのおのおのがバスＢにおいて２つのフ
レーム信号に終り、その信号が期間Ｄt によってオフセ
ットされ、そのおのおのがプリアンブルＰ１，Ｐ２、ス
タートビットＢＳ１，ＢＳ２を含み、プリアンブルおよ
びスタートビットがフレームスタート信号ＳＦ1 ，ＳＦ
2 を構成しそのタイミングダイアグラムＣＣ１およびＣ
Ｃ２が図４に示されるものとする。本発明の方法を実行
することによって得られたバスＢにおける合成信号（タ
イミングダイアグラムＣＢ）は誤まったプリアンブル
Ｐ、スタートビットＢＳおよびフレームスタート信号Ｆ
を有する。かゝる不一致は従来技術に適用されたテスト
では検出できなかった。この不一致の検出の段階におい
て、その欠陥を正すために回路の設計をさかのぼって対
処することができる。
【００２７】例として、本発明にかゝる方法は、当業者
によって周知のＶＡＮ標準のように予めきめられた標準
にしたがって自動車輌に用いられ通知を管理するために
構成された一連の回路に適用することができる。かくし
て、プロトコル管理機能を行うＣＭＯＳ技術におけるデ
ータ通信制御を引用することができる。図５は本発明に
かゝる方法が適用されるテストに対するプロトコル管理
モジュールを含むかゝる回路の内部構造を示す。
によって周知のＶＡＮ標準のように予めきめられた標準
にしたがって自動車輌に用いられ通知を管理するために
構成された一連の回路に適用することができる。かくし
て、プロトコル管理機能を行うＣＭＯＳ技術におけるデ
ータ通信制御を引用することができる。図５は本発明に
かゝる方法が適用されるテストに対するプロトコル管理
モジュールを含むかゝる回路の内部構造を示す。
【００２８】アクセス手順はビット桁上げをもった非破
壊衝突のすでに知られている原理に基づくマルチアクセ
スタイプである。この回路は単にメッセージの送受信だ
けでなくエラーの検出も管理する。 一般に、プロトコル管理モジュール１はつぎのタスクを
行う。 −受信もしくは送信ビットの整形； −ビットコーディングおよびデコーディング； −伝送クロックの発生； −プリアンブルの処理および確認； −フレームスタートの処理および確認； −アクセスタイムの管理、等 管理モジュール１は一方においてインターフェース６お
よびデータ、アドレスおよびチェッキングライン５を介
してマイクロプロセッサもしくはマイクロコントローラ
４に結合され、他方においてはライン増幅器３を介して
通信線２に結合される。それは送受信制御１６に対する
論理モジュールを含み、その送受信制御１６はライン増
幅器３に対し、また数個のモジュール、とくに受けとら
れたビットプロセッサ１３および受信管理インターフェ
ース１１の制御の下に受信したメッセージ９に対する蓄
積メモリを介してマイクロプロセッサに対する信号を送
出する。制御モジュール１６はまた一方において、ライ
ン増幅器３およびビット系列論理モジュールを介して通
信線２によって信号出力を受信するとともに他方におい
て、送信管理インターフェース１１および送信ビットプ
ロセッサ１２の制御下にインターフェース６、伝送され
るメッセージメモリ７を介してマイクロプロセッサもし
くはマイクロコントローラ４によって信号出力を受信す
る。プロトコル管理モジュール１はまたエラー管理論理
モジュール１４、クロックユニット１５、およびランダ
ムアクセスメモリ１８を含み、ランダスアクセスメモリ
は一方においてインターフェース１６に結合され他方に
おいて受信インターフェース１１に結合される識別子を
含む。マイクロプロセッサもしくはマイクロコントロー
ラ４をもったインターフェース６はまた割込み命令ＩＮ
Ｔを送出できる割込み論理１７をそなえている。さら
に、かゝる回路において、多くのインタラクションが種
々のモジュールの間に存在し、本発明にかゝる方法によ
って提供される利点はこの回路の標準に対する適合性が
チェックされるときに判断されることは容易に理解でき
る。
壊衝突のすでに知られている原理に基づくマルチアクセ
スタイプである。この回路は単にメッセージの送受信だ
けでなくエラーの検出も管理する。 一般に、プロトコル管理モジュール１はつぎのタスクを
行う。 −受信もしくは送信ビットの整形； −ビットコーディングおよびデコーディング； −伝送クロックの発生； −プリアンブルの処理および確認； −フレームスタートの処理および確認； −アクセスタイムの管理、等 管理モジュール１は一方においてインターフェース６お
よびデータ、アドレスおよびチェッキングライン５を介
してマイクロプロセッサもしくはマイクロコントローラ
４に結合され、他方においてはライン増幅器３を介して
通信線２に結合される。それは送受信制御１６に対する
論理モジュールを含み、その送受信制御１６はライン増
幅器３に対し、また数個のモジュール、とくに受けとら
れたビットプロセッサ１３および受信管理インターフェ
ース１１の制御の下に受信したメッセージ９に対する蓄
積メモリを介してマイクロプロセッサに対する信号を送
出する。制御モジュール１６はまた一方において、ライ
ン増幅器３およびビット系列論理モジュールを介して通
信線２によって信号出力を受信するとともに他方におい
て、送信管理インターフェース１１および送信ビットプ
ロセッサ１２の制御下にインターフェース６、伝送され
るメッセージメモリ７を介してマイクロプロセッサもし
くはマイクロコントローラ４によって信号出力を受信す
る。プロトコル管理モジュール１はまたエラー管理論理
モジュール１４、クロックユニット１５、およびランダ
ムアクセスメモリ１８を含み、ランダスアクセスメモリ
は一方においてインターフェース１６に結合され他方に
おいて受信インターフェース１１に結合される識別子を
含む。マイクロプロセッサもしくはマイクロコントロー
ラ４をもったインターフェース６はまた割込み命令ＩＮ
Ｔを送出できる割込み論理１７をそなえている。さら
に、かゝる回路において、多くのインタラクションが種
々のモジュールの間に存在し、本発明にかゝる方法によ
って提供される利点はこの回路の標準に対する適合性が
チェックされるときに判断されることは容易に理解でき
る。
【００２９】云うまでもなく、本発明は以上述べられた
例に限定されるものでなく、数多くの構成がこの発明の
範囲を逸脱することなくこれらの例に適用されるもので
ある。
例に限定されるものでなく、数多くの構成がこの発明の
範囲を逸脱することなくこれらの例に適用されるもので
ある。
【００３０】
【発明の効果】したがって、本発明にかゝる方法は、通
信プロトコルが採用される適用分野において、特に家庭
電子分野において現在および将来の標準を直視できる。
かくして本発明にかゝる方法はＥＩＢＶＳ，ＢＡＴＩＢ
ＵＳ，ＭＥＤＩＡＢＵＳ，Ｄ２Ｂ，１２ＣもしくはＧＨ
Ｓ標準による回路の証明に適用できる。モーター車輛の
分野において、Ｊ１８５０、ＣＡＮ標準もしくはその標
準が本発明にかゝる方法によって直視できる。後者はそ
の設計に対して用いられたどんな記述モードでも、この
モードがＶＨＤＬタイプの例に対してベーシックであっ
ても高レベルであっても、どんなモジュールにも適用す
ることができる。
信プロトコルが採用される適用分野において、特に家庭
電子分野において現在および将来の標準を直視できる。
かくして本発明にかゝる方法はＥＩＢＶＳ，ＢＡＴＩＢ
ＵＳ，ＭＥＤＩＡＢＵＳ，Ｄ２Ｂ，１２ＣもしくはＧＨ
Ｓ標準による回路の証明に適用できる。モーター車輛の
分野において、Ｊ１８５０、ＣＡＮ標準もしくはその標
準が本発明にかゝる方法によって直視できる。後者はそ
の設計に対して用いられたどんな記述モードでも、この
モードがＶＨＤＬタイプの例に対してベーシックであっ
ても高レベルであっても、どんなモジュールにも適用す
ることができる。
【図１】図１は従来技術で使用されている専用素子を生
産するプロセスの主要工程を描いた線図である。
産するプロセスの主要工程を描いた線図である。
【図２】図２は本発明にかかる方法の主要ステップを描
いたブロック線図である。
いたブロック線図である。
【図３】図３は本発明にかかる方法の導入例の詳細図で
ある。
ある。
【図４】図４は２つのモジュールおよび１つのバスから
出力される信号のタイミング線図である。
出力される信号のタイミング線図である。
【図５】図５は本発明にかかる方法を使用することので
きるプロトコル管理回路の簡略化した内部構造図であ
る。
きるプロトコル管理回路の簡略化した内部構造図であ
る。
ＣＯ…初期モデル ＣＭ…修正モデル Ｃ１、Ｃ２・・・ＣＮ…モジュール ＳＰ…スパイ Ｍ／Ｓ…マスタ／スレーブ ＳＬ…スレーブ ＭＡ…マスタ
Claims (10)
- 【請求項１】 通信プロトコルの管理用に供せられる回
路の代表的モジュール（ＣＭ）の標準への適合を点検す
る方法であって、該モジュール（ＣＭ）は与えられた用
途に対して予め最適化しており、該方法は、 第１のステップ（Ｉ）であって、該代表的モジュール
（ＣＭ）と同一の複数の複製されたモジュール（Ｃ１，
Ｃ２，…ＣＮ）を製造する意図のもとに該代表的モジュ
ール（ＣＭ）を複製するステップ、 第２のステップ（II）であって、該複製されたモジュー
ル（Ｃ１，Ｃ２，…ＣＮ）を回路網バス（Ｂ）に接続す
るステップ、 第３のステップ（III)であって、該標準に包含される規
定にしたがい各接続された複製されたモジュール（Ｃ
１，Ｃ２，…ＣＮ）を配列し該配列されたモジュール
（ＳＰ，ＭＡ，ＳＬ，Ｍ／Ｓ）のセット（３０）が指定
された回路の実際の作動条件を表わすようにするステッ
プ、および、 第４のステップであって、該標準にしたがいフレームを
表わす信号および異常または寄生的信号を回路網バスに
印加し、 分析のために該配列されたモジュールの各個からそれぞ
れの応答を収集するステップ、 を具備することを特徴とする方法。 - 【請求項２】 通信プロトコルの管理用に供せられる回
路の代表である該モジュール（ＣＭ）は、超高記述レベ
ル（ＶＨＤＬ）において記述された当初のモジュール
（ＣＯ）の修飾により、前以て獲得されている、請求項
１記載の方法。 - 【請求項３】 該第３の形状形成ステップ（III)におい
て、複製されたモジュールは、スレイブモード（ＳＬ，
Ｓ／Ａ）、マスターモード（Ｍ）、またはマスター／ス
レーブモード（Ｍ／Ｓ）のいずれかにおいて配列され、
各配列モードは該回路の期待される作動状態の１つに対
応している、請求項１または２記載の方法。 - 【請求項４】 該異常なまたは寄生的な信号は、ランダ
ムな信号である、請求項１から３のいずれか１項に記載
の方法。 - 【請求項５】 通信プロトコルの管理用に供せられる回
路の代表的なモジュール（ＣＭ）の予め定められた標準
への適合を点検するシステムであって、該代表的なモジ
ュール（ＣＭ）は与えられた用途に対し前以て最適化さ
れており、 該システムは、回路の代表的なモジュールを処理する手
段を具備し、その場合に、これらの処理手段は、該代表
的モジュール（ＣＭ）を複製し該代表的モジュール（Ｃ
Ｍ）と同一の複数個の複製されたセルを発生させるよう
配置され、該処理手段は該複製されたモジュールを回路
網バス（Ｂ）に接続する手段、該標準に包含される規定
にしたがい各複製されたモジュールを配列する手段であ
って、その態様は該配列されたモジュール（ＳＰ，Ｍ
Ａ，ＳＬ，Ｍ／Ｓ）のセット（３０）が点検されるべき
回路の実際の作動条件を実質的に表わすもの、および、
該回路網バス（Ｂ）上に信号を発生させる手段（Ｓ）、
を具備することを特徴とするシステム。 - 【請求項６】 点検されるべきモジュール（ＣＭ）は超
高記述レベル（ＶＨＤＬ）において記述された当初のモ
ジュール（ＣＯ）の修飾により前以て獲得されている、
請求項５記載のシステム。 - 【請求項７】 該回路網バス（Ｂ）は多重のディジタル
バスをあらわしている、請求項５または６記載のシステ
ム。 - 【請求項８】 １つの集積的システム内に包含されてい
るシステムであって、該集積的システムは、以前に設計
され修飾されたモジュール（ＣＭ）を形成する手段、予
め定められた技術に従い、それが表わす回路を製造する
意図をもって請求項１から４のいずれか１項に記載の方
法により点検されるモジュールを集積する手段をさらに
具備する、請求項５から７のいずれか１項に記載のシス
テム。 - 【請求項９】 自動車の分野における通信の標準への適
合を点検するための、請求項１から４のいずれか１項に
記載の方法および請求項５から８のいずれか１項に記載
のシステムの応用。 - 【請求項１０】 家庭電子機器の分野における通信の標
準への適合を点検するための、請求項１から４のいずれ
か１項に記載の方法および請求項５から８のいずれか１
項に記載のシステムの応用。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9116235A FR2685838B1 (fr) | 1991-12-27 | 1991-12-27 | Procede pour verifier la conformite a une norme d'une cellule representative d'un circuit dedie a la gestion d'un protocole de communication, et systeme pour sa mise en óoeuvre. |
| FR9116235 | 1991-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308401A true JPH05308401A (ja) | 1993-11-19 |
Family
ID=9420578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4349574A Pending JPH05308401A (ja) | 1991-12-27 | 1992-12-28 | 通信プロトコルの管理用に供せられる回路の代表的モジュールの標準への適合を点検する方法、およびそれを実施するシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5515504A (ja) |
| EP (1) | EP0550329B1 (ja) |
| JP (1) | JPH05308401A (ja) |
| DE (1) | DE69217472T2 (ja) |
| FR (1) | FR2685838B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4754074B2 (ja) * | 1999-03-22 | 2011-08-24 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | 制御装置または調整装置のインターフェースを構成する回路装置および方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307771A (ja) * | 1994-05-12 | 1995-11-21 | Kokusai Denshin Denwa Co Ltd <Kdd> | プロトコルの論理検証方法 |
| US5612898A (en) * | 1995-02-09 | 1997-03-18 | Intel Corporation | Communication protocol event logging system for use with various protocols |
| DE10144050A1 (de) * | 2001-09-07 | 2003-03-27 | Bosch Gmbh Robert | Verfahren zur Softwareverifikation für Steuereinheiten und Verifikationssystem |
| US20040139185A1 (en) * | 2002-12-30 | 2004-07-15 | Wasilios Souflis | Decoupling a protocol from its implementation |
| US20050205202A1 (en) * | 2003-03-24 | 2005-09-22 | Precision Dynamics Corporation | Continuous lamination of RFID tags and inlets |
| JP2017214049A (ja) * | 2016-05-27 | 2017-12-07 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | セキュリティ検査システム、セキュリティ検査方法、機能評価装置、及びプログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1224880A (en) * | 1984-12-25 | 1987-07-28 | Yoshiaki Kakuda | Protocol validation system |
| US5097469A (en) * | 1989-05-19 | 1992-03-17 | Concord Communications, Inc. | Passive monitor for broadcast communication network |
| US5301280A (en) * | 1989-10-02 | 1994-04-05 | Data General Corporation | Capability based communication protocol |
| US5163016A (en) * | 1990-03-06 | 1992-11-10 | At&T Bell Laboratories | Analytical development and verification of control-intensive systems |
-
1991
- 1991-12-27 FR FR9116235A patent/FR2685838B1/fr not_active Expired - Fee Related
-
1992
- 1992-12-22 EP EP92403533A patent/EP0550329B1/fr not_active Expired - Lifetime
- 1992-12-22 DE DE69217472T patent/DE69217472T2/de not_active Expired - Fee Related
- 1992-12-28 JP JP4349574A patent/JPH05308401A/ja active Pending
- 1992-12-28 US US07/997,642 patent/US5515504A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4754074B2 (ja) * | 1999-03-22 | 2011-08-24 | コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト | 制御装置または調整装置のインターフェースを構成する回路装置および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2685838A1 (fr) | 1993-07-02 |
| FR2685838B1 (fr) | 1994-02-25 |
| DE69217472D1 (de) | 1997-03-27 |
| EP0550329A1 (fr) | 1993-07-07 |
| US5515504A (en) | 1996-05-07 |
| EP0550329B1 (fr) | 1997-02-12 |
| DE69217472T2 (de) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7003743B2 (en) | Method and system of data processor design by sensitizing logical difference | |
| JPH05308401A (ja) | 通信プロトコルの管理用に供せられる回路の代表的モジュールの標準への適合を点検する方法、およびそれを実施するシステム | |
| JPH1062494A (ja) | 順序回路の故障箇所推定方法 | |
| US6496962B1 (en) | Standard library generator for cell timing model | |
| JPH10187656A (ja) | 物理的環境表現システムと操作方法及び試験方法 | |
| Braun et al. | Simulation-based verification of the MOST netinterface specification revision 3.0 | |
| US6711728B1 (en) | Function synthesizing method and apparatus, and recording medium on which program of said method is recorded | |
| US7861197B2 (en) | Method of verifying design of logic circuit | |
| Lawrenz et al. | Can conformance testing-the developing iso standard and necessary extensions | |
| Jimenez et al. | Simulation of message data in a testbench for the multifunction vehicle bus | |
| KR20240025173A (ko) | CAN/Ethernet 통신 네트워크 기반의 CAN Data 변환 및 Ethernet 연동 시뮬레이션 시스템 | |
| CN117331816A (zh) | 一种基于UVM架构的RapidIO接口仿真验证方法和系统 | |
| JPH11265980A (ja) | 集積回路の故障検証方法 | |
| JP4464351B2 (ja) | ログ生成システム、ログ生成装置及びプログラム | |
| JPH0915305A (ja) | 論理回路のテストパターン生成システム | |
| JPH11120212A (ja) | 回路設計方法及び装置並びにそのプログラムを記録した記録媒体 | |
| JPH11353348A (ja) | テストケース作成装置及びテストケース作成方法 | |
| JP2000046910A (ja) | 集積回路の機能試験方法 | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| JPH1040277A (ja) | Ｃａｄ装置 | |
| JPH0713655B2 (ja) | 集積回路のテスト方法 | |
| JPH10283388A (ja) | 論理検証装置 | |
| CN105740134A (zh) | 一种基于文件的测试方法及装置 | |
| JP2000241514A (ja) | テストパターンの並列生成方法およびテストパターン生成装置 | |
| JPH0540151A (ja) | スキヤン経路故障診断法 |