JPH05308228A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH05308228A
JPH05308228A JP11132592A JP11132592A JPH05308228A JP H05308228 A JPH05308228 A JP H05308228A JP 11132592 A JP11132592 A JP 11132592A JP 11132592 A JP11132592 A JP 11132592A JP H05308228 A JPH05308228 A JP H05308228A
Authority
JP
Japan
Prior art keywords
transistor
current
output
transistors
pnp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11132592A
Other languages
Japanese (ja)
Other versions
JP2834929B2 (en
Inventor
Masanori Fujisawa
雅憲 藤沢
Hiroshi Kojima
弘 小島
Kenichi Kokubo
憲一 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11132592A priority Critical patent/JP2834929B2/en
Publication of JPH05308228A publication Critical patent/JPH05308228A/en
Application granted granted Critical
Publication of JP2834929B2 publication Critical patent/JP2834929B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To attain low power consumption and a low power supply voltage operation. CONSTITUTION:Output transistors(TRs) 54,50 are formed by serial connection of PNP, NPN TRs. When the output TRs 54,50 are activated, since TRs 52,48 in current mirror connection to them are turned off, a signal in response to an input signal becomes a base current for the output TRs 54,50. Thus, sufficient amplification is attained even when a mirror ratio of the current mirror is reduced and the idle current is decreased. Furthermore, since a PNP TR is adopted for the TR 54, the voltage drop is reduced and an output dynamic range is increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、入力信号をプッシュプ
ル増幅する増幅回路、特に電流利用効率を上昇すると共
にダイナミックレンジを拡大するものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit for push-pull amplifying an input signal, and more particularly to an amplifier circuit which increases current utilization efficiency and expands a dynamic range.

【0002】[0002]

【従来の技術】従来より、ラジオ、テープレコーダ等の
オーディオ機器における出力段に、プッシュプル増幅回
路が利用されている。ここで、このプッシュプル増幅回
路の基本的構成を図2に示す。前段の回路から供給され
る入力信号が、一対の駆動トランジスタ10、12に入
力され、この駆動トランジスタ10、12に流れる電流
に応じて、電流ミラー14、16に電流が流れる。ま
た、電流ミラー14、16は、それぞれトランジスタ1
4a、14bおよびトランジスタ16a,16bで構成
されており、出力側トランジスタ14a,16aに流れ
る電流が、出力端20に得られる。そして、電流ミラー
における入力側トランジスタ14b、16bと出力側ト
ランジスタ14a、16aのエミッタ面積を1:N
(1:40)とすることにより、N倍(40倍)の増幅
ができる。
2. Description of the Related Art Conventionally, push-pull amplifier circuits have been used in the output stage of audio equipment such as radios and tape recorders. Here, the basic configuration of this push-pull amplifier circuit is shown in FIG. The input signal supplied from the circuit in the previous stage is input to the pair of drive transistors 10 and 12, and the current flows through the current mirrors 14 and 16 in accordance with the current flowing through the drive transistors 10 and 12. Further, the current mirrors 14 and 16 are respectively connected to the transistor 1
4a, 14b and transistors 16a, 16b, the current flowing through the output side transistors 14a, 16a is obtained at the output terminal 20. The emitter areas of the input side transistors 14b and 16b and the output side transistors 14a and 16a in the current mirror are set to 1: N.
By setting (1:40), N-fold (40-fold) amplification can be performed.

【0003】一方、このような回路においては、出力ト
ランジスタ14a、16aにおけるクロスオーバー歪を
防止する為に、電流ミラーを構成するトランジスタ14
a,14b,16a,16bに無信号時にアイドリング
電流を流しておく必要がある。その場合、電流ミラーの
入力側トランジスタ14b、16bに100μAの電流
を流すと、出力側トランジスタ14a、16aには4m
Aの電流が流れることになり、かなりの電流が消費され
ることになる。
On the other hand, in such a circuit, in order to prevent crossover distortion in the output transistors 14a and 16a, the transistor 14 forming a current mirror.
It is necessary to supply an idling current to a, 14b, 16a, 16b when there is no signal. In that case, when a current of 100 μA is applied to the input side transistors 14b and 16b of the current mirror, 4 m are applied to the output side transistors 14a and 16a.
The current of A will flow, and a considerable amount of current will be consumed.

【0004】一方、オーディオ機器は電池駆動される場
合も多く、消費電力量をなるべく小さくしたいという要
求がある。そこで、本出願人は、特願平2−23043
3号において、このアイドリング電流を減少できる回路
について提案した。この回路においては、図3に示すよ
うに、電流ミラー14、16の入力側トランジスタ14
b、16bのエミッタ側にスイッチングトランジスタ1
8、20が配置されている。そして、このスイッチング
トランジスタ18、20のベースには、駆動トランジス
タ10、12とベースが共通接続された制御用トランジ
スタ22、24のコレクタが接続されている。
On the other hand, audio equipment is often driven by a battery, and there is a demand to reduce power consumption as much as possible. Therefore, the present applicant has filed Japanese Patent Application No. 2-23043.
In No. 3, we proposed a circuit that can reduce this idling current. In this circuit, as shown in FIG. 3, the input side transistor 14 of the current mirrors 14 and 16 is
Switching transistor 1 on the emitter side of b, 16b
8 and 20 are arranged. The collectors of the control transistors 22 and 24 whose bases are commonly connected to the drive transistors 10 and 12 are connected to the bases of the switching transistors 18 and 20, respectively.

【0005】その為、トランジスタ10がオンとなって
いる場合には、トランジスタ12はオフとなり、トラン
ジスタ24もオフ、トランジスタ18がオフとなる。従
って、トランジスタ14bには電流が流れず、トランジ
スタ10に流れる電流は、すべてトランジスタ14aの
ベース電流となる。そこで、トランジスタ14aの電流
増幅率に応じてトランジスタ10に流れる電流(=ベー
ス電流)が増幅されて出力OUTに得られる。なお、こ
の時トランジスタ22もオンとなり、これによってトラ
ンジスタ20がオンとなるが、トランジスタ12はオフ
されているため、トランジスタ16bに電流が流れず、
トランジスタ20がオンとなっていても不都合はない。
また、トランジスタ12がオンとなっている場合には、
トランジスタ10がオフとなるため、同様の動作が行わ
れる。
Therefore, when the transistor 10 is on, the transistor 12 is off, the transistor 24 is off, and the transistor 18 is off. Therefore, no current flows through the transistor 14b, and all the current flowing through the transistor 10 becomes the base current of the transistor 14a. Therefore, the current (= base current) flowing in the transistor 10 is amplified according to the current amplification factor of the transistor 14a and is obtained at the output OUT. At this time, the transistor 22 is also turned on, which turns on the transistor 20, but since the transistor 12 is turned off, current does not flow to the transistor 16b.
Even if the transistor 20 is turned on, there is no inconvenience.
When the transistor 12 is on,
Since the transistor 10 is turned off, the same operation is performed.

【0006】このように、第2図の回路においては、ア
イドリング電流を電流ミラーのミラー比により設定し、
信号の増幅を出力トランジスタの電流増幅率により設定
している。そのため、ミラー比を小としてアイドリング
電流を小に押さえることと、電流増幅率を大にして大き
な出力を得ることとを、同時に達成できる。なお、バイ
アス電圧設定回路25は、駆動トランジスタ10、12
のバイアス電圧を設定し、アイドリングの電流量を設定
するためのものである。
As described above, in the circuit of FIG. 2, the idling current is set by the mirror ratio of the current mirror,
The signal amplification is set by the current amplification factor of the output transistor. Therefore, it is possible to simultaneously achieve a small mirror ratio to suppress an idling current and a large current amplification factor to obtain a large output. It should be noted that the bias voltage setting circuit 25 includes the drive transistors 10 and 12
This is for setting the bias voltage of and the amount of idling current.

【0007】[0007]

【発明が解決しようとする課題】しかし、上述の従来例
によれば、電源側の電流ミラー14、16がNPNトラ
ンジスタによって構成されている。出力トランジスタ1
4aの残り電圧VCEが、トランジスタ14aのベースエ
ミッタ間電圧VBE(通常0.6V程度)と、トランジス
タ14bのベースエミッタ間電圧VBEと、トランジスタ
10のコレクタエミッタ間電圧VCEとの和によって決ま
る大きな値となるので、電流電圧が低い場合には、ダイ
ナミックレンジンを十分に確保することができない、と
いう問題があった。
However, according to the above-mentioned conventional example, the current mirrors 14 and 16 on the power source side are formed by NPN transistors. Output transistor 1
The residual voltage VCE of 4a is a large value determined by the sum of the base-emitter voltage VBE of the transistor 14a (usually about 0.6V), the base-emitter voltage VBE of the transistor 14b, and the collector-emitter voltage VCE of the transistor 10. Therefore, when the current voltage is low, there is a problem that the dynamic range cannot be sufficiently secured.

【0008】[0008]

【課題を解決するための手段】本発明は、第1の入力信
号により駆動される第1の駆動トランジスタと、第2の
入力信号により駆動される第2の駆動トランジスタと、
前記第1の駆動トランジスタの出力電流が供給されるダ
イオード接続NPNトランジスタと、このダイオード接
続NPNトランジスタに電流ミラー接続される出力電流
吸込み用の出力NPNトランジスタと、前記第2の駆動
トランジスタの出力電流が供給されるダイオード接続P
NPトランジスタと、このダイオード接続PNPトラン
ジスタに電流ミラー接続される出力電流吐出し用の出力
PNPトランジスタと、前記第1の駆動トランジスタの
出力電流に応じて前記ダイオード接続PNPトランジス
タのエミッタ電流をオンオフする第1のスイッチ手段
と、前記第2の駆動トランジスタの出力電流に応じて前
記ダイオード接続NPNトランジスタのエミッタ電流を
オンオフする第2のスイッチ手段とを有することを特徴
とする。
According to the present invention, there is provided a first drive transistor driven by a first input signal, and a second drive transistor driven by a second input signal.
The diode-connected NPN transistor to which the output current of the first driving transistor is supplied, the output current-sinking output NPN transistor that is current-mirror connected to the diode-connected NPN transistor, and the output current of the second driving transistor are Diode connection P supplied
An NP transistor, an output current discharging output PNP transistor which is current-mirror connected to the diode-connected PNP transistor, and an emitter current of the diode-connected PNP transistor which is turned on / off in accordance with an output current of the first drive transistor. 1 switch means and 2nd switch means for turning on / off the emitter current of the diode-connected NPN transistor according to the output current of the second drive transistor.

【0009】[0009]

【作用】このように、出力電流吐き出し用の出力トラン
ジスタにPNP型のものを採用したため、ここにおける
電圧降下を小さいものとでき、電源電圧が低くても出力
において十分なダイナミックレンジを維持することがで
きる。
As described above, since the PNP type output transistor is used as the output transistor for discharging the output current, the voltage drop here can be made small and a sufficient dynamic range can be maintained at the output even when the power supply voltage is low. it can.

【0010】[0010]

【実施例】以下、本発明の一実施例について図面に基づ
いて説明する。図1は、実施例の全体構成を示す回路図
であり、同相の入力信号が入力端30、32から入力さ
れ、増幅された出力信号が出力端34に得られる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing the overall configuration of the embodiment. In-phase input signals are input from the input terminals 30 and 32, and an amplified output signal is obtained at the output terminal 34.

【0011】入力端30はエミッタが電源に接続された
PNPトランジスタ40(駆動トランジスタ)、42
(スイッチ駆動用トランジスタ)のベースに接続されて
おり、入力端32はエミッタがベースに接続されたNP
Nトランジスタ44(駆動トランジスタ)、46(スイ
ッチ駆動用トランジスタ)のベースに接続されている。
トランジスタ40のコレクタはダイオード接続(コレク
タ、ベース短絡)されたNPNトランジスタ48(電流
ミラー入力側トランジスタ)のコレクタ、およびコレク
タが出力端34に接続され、エミッタがアースに接続さ
れた出力NPNトランジスタ50(吸込み用出力NPN
トランジスタ)のベースに接続されている。また、トラ
ンジスタ46のコレクタはダイオード接続されたPNP
トランジスタ52(電流ミラー入力側トランジスタ)の
コレクタ、およびエミッタが電源に接続されコレクタが
出力端34に接続された出力PNPトランジスタ54
(吐出し用出力PNPトランジスタ)のベースに接続さ
れている。ここで、トランジスタ48とトランジスタ5
0、およびトランジスタ52とトランジスタ54はそれ
ぞれ電流ミラーを構成する。
The input terminal 30 has a PNP transistor 40 (driving transistor) 42 whose emitter is connected to a power source.
It is connected to the base of the (switch driving transistor), and the input terminal 32 is an NP whose emitter is connected to the base.
It is connected to the bases of N transistors 44 (driving transistors) and 46 (switch driving transistors).
The collector of the transistor 40 is a diode-connected (collector-base short-circuited) collector of an NPN transistor 48 (current mirror input side transistor), and an output NPN transistor 50 (collector is connected to the output terminal 34 and emitter is connected to ground). Suction output NPN
Transistor) is connected to the base. The collector of the transistor 46 is a diode-connected PNP.
An output PNP transistor 54 whose collector and emitter are connected to the power supply and whose collector is connected to the output end 34 of the transistor 52 (current mirror input side transistor)
It is connected to the base of (ejection output PNP transistor). Here, the transistor 48 and the transistor 5
0, and transistors 52 and 54 each form a current mirror.

【0012】一方、トランジスタ42のコレクタは、エ
ミッタがアースに接続されると共にダイオード接続され
たNPNトランジスタ56のコレクタ、およびこのトラ
ンジスタとで電流ミラーを構成するNPNトランジスタ
58のベースに接続されいる。また、トランジスタ44
のコレクタは、エミッタが電源に接続されてると共にダ
イオード接続されたPNPトランジスタ60のコレク
タ、およびこのトランジスタ60とで電流ミラーを構成
するPNPトランジスタ62のベースに接続されてい
る。
On the other hand, the collector of the transistor 42 is connected to the collector of an NPN transistor 56 whose emitter is connected to ground and is diode-connected, and the base of an NPN transistor 58 which forms a current mirror together with this transistor. Also, the transistor 44
The collector of is connected to the collector of a PNP transistor 60 whose emitter is connected to the power supply and is diode-connected, and to the base of a PNP transistor 62 which forms a current mirror together with this transistor 60.

【0013】そして、トランジスタ58のコレクタは、
電源とトランジスタ52のエミッタとの間に設けられた
PNPトランジスタ64(電流源トランジスタ)のベー
スに接続され、このトランジスタ64のベースは抵抗6
6を介し電源に接続されている。また、トランジスタ6
2のコレクタは、アースとトランジスタ48のエミッタ
をの間に設けられたNPNトランジスタ68(電流源ト
ランジスタ)のベースに接続され、このトランジスタ6
8のベースは抵抗70を介しアースに接続されている。
The collector of the transistor 58 is
It is connected to the base of a PNP transistor 64 (current source transistor) provided between the power supply and the emitter of the transistor 52, and the base of the transistor 64 is a resistor 6
It is connected to the power supply via 6. Also, the transistor 6
The collector of 2 is connected to the base of an NPN transistor 68 (current source transistor) provided between the ground and the emitter of the transistor 48.
The base of 8 is connected to ground via a resistor 70.

【0014】このような回路において、入力端30、3
2に適当なバイアス電圧が印加されているため、無信号
時においてトランジスタ40、42およびトランジスタ
44、46には、バイアス電圧に応じた微小な電流が流
れる。そして、トランジスタ42に電流が流れることよ
って、電流ミラーを構成するトランジスタ56、58に
対応した電流が流れ、この電流が抵抗66に流れるため
トランジスタ64のベースの電圧が下がり、このトラン
ジスタ64がオンになる。一方、トランジスタ44の電
流が流れることによって、電流ミラーを構成するトラン
ジスタ60、62に電流が流れ、この電流が抵抗70に
流れるためトランジスタ68のベースの電圧が下がり、
トランジスタ68がオンになる。
In such a circuit, the input terminals 30, 3
Since an appropriate bias voltage is applied to the transistor 2, a minute current corresponding to the bias voltage flows through the transistors 40 and 42 and the transistors 44 and 46 when there is no signal. Then, the current flowing through the transistor 42 causes a current corresponding to the transistors 56 and 58 forming the current mirror to flow, and this current flows through the resistor 66, so that the voltage at the base of the transistor 64 drops and the transistor 64 turns on. Become. On the other hand, when the current of the transistor 44 flows, a current flows through the transistors 60 and 62 forming the current mirror, and this current flows through the resistor 70, so that the voltage of the base of the transistor 68 decreases,
The transistor 68 is turned on.

【0015】そして、トランジスタ64、68にバイア
ス電圧に応じた電流が流れることにより、この電流がト
ランジスタ52、48に流れ、これと電流ミラーを構成
するトランジスタ50、54にもそれぞれ電流が流れ
る。このようにして、バイアス電圧に応じたアイドル電
流が各トランジスタに流れ、クロスオーバー歪を防止で
きる。また、バイアス電圧や各種素子の特性を所定のも
のに設定することによって、アイドリング電流を所定値
とできる。
When a current according to the bias voltage flows through the transistors 64 and 68, this current also flows through the transistors 52 and 48, and the current also flows through the transistors 50 and 54 that form a current mirror with the transistors 52 and 48, respectively. In this way, the idle current according to the bias voltage flows through each transistor, and crossover distortion can be prevented. Further, the idling current can be set to a predetermined value by setting the bias voltage and the characteristics of various elements to predetermined values.

【0016】次に、入力端30、32に図示のような正
の交流信号が入力されると、トランジスタ40、42が
オフされ、トランジスタ44、46がオンされる。そし
て、トランジスタ42のオフにより、トランジスタ5
6、58に電流が流れず、トランジスタ64がオフされ
る。このため、トランジスタ52には、電流が流れな
い。この状態で、入力信号はトランジスタ46のベース
に印加されるため、ここに入力信号に応じた電流が流れ
る。そして、このトランジスタ46に流れる電流は、ト
ランジスタ54のベース電流となる。このため、トラン
ジスタ54には、ベース電流にそのトランジスタの電流
増幅率を乗算した電流が流れ、出力端子34に出力信号
が得られる。
Next, when a positive AC signal as shown in the drawing is input to the input terminals 30 and 32, the transistors 40 and 42 are turned off and the transistors 44 and 46 are turned on. When the transistor 42 is turned off, the transistor 5
No current flows through 6, 58 and the transistor 64 is turned off. Therefore, no current flows through the transistor 52. In this state, the input signal is applied to the base of the transistor 46, so that a current according to the input signal flows there. The current flowing through the transistor 46 becomes the base current of the transistor 54. Therefore, a current obtained by multiplying the base current by the current amplification factor of the transistor flows through the transistor 54, and an output signal is obtained at the output terminal 34.

【0017】一方、トランジスタ44のオンにより、ト
ランジスタ60、62に電流が流れ、トランジスタ68
がオンするが、トランジスタ40がオフしているため、
トランジスタ48、50に電流が流れることはない。
On the other hand, when the transistor 44 is turned on, a current flows through the transistors 60 and 62, and the transistor 68
Turns on, but transistor 40 is off, so
No current flows through the transistors 48 and 50.

【0018】また、負の交流信号が入力される場合に
は、トランジスタ68がオフし、トランジスタ40に流
れる電流がトランジスタ50のベース電流となり、これ
が増幅されて出力端34に出力信号として発生する。
When a negative AC signal is input, the transistor 68 is turned off, and the current flowing in the transistor 40 becomes the base current of the transistor 50, which is amplified and generated as an output signal at the output terminal 34.

【0019】このように、本実施例の回路によれば、入
力信号を出力用のトランジスタ50、54のベース電流
にすることができる。このため、トランジスタ48、5
2は、単にアイドル電流を流すためのものとでき、これ
ら電流ミラーのミラー比(入力側:出力側)を小さくし
ても問題がない。この電流ミラー比を1:10程度にす
ることが好適である。そこで、トランジスタ48、52
に流れるアイドル電流を100μA程度に設定した場合
のトランジスタ50、54のアイドル電流を1mA程度
と小さなものとできる。
As described above, according to the circuit of this embodiment, the input signal can be used as the base current of the output transistors 50 and 54. Therefore, the transistors 48, 5
No. 2 can be used only for passing an idle current, and there is no problem even if the mirror ratio (input side: output side) of these current mirrors is reduced. It is preferable to set the current mirror ratio to about 1:10. Therefore, the transistors 48 and 52
The idle current of the transistors 50 and 54 can be made as small as about 1 mA when the idle current flowing through the transistor is set to about 100 μA.

【0020】そして、本実施例においては、トランジス
タ52、54をPNPトランジスタとした。そこで、ト
ランジスタ54のコレクタ電位は電源電圧より0.3V
程度低い値(従来は0.6V程度)でも十分に動作が可
能である。従って、従来よりも低い電源電圧において十
分なダイナミックレンジを確保することができる。
In this embodiment, the transistors 52 and 54 are PNP transistors. Therefore, the collector potential of the transistor 54 is 0.3 V from the power supply voltage.
A sufficiently low value (conventionally about 0.6 V) can sufficiently operate. Therefore, it is possible to secure a sufficient dynamic range at a power supply voltage lower than the conventional one.

【0021】また、出力トランジスタ50、54と電流
ミラーを構成するトランジスタ52、48の電流源とな
るトランジスタ64、68の動作のために、トランジス
タ56、58からなる電流ミラーおよび抵抗66の組、
またはトランジスタ60、62からなる電流ミラーおよ
び抵抗70の組を利用したため、抵抗値の調整により、
トランジスタ64、68のスイッチングを電源またはア
ースに近い電位において確実に行うことができる。
Further, for the operation of the transistors 64 and 68 which are the current sources of the transistors 52 and 48 which form the current mirror with the output transistors 50 and 54, a set of a current mirror and a resistor 66 composed of the transistors 56 and 58,
Alternatively, since a pair of the current mirror composed of the transistors 60 and 62 and the resistor 70 is used, by adjusting the resistance value,
The switching of the transistors 64 and 68 can be reliably performed at a potential close to the power supply or ground.

【0022】[0022]

【発明の効果】以上説明したように、本発明に係る増幅
回路によれば、出力段のトランジスタをPNPトランジ
スタ、NPNトランジスタの直列構成としたため、吐き
出し側のPNPトランジスタにおける残り電圧を小さく
でき、低い電源電圧においても十分動作が可能である。
また、電流源として動作するトランジスタを、出力トラ
ンジスタの動作切換用に共用しているので、素子数の削
減を図ることができ、集積回路(IC)化に際し好適な
回路構成となる。
As described above, according to the amplifier circuit of the present invention, the output stage transistor is composed of the PNP transistor and the NPN transistor in series, so that the remaining voltage in the discharge side PNP transistor can be made small and low. Sufficient operation is possible even at the power supply voltage.
Further, since the transistor that operates as a current source is also used for switching the operation of the output transistor, it is possible to reduce the number of elements and the circuit configuration becomes suitable when integrated into an integrated circuit (IC).

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an exemplary embodiment of the present invention.

【図2】第1の従来例の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a first conventional example.

【図3】第2の従来例の構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration of a second conventional example.

【符号の説明】[Explanation of symbols]

30、32 入力端 34 出力端 40、44 トランジスタ(駆動トランジスタ) 42、46 トランジスタ(スイッチ駆動用トランジス
タ) 48、52 トランジスタ(電流ミラー入力側トランジ
スタ) 50 トランジスタ(吸込み用出力NPNトランジス
タ) 54 トランジスタ(吐出し用出力PNPトランジス
タ) 64、68 トランジスタ(電流源トランジスタ)
30, 32 input terminal 34 output terminal 40, 44 transistor (driving transistor) 42, 46 transistor (switch driving transistor) 48, 52 transistor (current mirror input side transistor) 50 transistor (suction output NPN transistor) 54 transistor (ejection) Output PNP transistor) 64, 68 transistor (current source transistor)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 第1の入力信号により駆動される第1の
駆動トランジスタと、 第2の入力信号により駆動される第2の駆動トランジス
タと、 前記第1の駆動トランジスタの出力電流が供給されるダ
イオード接続NPNトランジスタと、 このダイオード接続NPNトランジスタに電流ミラー接
続される出力電流吸込み用の出力NPNトランジスタ
と、 前記第2の駆動トランジスタの出力電流が供給されるダ
イオード接続PNPトランジスタと、 このダイオード接続PNPトランジスタに電流ミラー接
続される出力電流吐出し用の出力PNPトランジスタ
と、 前記第1の駆動トランジスタの出力電流に応じて前記ダ
イオード接続PNPトランジスタのエミッタ電流をオン
オフする第1のスイッチ手段と、 前記第2の駆動トランジスタの出力電流に応じて前記ダ
イオード接続NPNトランジスタのエミッタ電流をオン
オフする第2のスイッチ手段と、 を有することを特徴とする増幅回路。
1. A first drive transistor driven by a first input signal, a second drive transistor driven by a second input signal, and an output current of the first drive transistor are supplied. A diode-connected NPN transistor, an output current-sinking output NPN transistor that is current-mirror connected to the diode-connected NPN transistor, a diode-connected PNP transistor to which the output current of the second drive transistor is supplied, and the diode-connected PNP transistor. An output PNP transistor for discharging an output current, which is current-mirror connected to the transistor, first switching means for turning on / off an emitter current of the diode-connected PNP transistor according to an output current of the first drive transistor, Output power of driving transistor 2 Amplifier circuit and having a second switch means for turning on and off the emitter current of the diode-connected NPN transistors in accordance with the.
JP11132592A 1992-04-30 1992-04-30 Amplifier circuit Expired - Fee Related JP2834929B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11132592A JP2834929B2 (en) 1992-04-30 1992-04-30 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11132592A JP2834929B2 (en) 1992-04-30 1992-04-30 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPH05308228A true JPH05308228A (en) 1993-11-19
JP2834929B2 JP2834929B2 (en) 1998-12-14

Family

ID=14558353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11132592A Expired - Fee Related JP2834929B2 (en) 1992-04-30 1992-04-30 Amplifier circuit

Country Status (1)

Country Link
JP (1) JP2834929B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970044B2 (en) 2003-04-23 2005-11-29 Rohm Co., Ltd. Audio signal amplifier circuit and electronic apparatus having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970044B2 (en) 2003-04-23 2005-11-29 Rohm Co., Ltd. Audio signal amplifier circuit and electronic apparatus having the same

Also Published As

Publication number Publication date
JP2834929B2 (en) 1998-12-14

Similar Documents

Publication Publication Date Title
US4063185A (en) Direct coupling type power amplifier circuit
JP2877315B2 (en) An integrable class AB output stage for low frequency amplifiers
US20030042982A1 (en) Operational amplifier
US4215318A (en) Push-pull amplifier
JP3537571B2 (en) Audio signal amplifier circuit
JP2834929B2 (en) Amplifier circuit
EP0433896B1 (en) Low-noise preamplifier stage, in particular for magnetic heads
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
JPS6228887B2 (en)
JP3253573B2 (en) BTL amplifier circuit
JP2776318B2 (en) Operational amplifier circuit
JPH0230902Y2 (en)
JP2001284969A (en) Power amplifier
JPS5915124Y2 (en) power amplifier circuit
JP2623954B2 (en) Variable gain amplifier
JP3505325B2 (en) BTL amplifier circuit
JPS6314500Y2 (en)
JPH036022Y2 (en)
JP2000106507A (en) Voltage amplifier
JP2538239Y2 (en) Low frequency amplifier circuit
JPS6119549Y2 (en)
JP3784910B2 (en) Output circuit
JPH0797732B2 (en) Audio output amplifier circuit
JPH0786895A (en) Output circuit
JPH0458202B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20091002

LAPS Cancellation because of no payment of annual fees