JP3505325B2 - BTL amplifier circuit - Google Patents

BTL amplifier circuit

Info

Publication number
JP3505325B2
JP3505325B2 JP25051196A JP25051196A JP3505325B2 JP 3505325 B2 JP3505325 B2 JP 3505325B2 JP 25051196 A JP25051196 A JP 25051196A JP 25051196 A JP25051196 A JP 25051196A JP 3505325 B2 JP3505325 B2 JP 3505325B2
Authority
JP
Japan
Prior art keywords
transistor
output
transistors
voltage
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25051196A
Other languages
Japanese (ja)
Other versions
JPH1098340A (en
Inventor
浩二 田谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP25051196A priority Critical patent/JP3505325B2/en
Publication of JPH1098340A publication Critical patent/JPH1098340A/en
Application granted granted Critical
Publication of JP3505325B2 publication Critical patent/JP3505325B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、トランジスタの飽
和を防止し高出力化を計るBTL増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BTL amplifier circuit that prevents transistor saturation and achieves high output.

【0002】[0002]

【従来の技術】従来より、電力増幅回路として、入力オ
ーディオ信号から互いに逆相の信号を生成して、それぞ
れの信号により負荷をBTL駆動するBTL増幅回路が
知られている。このようなBTL増幅回路は図3のよう
に構成される。図3において、まず、駆動トランジスタ
4及び5の接続点aと出力トランジスタ6及び7の接続
点bとが共通接続され、駆動トランジスタ8及び9の接
続点cと出力トランジスタ10及び11の接続点dとが
共通接続される。
2. Description of the Related Art Conventionally, as a power amplifier circuit, a BTL amplifier circuit is known in which signals having opposite phases are generated from an input audio signal and a load is BTL-driven by each signal. Such a BTL amplifier circuit is configured as shown in FIG. In FIG. 3, first, the connection point a of the drive transistors 4 and 5 and the connection point b of the output transistors 6 and 7 are commonly connected, and the connection point c of the drive transistors 8 and 9 and the connection point d of the output transistors 10 and 11 are connected. And are commonly connected.

【0003】このような構成の図3においては、入力段
増幅器1に負の入力信号が印加されると、第1入力トラ
ンジスタ2に負の信号が印加され、第2入力トランジス
タ3に正の信号が印加される。第1入力トランジスタ2
が負の信号に応じてオフすると、駆動トランジスタ4は
オンし、駆動トランジスタ5はオフする。その為、出力
トランジスタ6がオンし、出力トランジスタ7がオフす
る。また、第2入力トランジスタ3がオンすると、駆動
トランジスタ8はオフし、駆動トランジスタ9はオンす
る。その為、出力トランジスタ10はオフし、出力トラ
ンジスタ11はオンする。よって、出力電流が、出力ト
ランジスタ6、負荷12及び出力トランジスタ11の順
に流れる。
In FIG. 3 having such a configuration, when a negative input signal is applied to the input stage amplifier 1, a negative signal is applied to the first input transistor 2 and a positive signal is applied to the second input transistor 3. Is applied. First input transistor 2
Is turned off in response to a negative signal, the driving transistor 4 is turned on and the driving transistor 5 is turned off. Therefore, the output transistor 6 turns on and the output transistor 7 turns off. When the second input transistor 3 turns on, the drive transistor 8 turns off and the drive transistor 9 turns on. Therefore, the output transistor 10 is turned off and the output transistor 11 is turned on. Therefore, the output current flows in the order of the output transistor 6, the load 12, and the output transistor 11.

【0004】また、入力段増幅器1に正の入力信号が印
加されると、第1入力トランジスタ2に正の信号が印加
され、第2入力トランジスタ3に負の信号が印加され
る。第1入力トランジスタ2が正の信号に応じてオンす
ると、駆動トランジスタ4及び5がそれぞれオフ、オン
する。その為、出力トランジスタ6及び7がそれぞれオ
フ、オンする。また、第2入力トランジスタ3が負の信
号に応じてオフすると、駆動トランジスタ8及び9がそ
れぞれオン、オフする。その為、出力トランジスタ10
及び11はそれぞれオン、オフする。よって、出力電流
が、出力トランジスタ10、負荷12及び出力トランジ
スタ7の順に流れる。
When a positive input signal is applied to the input stage amplifier 1, a positive signal is applied to the first input transistor 2 and a negative signal is applied to the second input transistor 3. When the first input transistor 2 is turned on in response to a positive signal, the drive transistors 4 and 5 are turned off and on, respectively. Therefore, the output transistors 6 and 7 are turned off and on, respectively. When the second input transistor 3 is turned off in response to the negative signal, the drive transistors 8 and 9 are turned on and off, respectively. Therefore, the output transistor 10
And 11 are turned on and off respectively. Therefore, the output current flows in the order of the output transistor 10, the load 12, and the output transistor 7.

【0005】このように、出力電流が、出力トランジス
タ6、負荷12及び出力トランジスタ11の順番で、ま
たは、出力トランジスタ10、負荷12及び出力トラン
ジスタ7の順番で流れることにより、負荷12をBTL
駆動している。
As described above, the output current flows in the order of the output transistor 6, the load 12 and the output transistor 11 or in the order of the output transistor 10, the load 12 and the output transistor 7, thereby causing the load 12 to pass through the BTL.
It is driving.

【0006】[0006]

【発明が解決しようとする課題】ところで、図3のBT
L増幅回路の電源電圧側の飽和電圧は、Vce6(sa
t)、Vce4(sat)+Vbe6、またはVbe4
+Vce13(sat)のいずれかのうち最大のもので
決定される。但し、Vce6(sat)、Vce4(s
at)及びVce13(sat)は出力トランジスタ
6、駆動トランジスタ4及び電流源トランジスタ13の
コレクタ−エミッタ間飽和電圧であり、Vbe6及びV
be4は出力トランジスタ6及び駆動トランジスタ4の
ベース−エミッタ間電圧である。ここで、出力トランジ
スタ6は負荷を駆動するため、電流供給能力を大きく設
定しており、出力トランジスタ6のサイズは大きくなっ
ている。トランジスタのサイズが大きくなるとコレクタ
−エミッタ間飽和電圧Vce(sat)は小さくなるの
で、出力トランジスタ6のVce6(sat)及びVb
e6は小さくなり、その結果、Vbe+Vce13(s
at)が最も大きくなる。よって、BTL増幅回路の電
源電圧側の飽和電圧は、Vbe4+Vce13(sa
t)で決定される。また、同様な考え方で、第3及び第
4出力トランジスタ10及び11の電源電圧側の飽和電
圧は、駆動トランジスタ8のベース−エミッタ間電圧V
be8と電流源トランジスタ14のコレクタ−エミッタ
間飽和電圧Vce14(sat)とにより決定される。
By the way, the BT shown in FIG.
The saturation voltage on the power supply voltage side of the L amplifier circuit is Vce6 (sa
t), Vce4 (sat) + Vbe6, or Vbe4
It is determined by the maximum one of + Vce13 (sat). However, Vce6 (sat), Vce4 (s
at) and Vce13 (sat) are saturation voltages between the collector and the emitter of the output transistor 6, the driving transistor 4, and the current source transistor 13, and Vbe6 and Vbe
be4 is a base-emitter voltage of the output transistor 6 and the drive transistor 4. Here, since the output transistor 6 drives a load, the current supply capacity is set large, and the size of the output transistor 6 is large. Since the collector-emitter saturation voltage Vce (sat) decreases as the transistor size increases, Vce6 (sat) and Vb of the output transistor 6 are reduced.
e6 becomes smaller, and as a result, Vbe + Vce13 (s
at) is the largest. Therefore, the saturation voltage on the power supply voltage side of the BTL amplifier circuit is Vbe4 + Vce13 (sa
t). Further, based on the same idea, the saturation voltage on the power supply voltage side of the third and fourth output transistors 10 and 11 is the base-emitter voltage V of the drive transistor 8.
It is determined by be8 and the collector-emitter saturation voltage Vce14 (sat) of the current source transistor 14.

【0007】BTL増幅回路の飽和電圧が上記のように
決まると、出力信号のスイングの上限が電源電圧Vcc
からVbe4+Vce13(sat)だけ下がった値
に、下限がアースレベルからVbe8+Vce14(s
at)だけ上がった値になる。Vbe+Vce(sa
t)は電源電圧Vccに比べ無視できないので、BTL
増幅回路の出力信号のフルスイングレベルが大きく制限
され、BTL増幅回路の高出力化が計れないという問題
があった。
When the saturation voltage of the BTL amplifier circuit is determined as described above, the upper limit of the swing of the output signal is the power supply voltage Vcc.
To Vbe4 + Vce13 (sat) lower than the ground level Vbe8 + Vce14 (s)
It will be a value increased by at). Vbe + Vce (sa
Since t) is not negligible compared to the power supply voltage Vcc, BTL
There has been a problem that the full swing level of the output signal of the amplifier circuit is greatly limited, and the BTL amplifier circuit cannot achieve high output.

【0008】[0008]

【課題を解決するための手段】本発明は、互いに逆相の
入力信号が印加される第1及び第2入力トランジスタ
と、前記第1入力トランジスタの出力信号に応じて駆動
される第1及び第2駆動トランジスタと、前記第1及び
第2駆動トランジスタにバイアス電流を供給する第1電
流源トランジスタと、SEPP接続されるとともに、前
記第1及び第2駆動トランジスタの出力信号に応じて駆
動される第1及び第2出力トランジスタと、前記第2入
力トランジスタの出力信号に応じて駆動する第3及び第
4駆動トランジスタと、前記第3及び第4駆動トランジ
スタにバイアス電流を供給する第2電流源トランジスタ
と、SEPP接続されるとともに、第3及び第4駆動ト
ランジスタの出力信号に応じて駆動する第3及び第4出
力トランジスタと、を備え、前記第1及び第2出力トラ
ンジスタの出力信号と前記第3及び第4出力トランジス
タの出力信号により負荷をBTL駆動するBTL増幅回
路において、前記第1及び第2出力トランジスタの接続
点と、前記第3及び第4駆動トランジスタの接続点とが
接続されるとともに、前記第3及び第4出力トランジス
タの接続点と、前記第1及び第2駆動トランジスタの接
続点とが接続されることを特徴とする。
SUMMARY OF THE INVENTION According to the present invention, first and second input transistors to which input signals having opposite phases are applied, and first and second input transistors which are driven according to an output signal of the first input transistor. A second driving transistor, a first current source transistor that supplies a bias current to the first and second driving transistors, and a SEPP connection, and a second driving transistor that is driven according to output signals of the first and second driving transistors. First and second output transistors, third and fourth drive transistors that are driven according to the output signal of the second input transistor, and second current source transistors that supply a bias current to the third and fourth drive transistors , SEPP connection, and third and fourth output transistors that are driven according to the output signals of the third and fourth drive transistors, A BTL amplifier circuit for BTL driving a load by the output signals of the first and second output transistors and the output signals of the third and fourth output transistors, and a connection point of the first and second output transistors, The connection point of the third and fourth drive transistors is connected, and the connection point of the third and fourth output transistors and the connection point of the first and second drive transistors are connected. To do.

【0009】また、前記第1及び第2駆動トランジスタ
の間に接続され、接続点が前記第3及び第4出力トラン
ジスタの接続点に接続される抵抗と、前記第3及び第4
駆動トランジスタの間に接続され、前記第1及び第2出
力トランジスタの接続点に接続される抵抗を備えること
を特徴とする。本発明に依れば、第1及び第4出力トラ
ンジスタがオンした場合、第1及び第2駆動トランジス
タの接続点の電圧が低下し、第2及び第3出力トランジ
スタがオンした場合、第3及び第4駆動トランジスタの
接続点の電圧が低下する。その為、第1電流源トランジ
スタのコレクタとエミッタとの間の電圧差、及び、第2
電流源トランジスタのコレクタとエミッタとの間の電圧
差を広げることができる。よって、第1及び第2電流源
トランジスタの飽和を防止でき、BTL増幅回路の飽和
電圧を第1及び第3出力トランジスタのコレクタ−エミ
ッタ間飽和電圧で決めることができる。
A resistor connected between the first and second drive transistors and having a connection point connected to a connection point of the third and fourth output transistors, and the third and fourth resistors.
A resistor is connected between the driving transistors and is connected to a connection point of the first and second output transistors. According to the present invention, when the first and fourth output transistors are turned on, the voltage at the connection point of the first and second drive transistors is lowered, and when the second and third output transistors are turned on, the third and the third output transistors are turned on. The voltage at the connection point of the fourth drive transistor drops. Therefore, the voltage difference between the collector and the emitter of the first current source transistor, and the second
The voltage difference between the collector and the emitter of the current source transistor can be widened. Therefore, the saturation of the first and second current source transistors can be prevented, and the saturation voltage of the BTL amplifier circuit can be determined by the collector-emitter saturation voltage of the first and third output transistors.

【0010】[0010]

【発明の実施の形態】図1は、本発明の実施の形態を示
す図であり、15及び16はSEPP(シングル・エン
デッド・プッシュプル)接続される第1及び第2出力ト
ランジスタ、17及び18はSEPP接続された第3及
び第4出力トランジスタ、19及び20は第1及び第2
出力トランジスタをそれぞれ駆動するとともに、その接
続点aが第3及び第4出力トランジスタ17及び18の
接続点dに接続された第1及び第2駆動トランジスタ、
21及び22は第3及び第4出力トランジスタを駆動す
るとともに、その接続点cが第1及び第2出力トランジ
スタ15及び16の接続点bに接続された第3及び第4
駆動トランジスタである。尚、図1において、図3と同
一の素子については同一の符号を付す。
1 is a diagram showing an embodiment of the present invention, in which 15 and 16 are first and second output transistors 17 and 18 which are SEPP (single ended push-pull) connected. Are third and fourth output transistors connected in SEPP, and 19 and 20 are first and second
First and second drive transistors which respectively drive the output transistors and whose connection point a is connected to connection point d of the third and fourth output transistors 17 and 18,
Reference numerals 21 and 22 drive the third and fourth output transistors, and the connection point c thereof is connected to the connection point b of the first and second output transistors 15 and 16 so that the third and fourth output transistors are connected.
It is a drive transistor. In FIG. 1, the same elements as those in FIG. 3 are designated by the same reference numerals.

【0011】図1において、負の入力信号が入力段増幅
器1に印加されると、入力段増幅器1の出力信号により
第1入力トランジスタ2がオフし、第2入力トランジス
タ3はオンする。そして、図3で説明した動作と同様に
して、第1及び第4出力トランジスタ15及び18がオ
ンする。しかしながら、この場合は、第1及び第2駆動
トランジスタ19及び20の接続点aと、第3及び第4
出力トランジスタ17及び18の接続点dとが接続され
ている。第4出力トランジスタ18がオンすることによ
り、そのコレクタ電圧はアースレベルに近い値になる。
その為、第1駆動トランジスタ19のエミッタ電圧もア
ースレベルに近い値になる。第1駆動トランジスタ19
のエミッタ電圧がアースレベルに近い値になることによ
り、そのベース電圧はアースに近い値からVbe19だ
け高い値になる。但し、Vbe19は、第1駆動トラン
ジスタ19のベース−エミッタ間電圧である。よって、
第1電流源トランジスタ13のコレクタとエミッタとの
間の電圧差が広がり、第1電流源トランジスタ13は飽
和しにくくなる。
In FIG. 1, when a negative input signal is applied to the input stage amplifier 1, the output signal of the input stage amplifier 1 turns off the first input transistor 2 and turns on the second input transistor 3. Then, similarly to the operation described in FIG. 3, the first and fourth output transistors 15 and 18 are turned on. However, in this case, the connection point a between the first and second drive transistors 19 and 20 and the third and fourth connection points
The connection point d of the output transistors 17 and 18 is connected. When the fourth output transistor 18 is turned on, its collector voltage becomes a value close to the ground level.
Therefore, the emitter voltage of the first drive transistor 19 also has a value close to the ground level. First drive transistor 19
As the emitter voltage of V.sub.2 becomes a value close to the ground level, its base voltage becomes Vbe19 higher than the value close to the ground. However, Vbe19 is a base-emitter voltage of the first drive transistor 19. Therefore,
The voltage difference between the collector and the emitter of the first current source transistor 13 widens, and the first current source transistor 13 becomes difficult to saturate.

【0012】また、第3及び第4駆動トランジスタ21
及び22の接続点cと、第1及び第2出力トランジスタ
15及び16の接続点bとが接続されているので、第1
出力トランジスタ15がオンすることにより、第4駆動
トランジスタ22のエミッタ電圧が電源電圧Vccに近
い値になる。その為、第4駆動トランジスタ22のベー
ス−エミッタ間電圧をVbe22とすると、第2入力ト
ランジスタ3のコレクタ電圧は電源電圧Vccに近い電
圧からVbe22だけ低い電圧になる。よって、第2入
力トランジスタ3のコレクタとエミッタとの間の電圧差
が広がり、第2入力トランジスタ3も飽和しにくくな
る。
Also, the third and fourth drive transistors 21
And the connection point b of the first and second output transistors 15 and 16 are connected to each other.
When the output transistor 15 is turned on, the emitter voltage of the fourth drive transistor 22 becomes a value close to the power supply voltage Vcc. Therefore, assuming that the base-emitter voltage of the fourth drive transistor 22 is Vbe22, the collector voltage of the second input transistor 3 is a voltage lower than the power supply voltage Vcc by Vbe22. Therefore, the voltage difference between the collector and the emitter of the second input transistor 3 widens, and the second input transistor 3 is also less likely to saturate.

【0013】そして、負の入力信号が大入力になるほ
ど、第4出力トランジスタ18のコレクタ電圧はさらに
アースレベルに近づき、また、第1出力トランジスタ1
5のコレクタ電圧はさらに電源電圧Vccに近づき、第
1電流源トランジスタ13及び第2入力トランジスタ3
のコレクタとエミッタとの間の電圧差が広がる。その
為、第1電流源トランジスタ13及び第2入力トランジ
スタ3はより飽和しにくくなる。
As the negative input signal becomes larger, the collector voltage of the fourth output transistor 18 becomes closer to the ground level, and the first output transistor 1
The collector voltage of 5 further approaches the power supply voltage Vcc, and the first current source transistor 13 and the second input transistor 3
The voltage difference between the collector and the emitter of is widened. Therefore, the first current source transistor 13 and the second input transistor 3 are less likely to be saturated.

【0014】また、大入力に応じて、負荷12に大出力
電流が流れるので、負荷12の電圧降下により、第1出
力トランジスタ15のコレクタ電圧は上昇し、第4出力
トランジスタ18のコレクタ電圧は低下し、第1及び第
4出力トランジスタ15及び18のコレクタとエミッタ
との電圧差が小さくなる。この電圧差が、それぞれ第1
及び第4出力トランジスタ15及び18のコレクタ−エ
ミッタ間飽和電圧より小さくなると、第1及び第4出力
トランジスタ15及び18が飽和する。従って、負の入
力信号の場合、図1のBTL増幅回路の飽和電圧は、第
1及び第4出力トランジスタ15及び18のコレクタ−
エミッタ間飽和電圧で決まる。
Further, since a large output current flows through the load 12 according to a large input, the collector voltage of the first output transistor 15 increases and the collector voltage of the fourth output transistor 18 decreases due to the voltage drop of the load 12. However, the voltage difference between the collector and the emitter of the first and fourth output transistors 15 and 18 becomes small. This voltage difference is the first
When the voltage is lower than the collector-emitter saturation voltage of the fourth output transistors 15 and 18, the first and fourth output transistors 15 and 18 are saturated. Therefore, in the case of a negative input signal, the saturation voltage of the BTL amplifier circuit of FIG.
Determined by the saturation voltage between the emitters.

【0015】逆に、正の入力信号が入力段増幅器1に印
加されると、入力段増幅器1の出力信号により第1入力
トランジスタ2がオンし、第2入力トランジスタ3はオ
フする。その為、第2及び第3出力トランジスタ16及
び17がオンする。ここで、第3及び第4駆動トランジ
スタ21及び22の接続点cと、第1及び第2出力トラ
ンジスタ15及び16の接続点dとが接続されている。
第2出力トランジスタ16がオンすることにより、その
コレクタ電圧はアースレベルに近い値になる。その為、
第3駆動トランジスタ21のエミッタ電圧もアースレベ
ルに近い値になる。第3駆動トランジスタ21のエミッ
タ電圧がアースレベルに近い値になることにより、その
ベース電圧はアースに近い値からVbe21だけ高い値
になる。但し、Vbe21は、第3駆動トランジスタ2
1のベース−エミッタ間電圧である。よって、第2電流
源トランジスタ14のコレクタとエミッタとの間の電圧
差が広がる。
On the contrary, when a positive input signal is applied to the input stage amplifier 1, the output signal of the input stage amplifier 1 turns on the first input transistor 2 and turns off the second input transistor 3. Therefore, the second and third output transistors 16 and 17 are turned on. Here, the connection point c between the third and fourth drive transistors 21 and 22 and the connection point d between the first and second output transistors 15 and 16 are connected.
When the second output transistor 16 is turned on, its collector voltage becomes a value close to the ground level. For that reason,
The emitter voltage of the third drive transistor 21 also becomes a value close to the ground level. Since the emitter voltage of the third drive transistor 21 has a value close to the ground level, the base voltage thereof has a value higher than the value close to the ground by Vbe21. However, Vbe21 is the third drive transistor 2
1 is a base-emitter voltage. Therefore, the voltage difference between the collector and the emitter of the second current source transistor 14 increases.

【0016】また、第1及び第2駆動トランジスタ19
及び20の接続点aと、第3及び第4出力トランジスタ
17及び18の接続点dとが接続されているので、第3
出力トランジスタ17がオンすることにより、第2駆動
トランジスタ20のエミッタ電圧が電源電圧Vccに近
い値になる。その為、第2駆動トランジスタ20のベー
ス−エミッタ間電圧をVbe22とすると、第1入力ト
ランジスタ2のコレクタ電圧は電源電圧Vccに近い電
圧からVbe20だけ低い電圧になる。よって、第1入
力トランジスタ2のコレクタとエミッタとの間の電圧差
が広がり、第1入力トランジスタ2も飽和しにくくな
る。
The first and second drive transistors 19 are also provided.
And the connection point a of the third output transistor 17 and the connection point d of the fourth output transistor 17 are connected to each other.
When the output transistor 17 is turned on, the emitter voltage of the second drive transistor 20 becomes a value close to the power supply voltage Vcc. Therefore, assuming that the base-emitter voltage of the second drive transistor 20 is Vbe22, the collector voltage of the first input transistor 2 is a voltage lower by Vbe20 from a voltage close to the power supply voltage Vcc. Therefore, the voltage difference between the collector and the emitter of the first input transistor 2 is widened, and the first input transistor 2 is less likely to be saturated.

【0017】そして、正の入力信号が大入力になるほ
ど、第2出力トランジスタ16のコレクタ電圧はさらに
アースレベルに近づき、第3出力トランジスタ17のコ
レクタ電圧は電源電圧Vccに近づく。これにより、第
2電流源トランジスタ14及び第1入力トランジスタ2
のコレクタとエミッタとの間の電圧差がさらに広がるの
で、第2駆動トランジスタ14及び第1入力トランジス
タ2は飽和しない方向になる。
As the positive input signal becomes larger, the collector voltage of the second output transistor 16 approaches the ground level, and the collector voltage of the third output transistor 17 approaches the power supply voltage Vcc. As a result, the second current source transistor 14 and the first input transistor 2
Since the voltage difference between the collector and the emitter of the second transistor is further widened, the second driving transistor 14 and the first input transistor 2 are in a direction in which they are not saturated.

【0018】また、大入力に応じて、負荷12に大出力
電流が流れるので、負荷12の電圧降下により、第3出
力トランジスタ17のコレクタ電圧は上昇し、第2出力
トランジスタ16のコレクタ電圧が低下し、第2及び第
3出力トランジスタ16及び17のコレクタとエミッタ
との電圧差が小さくなる。この電圧差が、それぞれ第2
及び第3出力トランジスタ16及び17のコレクタ−エ
ミッタ間飽和電圧より小さくなると、第2及び第3出力
トランジスタ16及び17が飽和する。従って、正の入
力信号の場合、図1のBTL増幅回路の飽和電圧は、第
2及び第3出力トランジスタ16及び17のコレクタ−
エミッタ間飽和電圧のみで決まる。
Further, since a large output current flows through the load 12 in response to a large input, the voltage drop of the load 12 causes the collector voltage of the third output transistor 17 to increase and the collector voltage of the second output transistor 16 to decrease. However, the voltage difference between the collector and the emitter of the second and third output transistors 16 and 17 becomes small. This voltage difference is the second
When the voltage becomes lower than the collector-emitter saturation voltage of the third and third output transistors 16 and 17, the second and third output transistors 16 and 17 saturate. Therefore, for a positive input signal, the saturation voltage of the BTL amplifier circuit of FIG.
Determined only by the saturation voltage between the emitters.

【0019】図2は本発明の他の実施の形態を示す図で
あり、23及び24は第1及び第2駆動トランジスタ1
9及び20のエミッタ間に接続され、アイドリング電流
を調整するための抵抗、25及び26は第3及び第4駆
動トランジスタ21及び22のエミッタ間に接続され、
アイドリング電流を調整するための抵抗である。そし
て、抵抗23及び24の接続点a’は接続点dと接続さ
れ、抵抗25及び26の接続点c’は接続点bと接続さ
れる。
FIG. 2 is a diagram showing another embodiment of the present invention, in which 23 and 24 are first and second drive transistors 1.
9 and 20 are connected between the emitters of the resistors for adjusting the idling current, 25 and 26 are connected between the emitters of the third and fourth driving transistors 21 and 22, and
This is a resistor for adjusting the idling current. The connection point a ′ of the resistors 23 and 24 is connected to the connection point d, and the connection point c ′ of the resistors 25 and 26 is connected to the connection point b.

【0020】図2において、第1及び第4出力トランジ
スタ15及び18がオンしている場合、第1駆動トラン
ジスタ19のエミッタ電流が抵抗23を介して第4出力
トランジスタ18に流れる。第1駆動トランジスタ19
のベース電圧が上昇し、第1及び第4出力トランジスタ
15及び18に流れる電流が増大するに従い、第1駆動
トランジスタ19のエミッタ電流が増大しようとする。
このエミッタ電流が増大しようとすると、第1駆動トラ
ンジスタ19のベース−エミッタ間電圧が広がろうとす
る。しかし、第1駆動トランジスタ19のエミッタ電流
が増大すると、抵抗23の電圧降下により第1駆動トラ
ンジスタ19のエミッタ電圧が上昇する。第1駆動トラ
ンジスタ19のエミッタ電圧の上昇する割合は、そのベ
ース電圧の上昇する割合と略同一である。その為、第1
駆動トランジスタ19のベースとエミッタとの間の電圧
差は変わらず、第1駆動トランジスタ19のエミッタ電
流は増大しない。
In FIG. 2, when the first and fourth output transistors 15 and 18 are on, the emitter current of the first drive transistor 19 flows through the resistor 23 to the fourth output transistor 18. First drive transistor 19
As the base voltage of the first driving transistor 19 increases and the currents flowing through the first and fourth output transistors 15 and 18 increase, the emitter current of the first driving transistor 19 tends to increase.
When this emitter current is about to increase, the base-emitter voltage of the first drive transistor 19 tends to expand. However, when the emitter current of the first drive transistor 19 increases, the voltage drop across the resistor 23 increases the emitter voltage of the first drive transistor 19. The rate of increase of the emitter voltage of the first drive transistor 19 is substantially the same as the rate of increase of its base voltage. Therefore, the first
The voltage difference between the base and the emitter of the driving transistor 19 remains unchanged, and the emitter current of the first driving transistor 19 does not increase.

【0021】一方、第1出力トランジスタ15のコレク
タ電流の一部が抵抗26を介して第4駆動トランジスタ
22に流れる。第4駆動トランジスタ22のベース電圧
が低下し、また、そのエミッタ電流が増大しようとす
る。抵抗26に流れる電流が増大しようとすると、抵抗
26の電圧降下により第4駆動トランジスタ22のエミ
ッタ電圧が低下する。よって、第4駆動トランジスタ2
2のエミッタとベースとの間の電圧差が変わらず、第4
駆動トランジスタ22のエミッタ電流は増大しない。
On the other hand, a part of the collector current of the first output transistor 15 flows through the resistor 26 to the fourth drive transistor 22. The base voltage of the fourth driving transistor 22 decreases and the emitter current of the fourth driving transistor 22 tends to increase. When the current flowing through the resistor 26 increases, the voltage drop across the resistor 26 causes the emitter voltage of the fourth drive transistor 22 to decrease. Therefore, the fourth drive transistor 2
The voltage difference between the emitter and the base of 2 remains unchanged,
The emitter current of the drive transistor 22 does not increase.

【0022】また、第2及び第3出力トランジスタ16
及び17がオンしている場合、第3駆動トランジスタ2
1のベース電圧が上昇し、また、そのエミッタ電流が増
大しようとする。抵抗25に流れる電流が増大しようと
すると、抵抗25の電圧降下により第3駆動トランジス
タ21のエミッタ電圧も上昇し、第3駆動トランジスタ
21のベースとエミッタとの間の電圧差は変わらない。
よって、第3駆動トランジスタ21のエミッタ電流は増
大しない。
Also, the second and third output transistors 16
And 17 are on, the third drive transistor 2
The base voltage of 1 rises and its emitter current tends to increase. When the current flowing through the resistor 25 is about to increase, the voltage drop across the resistor 25 also increases the emitter voltage of the third driving transistor 21, and the voltage difference between the base and the emitter of the third driving transistor 21 remains unchanged.
Therefore, the emitter current of the third drive transistor 21 does not increase.

【0023】また、第2駆動トランジスタ20のベース
電圧が低下すると、そのエミッタ電流が増大しようとす
る。抵抗24に流れる電流が増大しようとすると、抵抗
24の電圧降下により第2駆動トランジスタ20のエミ
ッタ電圧は低下し、第2駆動トランジスタ20のベース
とエミッタとの間の電圧差は変わらない。その為、第2
駆動トランジスタ20のエミッタ電流は増大しない。
When the base voltage of the second driving transistor 20 drops, its emitter current tends to increase. When the current flowing through the resistor 24 is about to increase, the voltage drop across the resistor 24 decreases the emitter voltage of the second driving transistor 20, and the voltage difference between the base and the emitter of the second driving transistor 20 remains unchanged. Therefore, the second
The emitter current of the drive transistor 20 does not increase.

【0024】よって、抵抗23乃至24を挿入すること
により、各々の駆動トランジスタのエミッタ電流が変動
することができる。よって、アイドリング電流の変動を
防止でき、BTL増幅回路の出力信号の歪率の悪化を防
止できるという他の効果も奏する。
Therefore, by inserting the resistors 23 to 24, the emitter current of each drive transistor can be changed. Therefore, there is another effect that the fluctuation of the idling current can be prevented and the deterioration of the distortion rate of the output signal of the BTL amplifier circuit can be prevented.

【0025】[0025]

【発明の効果】本発明に依れば、BTL増幅回路の飽和
電圧を出力トランジスタのコレクタ−エミッタ間飽和電
圧で決めることができるので、BTL増幅回路の出力信
号のフルスイングレベルを大きくすることができ、高出
力化を図ることができる。また、特に、集積化すると、
出力トランジスタのサイズは大きくなるので、コレクタ
−エミッタ間電圧を小さくなり、さらに高出力化を図る
ことができる。
According to the present invention, the saturation voltage of the BTL amplifier circuit can be determined by the collector-emitter saturation voltage of the output transistor, so that the full swing level of the output signal of the BTL amplifier circuit can be increased. Therefore, high output can be achieved. Also, especially when integrated,
Since the size of the output transistor becomes large, the collector-emitter voltage becomes small, and higher output can be achieved.

【0026】また、駆動トランジスタ同士の接続部分に
抵抗を挿入したので、駆動トランジスタに流れるアイド
リング電流の変動を抑えることができ、BTL増幅回路
の出力信号の歪率悪化を防止できるという他の効果も奏
する。
Further, since the resistance is inserted in the connecting portion between the drive transistors, it is possible to suppress the fluctuation of the idling current flowing in the drive transistors and prevent the deterioration of the distortion rate of the output signal of the BTL amplifier circuit. Play.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】本発明の実施例を示す回路図である。FIG. 2 is a circuit diagram showing an embodiment of the present invention.

【図3】従来例を示す回路図である。FIG. 3 is a circuit diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

2 第1入力トランジスタ 3 第2入力トランジスタ 13 第1電流源トランジスタ 14 第2電流源トランジスタ 15 第1出力トランジスタ 16 第2出力トランジスタ 17 第3出力トランジスタ 18 第4出力トランジスタ 19 第1駆動トランジスタ 20 第2駆動トランジスタ 21 第3駆動トランジスタ 22 第4駆動トランジスタ 23〜26 抵抗 2 First input transistor 3 Second input transistor 13 First current source transistor 14 Second current source transistor 15 First output transistor 16 Second output transistor 17 Third output transistor 18 Fourth output transistor 19 First drive transistor 20 Second drive transistor 21 Third drive transistor 22 Fourth drive transistor 23-26 resistance

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】互いに逆相の入力信号が印加される第1及
び第2入力トランジスタと、前記第1入力トランジスタ
の出力信号に応じて駆動される第1及び第2駆動トラン
ジスタと、前記第1及び第2駆動トランジスタにバイア
ス電流を供給する第1電流源トランジスタと、SEPP
接続されるとともに、前記第1及び第2駆動トランジス
タの出力信号に応じて駆動される第1及び第2出力トラ
ンジスタと、前記第2入力トランジスタの出力信号に応
じて駆動する第3及び第4駆動トランジスタと、前記第
3及び第4駆動トランジスタにバイアス電流を供給する
第2電流源トランジスタと、SEPP接続されるととも
に、第3及び第4駆動トランジスタの出力信号に応じて
駆動する第3及び第4出力トランジスタと、を備え、前
記第1及び第2出力トランジスタの出力信号と前記第3
及び第4出力トランジスタの出力信号により負荷をBT
L駆動するBTL増幅回路において、 前記第1及び第2出力トランジスタの接続点と、前記第
3及び第4駆動トランジスタの接続点とが接続されると
ともに、 前記第3及び第4出力トランジスタの接続点と、前記第
1及び第2駆動トランジスタの接続点とが接続されるこ
とを特徴とするBTL増幅回路。
1. A first and a second input transistor to which input signals having opposite phases are applied, a first and a second drive transistor driven according to an output signal of the first input transistor, and the first And a first current source transistor for supplying a bias current to the second driving transistor, and SEPP
First and second output transistors that are connected and that are driven according to the output signals of the first and second driving transistors, and third and fourth drives that are driven according to the output signals of the second input transistor A transistor and a second current source transistor for supplying a bias current to the third and fourth driving transistors, which are SEPP-connected, and which are driven according to output signals of the third and fourth driving transistors. An output transistor, and the output signals of the first and second output transistors and the third output transistor.
And load the BT by the output signal of the fourth output transistor
In a BTL amplifier circuit that drives L, a connection point of the first and second output transistors and a connection point of the third and fourth drive transistors are connected, and a connection point of the third and fourth output transistors And a connection point of the first and second drive transistors are connected to each other, a BTL amplifier circuit.
【請求項2】前記第1及び第2駆動トランジスタの間に
接続され、接続点が前記第3及び第4出力トランジスタ
の接続点に接続される抵抗と、前記第3及び第4駆動ト
ランジスタの間に接続され、前記第1及び第2出力トラ
ンジスタの接続点に接続される抵抗を備えることを特徴
とする請求項1記載のBTL増幅回路。
2. A resistor connected between the first and second drive transistors and having a connection point connected to a connection point of the third and fourth output transistors, and the third and fourth drive transistors. 2. The BTL amplifier circuit according to claim 1, further comprising a resistor connected to the first output transistor and a resistor connected to a connection point of the first and second output transistors.
JP25051196A 1996-09-20 1996-09-20 BTL amplifier circuit Expired - Fee Related JP3505325B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25051196A JP3505325B2 (en) 1996-09-20 1996-09-20 BTL amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25051196A JP3505325B2 (en) 1996-09-20 1996-09-20 BTL amplifier circuit

Publications (2)

Publication Number Publication Date
JPH1098340A JPH1098340A (en) 1998-04-14
JP3505325B2 true JP3505325B2 (en) 2004-03-08

Family

ID=17208985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25051196A Expired - Fee Related JP3505325B2 (en) 1996-09-20 1996-09-20 BTL amplifier circuit

Country Status (1)

Country Link
JP (1) JP3505325B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253573B2 (en) * 1997-10-31 2002-02-04 三洋電機株式会社 BTL amplifier circuit

Also Published As

Publication number Publication date
JPH1098340A (en) 1998-04-14

Similar Documents

Publication Publication Date Title
US5874858A (en) Amplifier system having a constant current regulating unit
JPS648923B2 (en)
JP3505325B2 (en) BTL amplifier circuit
JP3719853B2 (en) Signal processing circuit device
JP3253573B2 (en) BTL amplifier circuit
US6417733B1 (en) High output voltage swing class AB operational amplifier output stage
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
JPH0216810A (en) Transistor circuit
JP2762333B2 (en) Amplifier circuit and signal amplifier IC
JP3664224B2 (en) Power drive circuit
JP2834929B2 (en) Amplifier circuit
JP3478359B2 (en) Audio signal amplifier circuit and audio device using this circuit
JP2623954B2 (en) Variable gain amplifier
JP3733188B2 (en) Power Amplifier
JP3462579B2 (en) Amplifier circuit
JP3172310B2 (en) Buffer circuit
JP3469639B2 (en) Amplifier circuit
US6185060B1 (en) Changeover circuit in tape recorder
JPH036022Y2 (en)
JPH071871Y2 (en) Semiconductor integrated circuit
JPS6212687B2 (en)
JPH08204477A (en) Limiter circuit
JPS6314489Y2 (en)
JPH0786895A (en) Output circuit
JPS6123687B2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees