JPH05307479A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH05307479A JPH05307479A JP4080199A JP8019992A JPH05307479A JP H05307479 A JPH05307479 A JP H05307479A JP 4080199 A JP4080199 A JP 4080199A JP 8019992 A JP8019992 A JP 8019992A JP H05307479 A JPH05307479 A JP H05307479A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- microcomputer
- mlc
- information
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】マイクロプログラムを内蔵するマイクロコンピ
ュータで、マイクロプログラムの実行クロックをカウン
トするカウンタを内蔵することにより、違ったアドレス
へ分岐してもマイクロプログラムの暴走を防ぐ。 【構成】命令により決まる実行クロック数が入り、かつ
１デクリメントした結果が入るＭＬＣ１０９とＭＬＣ１
０９の内容を１デクリメントするデクリメンタ１１２
と、ＭＬＣ１０９の内容がθであるかをみて、θであっ
た場合にμオーダー１０７にＥＮＤ情報が出ているかを
みるθチェック１１０を備え、命令の実行クロック数が
定められた実行クロックに不一致の場合、エラー信号１
１１を出す。
ュータで、マイクロプログラムの実行クロックをカウン
トするカウンタを内蔵することにより、違ったアドレス
へ分岐してもマイクロプログラムの暴走を防ぐ。 【構成】命令により決まる実行クロック数が入り、かつ
１デクリメントした結果が入るＭＬＣ１０９とＭＬＣ１
０９の内容を１デクリメントするデクリメンタ１１２
と、ＭＬＣ１０９の内容がθであるかをみて、θであっ
た場合にμオーダー１０７にＥＮＤ情報が出ているかを
みるθチェック１１０を備え、命令の実行クロック数が
定められた実行クロックに不一致の場合、エラー信号１
１１を出す。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にマイクロプログラムを内蔵するマイクロコン
ピュータに関する。
関し、特にマイクロプログラムを内蔵するマイクロコン
ピュータに関する。
【０００２】
【従来の技術】マイクロプログラムを内蔵する従来技術
のマイクロコンピュータは、図３に示すように命令コー
ド３０１を入力してマイクロプログラムの先頭アドレス
を決めるエントリーデコーダー３０２と、前記マイクロ
プログラムのアドレスを生成するマイクロプログラムカ
ウンタ（以下ＭＰＣと記す）３０３と、前記マイクロプ
ログラムの情報を持つマイクロＲＯＭ（以下μＲＯＭと
記す）３０４と、前記μＲＯＭ３０４から出力された情
報を蓄えるマイクロストアラッチ（以下ＭＳＴＬと記
す）３０５と、マイクロプログラムのオーダーを決めて
マイクロオーダー３０７を出力するマイクロデコーダー
（以下μデコーダと記す）３０６と、前記マイクロプロ
グラムの次のアドレスを決める分岐デコーダー３０８と
で構成されている。
のマイクロコンピュータは、図３に示すように命令コー
ド３０１を入力してマイクロプログラムの先頭アドレス
を決めるエントリーデコーダー３０２と、前記マイクロ
プログラムのアドレスを生成するマイクロプログラムカ
ウンタ（以下ＭＰＣと記す）３０３と、前記マイクロプ
ログラムの情報を持つマイクロＲＯＭ（以下μＲＯＭと
記す）３０４と、前記μＲＯＭ３０４から出力された情
報を蓄えるマイクロストアラッチ（以下ＭＳＴＬと記
す）３０５と、マイクロプログラムのオーダーを決めて
マイクロオーダー３０７を出力するマイクロデコーダー
（以下μデコーダと記す）３０６と、前記マイクロプロ
グラムの次のアドレスを決める分岐デコーダー３０８と
で構成されている。
【０００３】従来技術のマイクロコンピュータの動作を
説明するためのタイミングチャートを示す図４を参照す
ると、この従来例のマイクロコンピュータは、エントリ
ーデコーダ３０２で、マイクロプログラムの先頭アドレ
スｎが決まり、ＭＰＣ３０３に入る。アドレスｎに対応
するマイクロプログラムの情報（ｎ）がＭＳＴＬ３０５
に入り、μデコーダー３０６によりμオーダー３０７が
Ｎと決まる。また、ＭＳＴＬ３０５の情報（ｎ）には、
マイクロプログラムの次のアドレスの情報も含まれてお
り、分岐デコーダー３０８を経由してｍと決まり次のＭ
ＰＣ３０３入に入る。ＭＳＴＬ３０５に終了（ＥＮＤ）
の情報が出ると、次のアドレスへは行かずにマイクロプ
ログラムが終了する。
説明するためのタイミングチャートを示す図４を参照す
ると、この従来例のマイクロコンピュータは、エントリ
ーデコーダ３０２で、マイクロプログラムの先頭アドレ
スｎが決まり、ＭＰＣ３０３に入る。アドレスｎに対応
するマイクロプログラムの情報（ｎ）がＭＳＴＬ３０５
に入り、μデコーダー３０６によりμオーダー３０７が
Ｎと決まる。また、ＭＳＴＬ３０５の情報（ｎ）には、
マイクロプログラムの次のアドレスの情報も含まれてお
り、分岐デコーダー３０８を経由してｍと決まり次のＭ
ＰＣ３０３入に入る。ＭＳＴＬ３０５に終了（ＥＮＤ）
の情報が出ると、次のアドレスへは行かずにマイクロプ
ログラムが終了する。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のマイクロコンピュータは、ＭＳＴＬ３０５にＥ
ＮＤの情報が出るまで、マイクロプログラムが終わらな
かったため、所定のアドレスへ分岐しなかった時にも、
ＥＮＤの情報が出るまでマイクロプログラムが終わらず
暴走してしまう欠点があった。
た従来のマイクロコンピュータは、ＭＳＴＬ３０５にＥ
ＮＤの情報が出るまで、マイクロプログラムが終わらな
かったため、所定のアドレスへ分岐しなかった時にも、
ＥＮＤの情報が出るまでマイクロプログラムが終わらず
暴走してしまう欠点があった。
【０００５】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、マイクロプログラムを内蔵するマイクロコン
ピュータにおいて、マイクロプログラムの実行クロック
をカンウントするカウント手段と、あらかじめ設定され
た命令が終了するまでの実行クロック数と前記カウント
手段の内容との比較手段とを有し、前記比較手段により
前記実行クロック数と前記カウント手段の内容とが不一
致の場合はエラー信号を発生する構成である。
ュータは、マイクロプログラムを内蔵するマイクロコン
ピュータにおいて、マイクロプログラムの実行クロック
をカンウントするカウント手段と、あらかじめ設定され
た命令が終了するまでの実行クロック数と前記カウント
手段の内容との比較手段とを有し、前記比較手段により
前記実行クロック数と前記カウント手段の内容とが不一
致の場合はエラー信号を発生する構成である。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の第１の実施例のマイクロコ
ンピュータのブロック図である。本実施例のマイクロコ
ンピュータは命令コード１０１をマイクロプログラムの
先頭アドレスを決めるエントリーデコーダー１０２とマ
イクロプログラムのアドレスとなるマイクロプログラム
カウンタ（ＭＰＣ）１０３と、マイクロプログラムの情
報を持つμＲＯＭ１０４と、μＲＯＭ１０４から出力さ
れた情報を蓄えるＭＳＴＬ１０５と、マイクロプログラ
ムのμオーダー１０７を決めるμデコーダー１０６と、
マイクロプログラムの次のアドレスを決める分岐デコー
ダー１０８と、マイクロプログラムの実行クロックをカ
ウントした結果を蓄えるカウンタ（以下ＭＬＣと記す）
１０９と、ＭＬＣ１０９が“θ”であった時、μオーダ
ー１０７にＥＮＤが出ているかを検出するθチェック１
１０と、θチェック１１０でＭＬＣ１０９が“０”の時
μオーダー１０７がＥＮＤでなかった場合に出力される
エラー信号１１１と、ＭＬＣ１０９の内容を１デクリメ
ントするデクリメンタ１１２とで構成される。本発明の
第１の実施例のマイクロコンピュータの動作を説明する
ためのタイミングチャートを示す図２および上述の図１
を用いて本発明の第１の実施例のマイクロコンピュータ
の動作を説明する。命令コード１０１がエントリーデコ
ーダー１０２に入力されると、この命令の先頭アドレス
ｎと、実行クロック数が決まる。ここでは３クロックで
命令が実行される場合を例として説明すると、ＭＰＣ１
０３にマイクロプログラムのアドレスｎが入り、同時に
ＭＬＣ１０９にはこの命令の実行クロック数“３”が入
る。μＲＯＭ１０４からマイクロプログラムのアドレス
ｎに対応する情報（ｎ）が出力され、ＭＳＴＬ１０５に
入る。ＭＳＴＬ１０５に上記情報（ｎ）が入るのと同時
にデクリメンタ１１２でＭＬＣ１０９の内容を１デクリ
メントする。ＭＳＴＬ１０５の情報（ｎ）により、次の
マイクロプログラムのアドレスｍが分岐デコーダー１０
８で決められ、ＭＰＣ１０３に入る。ＭＰＣ１０３にｍ
が入るのと同時に、μオーダー１０７からＭＳＴＬ１０
５の情報（ｎ）に対応するμオーダーＮが出力される。
ンピュータのブロック図である。本実施例のマイクロコ
ンピュータは命令コード１０１をマイクロプログラムの
先頭アドレスを決めるエントリーデコーダー１０２とマ
イクロプログラムのアドレスとなるマイクロプログラム
カウンタ（ＭＰＣ）１０３と、マイクロプログラムの情
報を持つμＲＯＭ１０４と、μＲＯＭ１０４から出力さ
れた情報を蓄えるＭＳＴＬ１０５と、マイクロプログラ
ムのμオーダー１０７を決めるμデコーダー１０６と、
マイクロプログラムの次のアドレスを決める分岐デコー
ダー１０８と、マイクロプログラムの実行クロックをカ
ウントした結果を蓄えるカウンタ（以下ＭＬＣと記す）
１０９と、ＭＬＣ１０９が“θ”であった時、μオーダ
ー１０７にＥＮＤが出ているかを検出するθチェック１
１０と、θチェック１１０でＭＬＣ１０９が“０”の時
μオーダー１０７がＥＮＤでなかった場合に出力される
エラー信号１１１と、ＭＬＣ１０９の内容を１デクリメ
ントするデクリメンタ１１２とで構成される。本発明の
第１の実施例のマイクロコンピュータの動作を説明する
ためのタイミングチャートを示す図２および上述の図１
を用いて本発明の第１の実施例のマイクロコンピュータ
の動作を説明する。命令コード１０１がエントリーデコ
ーダー１０２に入力されると、この命令の先頭アドレス
ｎと、実行クロック数が決まる。ここでは３クロックで
命令が実行される場合を例として説明すると、ＭＰＣ１
０３にマイクロプログラムのアドレスｎが入り、同時に
ＭＬＣ１０９にはこの命令の実行クロック数“３”が入
る。μＲＯＭ１０４からマイクロプログラムのアドレス
ｎに対応する情報（ｎ）が出力され、ＭＳＴＬ１０５に
入る。ＭＳＴＬ１０５に上記情報（ｎ）が入るのと同時
にデクリメンタ１１２でＭＬＣ１０９の内容を１デクリ
メントする。ＭＳＴＬ１０５の情報（ｎ）により、次の
マイクロプログラムのアドレスｍが分岐デコーダー１０
８で決められ、ＭＰＣ１０３に入る。ＭＰＣ１０３にｍ
が入るのと同時に、μオーダー１０７からＭＳＴＬ１０
５の情報（ｎ）に対応するμオーダーＮが出力される。
【０００８】ＭＰＣ１０３にｍが入り、μオーダー１０
７からＮが出力されるのと同時にＭＬＣ１０９にデクリ
メンタ１１２で１デクリメントされた実行クロック数
“２”が入る。ＭＰＣ１０３のマイクロプログラムのア
ドレスｍに対応するマイクロプログラムの情報（ｍ）が
μＲＯＭ１０４から出力されＭＳＴＬ１０５に入る。Ｍ
ＳＴＬ１０５に上記情報（ｍ）が入るのと同時にデクリ
メンタ１１２でＭＬＣ１０９の内容を１デクリメントす
る。ＭＳＴＬ１０５の情報（ｍ）により、次のマイクロ
プログラムのアドレスＳが分岐デコーダー１０８で決め
られ、ＭＰＣ１０３に入る。ＭＰＣ１０３にＳが入るの
と同時にμオーダー１０７には、ＭＳＴＬ１０５の情報
（ｍ）に対応するμオーダーＭがμデコーダー１０６で
決められ出力される。
７からＮが出力されるのと同時にＭＬＣ１０９にデクリ
メンタ１１２で１デクリメントされた実行クロック数
“２”が入る。ＭＰＣ１０３のマイクロプログラムのア
ドレスｍに対応するマイクロプログラムの情報（ｍ）が
μＲＯＭ１０４から出力されＭＳＴＬ１０５に入る。Ｍ
ＳＴＬ１０５に上記情報（ｍ）が入るのと同時にデクリ
メンタ１１２でＭＬＣ１０９の内容を１デクリメントす
る。ＭＳＴＬ１０５の情報（ｍ）により、次のマイクロ
プログラムのアドレスＳが分岐デコーダー１０８で決め
られ、ＭＰＣ１０３に入る。ＭＰＣ１０３にＳが入るの
と同時にμオーダー１０７には、ＭＳＴＬ１０５の情報
（ｍ）に対応するμオーダーＭがμデコーダー１０６で
決められ出力される。
【０００９】ＭＰＣ１０３にＳが入り、μオーダー１０
７からＭが出力されるのと同時にＭＬＣ１０９にデクリ
メンタ１１２で１デクリメントされた“１”が入る。Ｍ
ＰＣ１０３のマイクロプログラムのアドレスＳに対応す
るマイクロプログラムの情報（Ｓ）がμＲＯＭ１０４か
ら出力されＭＳＴＬ１０５に入る。ＭＳＴＬ１０５に
（Ｓ）が入るのと同時にデクリメンタ１１２でＭＬＣ１
０９の内容を１デクリメントする。ＭＳＴＬ１０５の情
報（Ｓ）にはＥＮＤの情報があるため、次のマイクロプ
ログラムのアドレスは出ない。μオーダー１０７には、
ＭＳＴＬ１０５の情報（Ｓ）に対応するμオーダーＳが
μデコーダー１０６で決められ出力される。
７からＭが出力されるのと同時にＭＬＣ１０９にデクリ
メンタ１１２で１デクリメントされた“１”が入る。Ｍ
ＰＣ１０３のマイクロプログラムのアドレスＳに対応す
るマイクロプログラムの情報（Ｓ）がμＲＯＭ１０４か
ら出力されＭＳＴＬ１０５に入る。ＭＳＴＬ１０５に
（Ｓ）が入るのと同時にデクリメンタ１１２でＭＬＣ１
０９の内容を１デクリメントする。ＭＳＴＬ１０５の情
報（Ｓ）にはＥＮＤの情報があるため、次のマイクロプ
ログラムのアドレスは出ない。μオーダー１０７には、
ＭＳＴＬ１０５の情報（Ｓ）に対応するμオーダーＳが
μデコーダー１０６で決められ出力される。
【００１０】μオーダー１０７からＳが出力されるのと
同時にＭＬＣ１０９にデクリメンタ１１２で１デクリメ
ントされた“θ”が入る。θチェック１１０はＭＬＣ１
０９が“θ”であるかをみているが、ＭＬＣ１０９が
“θ”であると、μオーダー１０７にＥＮＤの情報が出
ているかを検出する。上記の場合では、μオーダー１０
７にＥＮＤの情報が出るので、エラー信号１１１は出力
されない。所定のアドレスへ分岐しなかった場合、μオ
ーダー１０７にＥＮＤの情報が出ないため、エラー信号
１１１が出力される。
同時にＭＬＣ１０９にデクリメンタ１１２で１デクリメ
ントされた“θ”が入る。θチェック１１０はＭＬＣ１
０９が“θ”であるかをみているが、ＭＬＣ１０９が
“θ”であると、μオーダー１０７にＥＮＤの情報が出
ているかを検出する。上記の場合では、μオーダー１０
７にＥＮＤの情報が出るので、エラー信号１１１は出力
されない。所定のアドレスへ分岐しなかった場合、μオ
ーダー１０７にＥＮＤの情報が出ないため、エラー信号
１１１が出力される。
【００１１】図５は本発明の第２の実施例をマイクロコ
ンピュータを示すブロック図である。本実施例のマイク
ロコンピュータの構成は、エントリーデコーダーで命令
により決まる実行クロック数が入るμＬＣ５０９と、マ
イクロプログラムの実行クロックをカウントした結果を
蓄えるカウンタ（ＭＬＣ）５１１と、ＭＬＣ５１１の内
容を１インクリメントするインクリメンタ５１２と、μ
オーダー５０７にＥＮＤの情報が出た時にμＬＣ５０９
とＭＬＣ５１１とを比較して一致しなかった時にエラー
信号５１３の出力手段５１０とを有する以外は本発明の
第１実施例のマイクロコンピュータと同様の構成であ
る。第１の実施例のマイクロコンピュータの動作を説明
するためのタイミングチャートを示す図６を参照して、
上記命令の実行クロック数が３クロックとして実行され
た場合の本実施例のマイクロコンピュータの動作を説明
すると、エントリーデコーダー５０２からこの命令の３
実行クロック数がμＬＣ５０９に入力される。μＬＣ５
０９に３実行クロック数が入ると同時にＭＬＣ５１１は
初期値“θ”が入る。ＭＬＣ５１１はインクリメンタ５
１２により＋１インクリメントされていく。μオーダー
５０７にＥＮＤの情報が出ると、出力手段５１０でＭＬ
Ｃ５１１とμＬＣ５０９を比較し、一致していなければ
エラー信号５１３が出力される。
ンピュータを示すブロック図である。本実施例のマイク
ロコンピュータの構成は、エントリーデコーダーで命令
により決まる実行クロック数が入るμＬＣ５０９と、マ
イクロプログラムの実行クロックをカウントした結果を
蓄えるカウンタ（ＭＬＣ）５１１と、ＭＬＣ５１１の内
容を１インクリメントするインクリメンタ５１２と、μ
オーダー５０７にＥＮＤの情報が出た時にμＬＣ５０９
とＭＬＣ５１１とを比較して一致しなかった時にエラー
信号５１３の出力手段５１０とを有する以外は本発明の
第１実施例のマイクロコンピュータと同様の構成であ
る。第１の実施例のマイクロコンピュータの動作を説明
するためのタイミングチャートを示す図６を参照して、
上記命令の実行クロック数が３クロックとして実行され
た場合の本実施例のマイクロコンピュータの動作を説明
すると、エントリーデコーダー５０２からこの命令の３
実行クロック数がμＬＣ５０９に入力される。μＬＣ５
０９に３実行クロック数が入ると同時にＭＬＣ５１１は
初期値“θ”が入る。ＭＬＣ５１１はインクリメンタ５
１２により＋１インクリメントされていく。μオーダー
５０７にＥＮＤの情報が出ると、出力手段５１０でＭＬ
Ｃ５１１とμＬＣ５０９を比較し、一致していなければ
エラー信号５１３が出力される。
【００１２】
【発明の効果】以上説明したように本発明は、マイクロ
プログラムの実行クロックをカウントするカウント手段
と、あらかじめ設定された命令が終了するまでの実行ク
ロック数と比較することにより、上記カウント手段の内
容と上記クロック数が不一致の場合はエラー信号を出す
ので、マイクロプログラムの暴走を防ぐという効果を有
する。
プログラムの実行クロックをカウントするカウント手段
と、あらかじめ設定された命令が終了するまでの実行ク
ロック数と比較することにより、上記カウント手段の内
容と上記クロック数が不一致の場合はエラー信号を出す
ので、マイクロプログラムの暴走を防ぐという効果を有
する。
【図１】本発明の第１の実施例のマイクロコンピュータ
を示すブロック図である。
を示すブロック図である。
【図２】本発明の第１の実施例のマイクロコンピュータ
の動作を説明するタイミングチャートである。
の動作を説明するタイミングチャートである。
【図３】従来技術のマイクロコンピュータを示すブロッ
ク図である。
ク図である。
【図４】従来技術のマイクロコンピュータの動作を説明
するタイミングチャートである。
するタイミングチャートである。
【図５】本発明の第２実施例のマイクロコンピュータを
示すブロック図である。
示すブロック図である。
【図６】本発明の第２の実施例のマイクロコンピュータ
の動作を説明するタイミングチャート図である。
の動作を説明するタイミングチャート図である。
１０１，３０１，５０１ 命令コード １０２，３０２，５０２ エントリーデコーダー １０３，３０３，５０３ ＭＰＣ １０４，３０４，５０４ μＲＯＭ １０５，３０５，５０５ ＭＳＴＬ １０６，３０６，５０６ μデコーダー １０７，３０７，５０７ μオーダー １０８，３０８，５０８ 分岐デコーダー １０９，５１１ ＭＬＣ １１０ θチェック １１１，５１３ エラー信号 １１２ デクリメンタ ５０９ μＬＣ ５１０ 比較 ５１２ インクリメンタ
Claims (1)
- 【請求項１】 マイクロプログラムを内蔵するマイクロ
コンピュータにおいて、マイクロプログラムの実行クロ
ックをカンウントするカウント手段と、あらかじめ設定
された命令が終了するまでの実行クロック数と前記カウ
ント手段の内容との比較手段とを有し、前記比較手段に
より前記実行クロック数と前記カンウント手段の内容と
が不一致の場合はエラー信号を発生することを特徴とす
るマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080199A JPH05307479A (ja) | 1992-04-02 | 1992-04-02 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080199A JPH05307479A (ja) | 1992-04-02 | 1992-04-02 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05307479A true JPH05307479A (ja) | 1993-11-19 |
Family
ID=13711720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4080199A Pending JPH05307479A (ja) | 1992-04-02 | 1992-04-02 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05307479A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218554A (ja) * | 1983-05-26 | 1984-12-08 | Nec Corp | マイクロプログラム制御装置 |
-
1992
- 1992-04-02 JP JP4080199A patent/JPH05307479A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59218554A (ja) * | 1983-05-26 | 1984-12-08 | Nec Corp | マイクロプログラム制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181942A (en) | Program branching method and apparatus | |
| US5684983A (en) | Microprocessor executing multiple register transfer operations with a single instruction with derivation of destination register numbers from source register | |
| EP0270081B1 (en) | Microprogram controller receiving interrupt request during instruction execution | |
| US4318172A (en) | Store data buffer control system | |
| JPH05307479A (ja) | マイクロコンピュータ | |
| JP2677719B2 (ja) | 情報処理装置 | |
| US4959780A (en) | Microprogram processor with logic circuitry for combining signals from a microcode decoder and an instruction code decoder to produce a memory access signal | |
| KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPH05216721A (ja) | 電子計算機 | |
| US5007056A (en) | Processing circuit having an error detecting and correcting circuit therein | |
| JPS58186875A (ja) | 電子式キヤツシユレジスタ等のプログラム変更方式 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS5883397A (ja) | メモリ内容チエツク制御方式 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JPS6230392B2 (ja) | ||
| JPS6161430B2 (ja) | ||
| JPH06290041A (ja) | マイクロコンピュータ | |
| JPH0512013A (ja) | データ処理装置 | |
| JPS62182934A (ja) | プログラム実行装置 | |
| JPH0683987A (ja) | マイクロコンピュータ | |
| KR950020113A (ko) | 마이크로컴퓨터의 명령어노이즈 처리회로 및 방법 | |
| JPH0954766A (ja) | マイクロコンピュータ | |
| JPS58195961A (ja) | マイクロプログラム制御方式 | |
| JPH0455951A (ja) | 索引入出力文実行処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980512 |