JPH05304162A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05304162A
JPH05304162A JP10751992A JP10751992A JPH05304162A JP H05304162 A JPH05304162 A JP H05304162A JP 10751992 A JP10751992 A JP 10751992A JP 10751992 A JP10751992 A JP 10751992A JP H05304162 A JPH05304162 A JP H05304162A
Authority
JP
Japan
Prior art keywords
region
base
collector
emitter
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10751992A
Other languages
Japanese (ja)
Inventor
Yuji Yamanishi
雄司 山西
Hiroshi Tanida
宏 谷田
Toshihiko Uno
利彦 宇野
Yuji Ueno
雄司 上野
Seiki Yamaguchi
誠毅 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10751992A priority Critical patent/JPH05304162A/en
Publication of JPH05304162A publication Critical patent/JPH05304162A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To realize integration on the same semiconductor substrate as other elements or semiconductor circuits by forming second conductivity type emitter region and base region on the surface of a first conductivity type semiconductor substrate and forming a first conductivity type collector region on the surface of the base region. CONSTITUTION:A collector region 6 is formed on the surface of a base region 8 while an emitter region 6 and a substrate contact region 5 are formed on an epitaxial layer 11 while being spaced apart from the base region 8 and a gate insulation film 3a is formed on the epitaxial layer 11 between the base region 8 and the emitter region 6. A collector electrode 1 is formed on the contact region 9 and an emitter electrode 2 is formed on the emitter region 6 and the substrate contact region 5. Furthermore, a base-collector region 5 is formed at a position remote from the collector region 6. This constitution realizes formation of emitter electrode, gate electrode, and collector electrode to be applied with high voltage on a semiconductor substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置に関し、
特にモータ制御等に使用されるパワーデバイスの一種で
あるゲート駆動型バイポーラトランジスタに係るもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
In particular, it relates to a gate drive type bipolar transistor which is a kind of power device used for motor control and the like.

【0002】[0002]

【従来の技術】従来のゲート駆動型バイポーラトランジ
スタは縦型であり、この断面構造を図2に示した。な
お、図2に示した従来のゲート駆動型バイポーラトラン
ジスタはnチャネル型である。図2において、13はエ
ミッタ電極、14はゲート絶縁膜、15はゲート電極、
16はn型のエミッタ領域、20はp型のコレクタ領
域、21はp型の半導体領域17,n型の半導体領域1
8,19からなるベース領域である。
2. Description of the Related Art A conventional gate drive bipolar transistor is of a vertical type, and its sectional structure is shown in FIG. The conventional gate drive bipolar transistor shown in FIG. 2 is an n-channel type. In FIG. 2, 13 is an emitter electrode, 14 is a gate insulating film, 15 is a gate electrode,
16 is an n-type emitter region, 20 is a p-type collector region, 21 is a p-type semiconductor region 17, and n-type semiconductor region 1
This is a base region composed of 8 and 19.

【0003】図2に示すように、従来のゲート駆動型バ
イポーラトランジスタは、半導体基板からなるコレクタ
領域20上に半導体領域17,18,19からなるベー
ス領域21を形成し、半導体領域17の表面にエミッタ
領域16を形成し、隣接したエミッタ領域16間の半導
体領域18上にゲート絶縁膜14を形成し、このゲート
絶縁膜14上にゲート電極15を形成し、エミッタ領域
16および半導体領域17に電気的に接続したエミッタ
電極13を形成したものである。
As shown in FIG. 2, in a conventional gate drive bipolar transistor, a base region 21 made of semiconductor regions 17, 18 and 19 is formed on a collector region 20 made of a semiconductor substrate, and the base region 21 is formed on the surface of the semiconductor region 17. The emitter region 16 is formed, the gate insulating film 14 is formed on the semiconductor region 18 between the adjacent emitter regions 16, the gate electrode 15 is formed on the gate insulating film 14, and the emitter region 16 and the semiconductor region 17 are electrically connected. The emitter electrode 13 that is electrically connected is formed.

【0004】このように構成された従来のゲート駆動型
バイポーラトランジスタの動作を説明する。先ず、ゲー
ト電極15に正電圧を印加すると、ゲート絶縁膜14直
下のp型の半導体領域17にn型のチャネルが形成され
る。p型のコレクタ領域20およびn型の半導体領域1
8,19は順バイアスされ、ホールがコレクタ領域20
からn型の半導体領域18,19へ流れる。このホール
の流れはp型の半導体領域17およびn型の半導体領域
18間の電位勾配によって吸い込まれエミッタ電極13
に到達する。
The operation of the conventional gate drive type bipolar transistor thus constructed will be described. First, when a positive voltage is applied to the gate electrode 15, an n-type channel is formed in the p-type semiconductor region 17 directly below the gate insulating film 14. p-type collector region 20 and n-type semiconductor region 1
8 and 19 are forward-biased, holes are in the collector region 20.
To the n-type semiconductor regions 18 and 19. This flow of holes is absorbed by the potential gradient between the p-type semiconductor region 17 and the n-type semiconductor region 18, and the emitter electrode 13
To reach.

【0005】つまり、ゲート電極13に正電圧を印加す
ることで、バイポーラトランジスタ動作が起こり、n型
のベース領域18,19の伝導度変調によりエミッタ領
域16およびコレクタ領域20間の抵抗成分が大幅に低
減されることとなる。
That is, by applying a positive voltage to the gate electrode 13, a bipolar transistor operation occurs, and the resistance component between the emitter region 16 and the collector region 20 is greatly increased due to the conductivity modulation of the n-type base regions 18 and 19. Will be reduced.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うに構成された従来のゲート駆動型バイポーラトランジ
スタは縦型であり、高電圧が印加されるコレクタ電極
(図示せず)は、コレクタ領域20となる半導体基板の
裏面に形成されるため、個別素子としては製造および使
用することはできるが、他の素子および半導体回路と同
一の半導体基板内に集積化することができないという問
題があった。
However, the conventional gate drive type bipolar transistor having such a structure is of a vertical type, and the collector electrode (not shown) to which a high voltage is applied becomes the collector region 20. Since it is formed on the back surface of the semiconductor substrate, it can be manufactured and used as an individual element, but there is a problem that it cannot be integrated in the same semiconductor substrate as other elements and semiconductor circuits.

【0007】この発明の目的は、上記問題点に鑑み、他
の素子および半導体回路と同一の半導体基板内に集積化
することのできる半導体装置を提供することである。
In view of the above problems, it is an object of the present invention to provide a semiconductor device which can be integrated on the same semiconductor substrate with other elements and semiconductor circuits.

【0008】[0008]

【課題を解決するための手段】請求項1記載の半導体装
置は、第1導電型の半導体基板の表面に形成した第2導
電型のベース領域と、このベース領域の表面に形成した
第1導電型のコレクタ領域と、ベース領域と所定間隔を
設けて半導体基板の表面に形成したエミッタ領域と、コ
レクタ領域およびエミッタ領域間のベース領域の表面に
形成され半導体領域に接続した第1導電型の半導体領域
と、ベース領域およびエミッタ領域間の半導体基板上に
形成したゲート絶縁膜と、このゲート絶縁膜上に形成し
たゲート電極と、コレクタ領域と電気的に接続したコレ
クタ電極と、エミッタ領域および半導体基板と電気的に
接続したエミッタ電極とを備えたものである。
According to another aspect of the present invention, there is provided a semiconductor device having a second conductivity type base region formed on a surface of a first conductivity type semiconductor substrate and a first conductivity type formed on a surface of the base region. Type collector region, an emitter region formed on the surface of the semiconductor substrate at a predetermined distance from the base region, and a first conductivity type semiconductor formed on the surface of the base region between the collector region and the emitter region and connected to the semiconductor region. Region, a gate insulating film formed on the semiconductor substrate between the base region and the emitter region, a gate electrode formed on the gate insulating film, a collector electrode electrically connected to the collector region, the emitter region and the semiconductor substrate And an emitter electrode electrically connected to.

【0009】請求項2記載の半導体装置は、請求項1記
載の半導体装置において、ベース領域の表面でエミッタ
領域に対してコレクタ領域よりも離れた位置に、ベース
領域よりも高濃度の第2導電型のベースコンタクト領域
を形成し、このベースコンタクト領域とコレクタ電極と
を電気的に接続したものである。
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the second conductive layer having a higher concentration than that of the base region is provided at a position on the surface of the base region that is farther from the collector region than the emitter region. The base contact region of the mold is formed, and the base contact region and the collector electrode are electrically connected.

【0010】[0010]

【作用】この発明の構成によれば、第1導電型の半導体
基板の表面に、所定間隔を設けて第2導電型のエミッタ
領域および第2導電型のベース領域を形成し、このベー
ス領域の表面に第1導電型のコレクタ領域を形成したた
め、エミッタ電極,ゲート電極および高電圧が印加され
るコレクタ電極を半導体基板上に形成することができ
る。すなわち、従来の縦型に対して横型とすることで、
全ての電極を半導体基板の表面側に形成することができ
る。したがって、従来のように半導体基板に高電圧を印
加することが不要となり、半導体基板を接地することが
できる。
According to the structure of the present invention, the second conductive type emitter region and the second conductive type base region are formed on the surface of the first conductive type semiconductor substrate at a predetermined interval. Since the collector region of the first conductivity type is formed on the surface, the emitter electrode, the gate electrode and the collector electrode to which a high voltage is applied can be formed on the semiconductor substrate. That is, by making it horizontal compared to the conventional vertical type,
All the electrodes can be formed on the front surface side of the semiconductor substrate. Therefore, it becomes unnecessary to apply a high voltage to the semiconductor substrate as in the conventional case, and the semiconductor substrate can be grounded.

【0011】また、コレクタ領域およびエミッタ領域間
のベース領域の表面に、ベース領域下部の半導体基板と
電気的に接続した半導体領域を形成したことで、コレク
タ電極に高電圧を印加した場合、ベース領域および半導
体領域間と、ベース領域およびベース領域下部の半導体
基板間とに空乏層が広がることとなり、これにより、ベ
ース領域を完全に空乏化することができる。したがっ
て、半導体領域を形成することで、ベース領域の不純物
濃度を高めてもベース領域を完全に空乏化させることが
できる。
Further, when a high voltage is applied to the collector electrode by forming a semiconductor region electrically connected to the semiconductor substrate below the base region on the surface of the base region between the collector region and the emitter region, the base region is formed. Further, the depletion layer spreads between the semiconductor regions and between the base region and the semiconductor substrate below the base region, whereby the base region can be completely depleted. Therefore, by forming the semiconductor region, the base region can be completely depleted even if the impurity concentration of the base region is increased.

【0012】[0012]

【実施例】図1はこの発明の一実施例の半導体装置の構
成を示す断面図である。なお、図1は、nチャネル型の
ゲート駆動型バイポーラトランジスタを示す。図1にお
いて、1はコレクタ電極、2はエミッタ電極、3はシリ
コン酸化膜からなる層間絶縁膜、3aはゲート絶縁膜、
4は多結晶シリコンからなるゲート電極、5はベース領
域8よりも高濃度のp型のベースコンタクト領域、6は
p型のコレクタ領域、7はp型の半導体領域、8はn型
のベース領域、9はn型のエミッタ領域、10はp+
の拡散領域からなる基板コンタクト領域、100はp型
の半導体層12およびこの半導体層12上に形成され半
導体層12よりも低濃度のエピタキシャル層11からな
る半導体基板である。
1 is a sectional view showing the structure of a semiconductor device according to an embodiment of the present invention. Note that FIG. 1 shows an n-channel gate drive bipolar transistor. In FIG. 1, 1 is a collector electrode, 2 is an emitter electrode, 3 is an interlayer insulating film made of a silicon oxide film, 3a is a gate insulating film,
4 is a gate electrode made of polycrystalline silicon, 5 is a p-type base contact region having a higher concentration than the base region 8, 6 is a p-type collector region, 7 is a p-type semiconductor region, and 8 is an n-type base region. , 9 is an n-type emitter region, 10 is a substrate contact region made of a p + -type diffusion region, 100 is a p-type semiconductor layer 12, and an epitaxial layer formed on the semiconductor layer 12 and having a concentration lower than that of the semiconductor layer 12. It is a semiconductor substrate made of 11.

【0013】図1に示すように、半導体装置は、半導体
層12およびエピタキシャル層11からなる半導体基板
100の表面にベース領域8を形成し、このベース領域
8の表面にコレクタ領域6を形成し、ベース領域8と所
定間隔を設けてエピタキシャル層11の表面にエミッタ
領域9およびエピタキシャル層11よりも高濃度の基板
コンタクト領域10を形成し、ベース領域8およびエミ
ッタ領域9間のエピタキシャル層11上にゲート絶縁膜
3aを形成し、このゲート絶縁膜3a上にゲート電極4
を形成し、コレクタ領域6と電気的に接続したコレクタ
電極1を形成し、さらにエミッタ領域9および基板コン
タクト領域10を介してエピタキシャル層11に電気的
に接続したエミッタ電極2を形成したものである。
As shown in FIG. 1, the semiconductor device has a base region 8 formed on the surface of a semiconductor substrate 100 composed of a semiconductor layer 12 and an epitaxial layer 11, and a collector region 6 formed on the surface of the base region 8. An emitter region 9 and a substrate contact region 10 having a higher concentration than that of the epitaxial layer 11 are formed on the surface of the epitaxial layer 11 at a predetermined distance from the base region 8, and a gate is formed on the epitaxial layer 11 between the base region 8 and the emitter region 9. An insulating film 3a is formed, and a gate electrode 4 is formed on the gate insulating film 3a.
To form a collector electrode 1 electrically connected to the collector region 6, and further an emitter electrode 2 electrically connected to the epitaxial layer 11 via the emitter region 9 and the substrate contact region 10. .

【0014】また、ベース領域8の表面でエミッタ領域
9に対してコレクタ領域6よりも離れた位置には、ベー
ス領域8よりも高濃度のベースコレクタ領域5を形成
し、このベースコレクタ領域5とコレクタ電極2とは電
気的に接続してある。また、コレクタ領域6およびエミ
ッタ領域9間のベース領域8の表面には、p型の半導体
領域7を形成してあり、図示してしないが、このp型の
半導体領域7はベース領域8下部のエピタキシャル層1
1に電気的に接続したものである。
Further, a base collector region 5 having a higher concentration than that of the base region 8 is formed on the surface of the base region 8 at a position farther from the emitter region 9 than the collector region 6, and the base collector region 5 and It is electrically connected to the collector electrode 2. Further, a p-type semiconductor region 7 is formed on the surface of the base region 8 between the collector region 6 and the emitter region 9, and although not shown, the p-type semiconductor region 7 is located below the base region 8. Epitaxial layer 1
1 is electrically connected.

【0015】なお、基板表面を覆う層間絶縁膜3の厚み
は2〔μm〕以上とした。これにより、コレクタ−エミ
ッタ間の降伏電圧400〔V〕が得られた。このように
構成した半導体装置の動作を説明する。先ず、ゲート電
極4に正電圧を印加すると、ゲート絶縁膜3a直下にn
型のチャネル(図示せず)が形成され、ベース領域8
(MOSFETのドレイン領域に相当する。)からエミ
ッタ領域9(MOSFETのソース領域に相当する。)
に向かって電流が流れる。この電流が大きくなり、コレ
クタ領域6下部のベース領域8での電圧降下が約0.6
〔V〕(コレクタ領域6とベース領域8が順バイアスさ
れる。)に達すると、ホールがコレクタ領域6からベー
ス領域8に注入される。このホールは、逆バイアスによ
り、n型のベース領域8およびp型のエピタキシャル層
11間に形成された空乏層に達すると、電位勾配によっ
て引き抜かれてエミッタ電極1に到達する。つまり、ゲ
ート電極4に正電圧を印加することで、コレクタ領域6
(バイポーラトランジスタのエミッタに相当する。)
と、ベース領域8(バイポーラトランジスタのベースに
相当する。)と、エピタキシャル層11(バイポーラト
ランジスタのコレクタに相当する。)とからなるバイポ
ーラトランジスタが動作する。
The thickness of the interlayer insulating film 3 covering the substrate surface is set to 2 [μm] or more. As a result, a breakdown voltage of 400 [V] between the collector and the emitter was obtained. The operation of the semiconductor device configured as above will be described. First, when a positive voltage is applied to the gate electrode 4, n is immediately below the gate insulating film 3a.
A channel (not shown) of the mold is formed and the base region 8
(Corresponds to the drain region of the MOSFET) to emitter region 9 (corresponds to the source region of the MOSFET).
Current flows toward. This current increases and the voltage drop in the base region 8 below the collector region 6 is about 0.6.
When [V] (the collector region 6 and the base region 8 are forward biased) is reached, holes are injected from the collector region 6 into the base region 8. When the holes reach the depletion layer formed between the n-type base region 8 and the p-type epitaxial layer 11 by the reverse bias, they are extracted by the potential gradient and reach the emitter electrode 1. That is, by applying a positive voltage to the gate electrode 4, the collector region 6
(Corresponds to the emitter of a bipolar transistor.)
, A base region 8 (corresponding to the base of the bipolar transistor) and an epitaxial layer 11 (corresponding to the collector of the bipolar transistor) operate.

【0016】また、ゲート電圧を下げて動作を停止させ
た際に、ベース領域8が空乏化し、この空乏化による電
位勾配により、ベース領域8内のホールが引き抜かれる
が、エピタキシャル層11下部の半導体層12をエピタ
キシャル層11より高濃度のp型とすることで、上記の
ホールを引き抜くスピードを大幅に向上させることがで
きる。
Further, when the operation is stopped by lowering the gate voltage, the base region 8 is depleted, and the potential gradient due to this depletion pulls out the holes in the base region 8, but the semiconductor under the epitaxial layer 11 is depleted. By making the layer 12 a p-type having a higher concentration than the epitaxial layer 11, the speed of extracting the above holes can be significantly improved.

【0017】また、n型のベース領域8の表面にエピタ
キシャル層11と電気的に接続したp型の半導体領域7
を形成したことで、コレクタ電極1に高電圧を印加した
場合、n型のベース領域8およびp型の半導体領域7間
と、n型のベース領域8およびp型のエピタキシャル層
11間とに空乏層が広がることとなり、これにより、ベ
ース領域8を完全に空乏化することができる。したがっ
て、p型の半導体領域7を形成することで、ベース領域
8の不純物濃度を高めてもベース領域8を完全に空乏化
させることができる。その結果、ベース領域8の不純物
濃度を高めることにより、ベース領域の占有面積を縮小
し、かつ高耐圧化を実現することができる。
The p-type semiconductor region 7 electrically connected to the epitaxial layer 11 is formed on the surface of the n-type base region 8.
Thus, when a high voltage is applied to the collector electrode 1, depletion occurs between the n-type base region 8 and the p-type semiconductor region 7 and between the n-type base region 8 and the p-type epitaxial layer 11. The layer spreads, which allows the base region 8 to be completely depleted. Therefore, by forming the p-type semiconductor region 7, the base region 8 can be completely depleted even if the impurity concentration of the base region 8 is increased. As a result, by increasing the impurity concentration of the base region 8, it is possible to reduce the occupied area of the base region and realize a high breakdown voltage.

【0018】このように実施例によれば、半導体基板1
00の表面に、所定間隔を設けてn型のベース領域8お
よびn型のエミッタ領域9を形成し、このベース領域8
の表面にp型のコレクタ領域6を形成したため、エミッ
タ電極2,ゲート電極4および高電圧が印加されるコレ
クタ電極1を半導体基板100上に形成することができ
る。
As described above, according to the embodiment, the semiconductor substrate 1
00, the n-type base region 8 and the n-type emitter region 9 are formed at a predetermined interval, and the base region 8
Since the p-type collector region 6 is formed on the surface of, the emitter electrode 2, the gate electrode 4, and the collector electrode 1 to which a high voltage is applied can be formed on the semiconductor substrate 100.

【0019】すなわち、従来の縦型に対して横型とする
ことで、全ての電極を半導体基板100の表面側に形成
することができる。したがって、このゲート駆動型バイ
ポーラトランジスを形成した半導体基板100には従来
のように高電圧を印加することが不要となり、接地する
ことができる。その結果、同一の半導体基板100に他
の素子(図示せず)および半導体回路(図示せず)を容
易に集積化することができる。
That is, all electrodes can be formed on the front surface side of the semiconductor substrate 100 by adopting the horizontal type as compared with the conventional vertical type. Therefore, it becomes unnecessary to apply a high voltage to the semiconductor substrate 100 having the gate drive type bipolar transistor formed therein, which can be grounded. As a result, other elements (not shown) and semiconductor circuits (not shown) can be easily integrated on the same semiconductor substrate 100.

【0020】なお、図1に示したベースコンタクト領域
5を形成しなくても上記の実施例と同様の効果を得るこ
とができる。但し、ベースコンタクト領域5を形成する
ことで、トランジスタの動作をオフ(停止)すると、ベ
ース領域8中に存在する少数キャリアがベースコンタク
ト領域5を通って抜けるため、トランジスタのオフ(停
止)にかかるスイッチング時間を短縮することができ
る。ベースコンタクト領域5を形成していない場合に
は、ベース領域8中に存在する少数キャリアは再結合に
よって消滅するしかなく、ベースコンタクト領域5を形
成した場合と比較してスイッチング時間が長くなる。
The same effects as those of the above-described embodiment can be obtained without forming the base contact region 5 shown in FIG. However, when the operation of the transistor is turned off (stopped) by forming the base contact region 5, the minority carriers existing in the base region 8 pass through the base contact region 5, so that the transistor is turned off (stopped). The switching time can be shortened. When the base contact region 5 is not formed, the minority carriers existing in the base region 8 have to be extinguished by recombination, and the switching time becomes longer than that when the base contact region 5 is formed.

【0021】[0021]

【発明の効果】この発明の半導体装置によれば、第1導
電型の半導体基板の表面に、所定間隔を設けて第2導電
型のエミッタ領域および第2導電型のベース領域を形成
し、このベース領域の表面に第1導電型のコレクタ領域
を形成したため、エミッタ電極,ゲート電極および高電
圧が印加されるコレクタ電極を半導体基板上に形成する
ことができる。すなわち、従来の縦型に対して横型とす
ることで、全ての電極を半導体基板の表面側に形成する
ことができる。したがって、従来のように半導体基板に
高電圧を印加することが不要となり、半導体基板を接地
することができる。
According to the semiconductor device of the present invention, the second conductivity type emitter region and the second conductivity type base region are formed on the surface of the first conductivity type semiconductor substrate at predetermined intervals. Since the collector region of the first conductivity type is formed on the surface of the base region, the emitter electrode, the gate electrode and the collector electrode to which a high voltage is applied can be formed on the semiconductor substrate. That is, by adopting the horizontal type as compared with the conventional vertical type, all electrodes can be formed on the front surface side of the semiconductor substrate. Therefore, it becomes unnecessary to apply a high voltage to the semiconductor substrate as in the conventional case, and the semiconductor substrate can be grounded.

【0022】その結果、同一の半導体基板に他の素子お
よび半導体回路を容易に集積化することができる。ま
た、コレクタ領域およびエミッタ領域間のベース領域の
表面に、ベース領域下部の半導体基板と電気的に接続し
た半導体領域を形成したことで、コレクタ電極に高電圧
を印加した場合、ベース領域および半導体領域間と、ベ
ース領域およびベース領域下部の半導体基板間とに空乏
層が広がることとなり、これにより、ベース領域を完全
に空乏化することができる。したがって、半導体領域を
形成することで、ベース領域の不純物濃度を高めてもベ
ース領域を完全に空乏化させることができる。
As a result, other elements and semiconductor circuits can be easily integrated on the same semiconductor substrate. In addition, when a high voltage is applied to the collector electrode by forming a semiconductor region electrically connected to the semiconductor substrate below the base region on the surface of the base region between the collector region and the emitter region, the base region and the semiconductor region are The depletion layer spreads between the base region and the semiconductor substrate below the base region, which allows the base region to be completely depleted. Therefore, by forming the semiconductor region, the base region can be completely depleted even if the impurity concentration of the base region is increased.

【0023】その結果、ベース領域の不純物濃度を高め
ることにより、ベース領域の占有面積を縮小し、かつ高
耐圧化を実現することができる。
As a result, by increasing the impurity concentration of the base region, the occupied area of the base region can be reduced and a high breakdown voltage can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例の半導体装置の構成を示す
断面図である。
FIG. 1 is a sectional view showing a configuration of a semiconductor device according to an embodiment of the present invention.

【図2】従来の半導体装置の構成を示す断面図である。FIG. 2 is a cross-sectional view showing the configuration of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 コレクタ電極 2 エミッタ電極 3a ゲート絶縁膜 4 ゲート電極 5 ベースコンタクト領域 6 コレクタ領域 7 半導体領域 8 ベース領域 9 エミッタ領域 100 半導体基板 1 collector electrode 2 emitter electrode 3a gate insulating film 4 gate electrode 5 base contact region 6 collector region 7 semiconductor region 8 base region 9 emitter region 100 semiconductor substrate

フロントページの続き (72)発明者 上野 雄司 大阪府門真市大字門真1006番地 松下電子 工業株式会社内 (72)発明者 山口 誠毅 大阪府門真市大字門真1006番地 松下電子 工業株式会社内Front Page Continuation (72) Inventor Yuji Ueno 1006 Kadoma, Kadoma City, Osaka Prefecture, Matsushita Electronics Industrial Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型の半導体基板の表面に形成し
た第2導電型のベース領域と、 このベース領域の表面に形成した第1導電型のコレクタ
領域と、 前記ベース領域と所定間隔を設けて前記半導体基板の表
面に形成したエミッタ領域と、 前記コレクタ領域および前記エミッタ領域間の前記ベー
ス領域の表面に形成され前記半導体基板に電気的に接続
した第1導電型の半導体領域と、 前記ベース領域および前記エミッタ領域間の前記半導体
基板上に形成したゲート絶縁膜と、 このゲート絶縁膜上に形成したゲート電極と、 前記コレクタ領域と電気的に接続したコレクタ電極と、 前記エミッタ領域および前記半導体基板と電気的に接続
したエミッタ電極とを備えた半導体装置。
1. A second-conductivity-type base region formed on the surface of a first-conductivity-type semiconductor substrate, a first-conductivity-type collector region formed on the surface of the base region, and a predetermined distance from the base region. An emitter region provided on the surface of the semiconductor substrate; a semiconductor region of a first conductivity type formed on the surface of the base region between the collector region and the emitter region and electrically connected to the semiconductor substrate; A gate insulating film formed on the semiconductor substrate between the base region and the emitter region; a gate electrode formed on the gate insulating film; a collector electrode electrically connected to the collector region; A semiconductor device having an emitter electrode electrically connected to a semiconductor substrate.
【請求項2】 ベース領域の表面でエミッタ領域に対し
てコレクタ領域よりも離れた位置に、ベース領域よりも
高濃度の第2導電型のベースコンタクト領域を形成し、
このベースコンタクト領域とコレクタ電極とを電気的に
接続した請求項1記載の半導体装置。
2. A second-conductivity-type base contact region having a higher concentration than that of the base region is formed on the surface of the base region at a position farther from the collector region than the emitter region,
The semiconductor device according to claim 1, wherein the base contact region and the collector electrode are electrically connected.
JP10751992A 1992-04-27 1992-04-27 Semiconductor device Pending JPH05304162A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10751992A JPH05304162A (en) 1992-04-27 1992-04-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10751992A JPH05304162A (en) 1992-04-27 1992-04-27 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05304162A true JPH05304162A (en) 1993-11-16

Family

ID=14461259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10751992A Pending JPH05304162A (en) 1992-04-27 1992-04-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05304162A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136208A (en) * 2003-10-30 2005-05-26 Matsushita Electric Ind Co Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136208A (en) * 2003-10-30 2005-05-26 Matsushita Electric Ind Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
EP0760529B1 (en) Lateral IGBT
US6091086A (en) Reverse blocking IGBT
US5541430A (en) VDMOS semiconductor device
JP3469967B2 (en) Power device integrated structure
JPH0357614B2 (en)
JP2942732B2 (en) Shorted anode horizontal insulated gate bipolar transistor
JPH10209432A (en) Improvement in semiconductor device
US8766317B2 (en) Semiconductor device
JP2633145B2 (en) Semiconductor laterally insulated gate bipolar transistor device
JPH07120799B2 (en) Semiconductor device
JP4761011B2 (en) Semiconductor device having thyristor and method for manufacturing the same
JP3206395B2 (en) Semiconductor device
JPH05304162A (en) Semiconductor device
JPH0555594A (en) Vertical field-effect transistor
JP3196310B2 (en) Semiconductor device
KR100266388B1 (en) Semiconductor device and method of manufacturing thereof
JP2633381B2 (en) Semiconductor device
JP2629437B2 (en) Lateral insulated gate bipolar transistor
KR100241055B1 (en) Trench gate laterl insulated gate bipolar transistor
JP2501236B2 (en) Thyristor with turn-off gate
JP2001284574A (en) Semiconductor device having insulation gate
JP2635433B2 (en) Semiconductor device
JP3342944B2 (en) Horizontal high voltage semiconductor device
JP2857200B2 (en) Semiconductor device
JP2000077657A (en) Insulated gate bipolar transistor and power converter using the same