JPH05300015A - レーダ装置用ローカル発振器 - Google Patents
レーダ装置用ローカル発振器Info
- Publication number
- JPH05300015A JPH05300015A JP4128139A JP12813992A JPH05300015A JP H05300015 A JPH05300015 A JP H05300015A JP 4128139 A JP4128139 A JP 4128139A JP 12813992 A JP12813992 A JP 12813992A JP H05300015 A JPH05300015 A JP H05300015A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- noise
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【目的】 低雑音で、かつ広帯域での周波数切換ができ
るレーダ装置用ローカル発振器を提供する。 【構成】 ＰＬＬ回路（１３〜１７）に雑音抑圧回路
（２５〜３１）を付加してある。ディスクリミネータ
（２５〜２８）では、１６の出力信号を所定時間τd遅
延した信号の周波数ｆd と所定位相角θ移相した信号の
周波数ｆR との位相差が９０°のとき、２πτd ｋd の
感度でＦＭ雑音が検出出力される。重畳回路（２９〜３
１）では、１６に逆変調がかかるように１５の出力制御
電圧に検出雑音信号を重畳する。１６の出力に現れるＦ
Ｍ雑音は２πτd ｋd Ｇ・ｋV の利得で抑圧される。切
換ステップは１／τd 、これは比較周波数と等しいかま
たはその整数倍、ｆL ＝ｆCOmP（Ｎ±ｎ）＝ｆL0±ｎ／
τd である。ＰＬＬ回路は雑音抑圧に関与していないの
で広帯域化が可能である。
るレーダ装置用ローカル発振器を提供する。 【構成】 ＰＬＬ回路（１３〜１７）に雑音抑圧回路
（２５〜３１）を付加してある。ディスクリミネータ
（２５〜２８）では、１６の出力信号を所定時間τd遅
延した信号の周波数ｆd と所定位相角θ移相した信号の
周波数ｆR との位相差が９０°のとき、２πτd ｋd の
感度でＦＭ雑音が検出出力される。重畳回路（２９〜３
１）では、１６に逆変調がかかるように１５の出力制御
電圧に検出雑音信号を重畳する。１６の出力に現れるＦ
Ｍ雑音は２πτd ｋd Ｇ・ｋV の利得で抑圧される。切
換ステップは１／τd 、これは比較周波数と等しいかま
たはその整数倍、ｆL ＝ｆCOmP（Ｎ±ｎ）＝ｆL0±ｎ／
τd である。ＰＬＬ回路は雑音抑圧に関与していないの
で広帯域化が可能である。
Description
【０００１】
【産業上の利用分野】本発明は、周波数切り換えを行う
レーダ装置で使用されるレーダ装置用ローカル発振器に
関する。
レーダ装置で使用されるレーダ装置用ローカル発振器に
関する。
【０００２】
【従来の技術】周知のように、レーダ装置には、ドップ
ラレーダやＣＷレーダ等各種あるが、それらは、例えば
図２に示すように、送信と受信に共通のローカル発振器
１０を備える。図２は、ＣＷレーダ装置の構成を示す。
ラレーダやＣＷレーダ等各種あるが、それらは、例えば
図２に示すように、送信と受信に共通のローカル発振器
１０を備える。図２は、ＣＷレーダ装置の構成を示す。
【０００３】図２において、送信では、コヒーレント発
振器（ＣＯＨＯ）６の出力を変調器５で所定の周波数ｆ
m の信号に変調し、それをミキサ４にてローカル発振器
１０からのローカル信号（周波数ｆL ）によりアップコ
ンバートして所要の出力周波数ｆTXの信号を得る。
振器（ＣＯＨＯ）６の出力を変調器５で所定の周波数ｆ
m の信号に変調し、それをミキサ４にてローカル発振器
１０からのローカル信号（周波数ｆL ）によりアップコ
ンバートして所要の出力周波数ｆTXの信号を得る。
【０００４】これは、帯域通過ろ波器（ＢＰＦ）３を介
した送信アンプ２で所定レベルの送信信号となり送信ア
ンテナ１から送信される。
した送信アンプ２で所定レベルの送信信号となり送信ア
ンテナ１から送信される。
【０００５】また、受信では、受信アンテナ７の受信信
号（周波数ｆRX）を受信アンプ８を介したミキサ９にて
ローカル周波数ｆL でダウンコンバートし、所定の中間
周波数ｆIFの信号を得る。
号（周波数ｆRX）を受信アンプ８を介したミキサ９にて
ローカル周波数ｆL でダウンコンバートし、所定の中間
周波数ｆIFの信号を得る。
【０００６】この中間周波の信号は、復調器１１にてＣ
ＯＨＯ６の出力に基づき復調されビデオ信号となり、信
号処理器１２による受信処理に付される。
ＯＨＯ６の出力に基づき復調されビデオ信号となり、信
号処理器１２による受信処理に付される。
【０００７】そして、出力周波数を運用に応じて適宜変
更できるようにしたレーダ装置では、周波数切換をロー
カル発振器１０のローカル周波数ｆL を変更することで
実現しているが、この周波数の切り換えを行うためのロ
ーカル発振器の構成方式には、ダイレクトシンセサイザ
方式とインダイレクトシンセサイザ方式とがあり、本発
明が対象とするレーダ装置が備えるローカル発振器はイ
ンダイレクトシンセサイザ方式の１つであるＰＬＬシン
セサイザ方式のものである。
更できるようにしたレーダ装置では、周波数切換をロー
カル発振器１０のローカル周波数ｆL を変更することで
実現しているが、この周波数の切り換えを行うためのロ
ーカル発振器の構成方式には、ダイレクトシンセサイザ
方式とインダイレクトシンセサイザ方式とがあり、本発
明が対象とするレーダ装置が備えるローカル発振器はイ
ンダイレクトシンセサイザ方式の１つであるＰＬＬシン
セサイザ方式のものである。
【０００８】従来のＰＬＬシンセサイザ方式のローカル
発振器は、例えば図３に示すように構成される。図３に
おいて、このローカル発振器は、良く知られたＰＬＬ回
路に可変分周器１７を設けたものである。
発振器は、例えば図３に示すように構成される。図３に
おいて、このローカル発振器は、良く知られたＰＬＬ回
路に可変分周器１７を設けたものである。
【０００９】即ち、電圧制御発振器（ＶＣＯ）１６は、
当該レーダ装置の出力周波数の切り換え範囲に対応した
ローカル周波数を発振可能なもので、ループフィルタ１
５の出力制御電圧に応じた周波数ｆL のローカル信号を
出力する。
当該レーダ装置の出力周波数の切り換え範囲に対応した
ローカル周波数を発振可能なもので、ループフィルタ１
５の出力制御電圧に応じた周波数ｆL のローカル信号を
出力する。
【００１０】基準発振器１３は、基準周波数ｆr1の信号
を発生する。また、可変分周器１７は、外部操作によっ
て分周数Ｎを可変設定できるもので、その設定された分
周数ＮでもってＶＣＯ１６の出力たるローカル信号の周
波数ｆL を周波数ｆr2に逓降する。
を発生する。また、可変分周器１７は、外部操作によっ
て分周数Ｎを可変設定できるもので、その設定された分
周数ＮでもってＶＣＯ１６の出力たるローカル信号の周
波数ｆL を周波数ｆr2に逓降する。
【００１１】周波数位相比較器１４は、基準周波数ｆr1
と逓降した周波数ｆr2との周波数差及び位相差を検出す
る。この周波数位相比較器１４の検出出力がループフィ
ルタ１５でろ波処理され、ＶＣＯ１６に制御電圧として
与えられる。
と逓降した周波数ｆr2との周波数差及び位相差を検出す
る。この周波数位相比較器１４の検出出力がループフィ
ルタ１５でろ波処理され、ＶＣＯ１６に制御電圧として
与えられる。
【００１２】以上の動作が繰り返されて、最終的にはｆ
r1とｆr2がほぼ等しくなる状態で安定化し、レーダ装置
のＣＯＨＯ６とＶＣＯ１６とが同期化し、ｆr1×Ｎ＝ｆ
L の関係で定まる周波数ｆL のローカル信号が安定的に
出力される。
r1とｆr2がほぼ等しくなる状態で安定化し、レーダ装置
のＣＯＨＯ６とＶＣＯ１６とが同期化し、ｆr1×Ｎ＝ｆ
L の関係で定まる周波数ｆL のローカル信号が安定的に
出力される。
【００１３】
【発明が解決しようとする課題】ところで、周知のよう
に、周波数を切り換えるレーダ装置においては、特にド
ップラレーダやＣＷレーダでは、送信雑音の低いことが
必要であるが、電圧制御発振器の出力信号には雑音（主
としてＦＭ雑音）が多く含まれるので、従来のＰＬＬシ
ンセサイザ方式のローカル発振器では、ＰＬＬ回路のル
ープ帯域を広くしてこの雑音を抑圧するようにしてい
る。
に、周波数を切り換えるレーダ装置においては、特にド
ップラレーダやＣＷレーダでは、送信雑音の低いことが
必要であるが、電圧制御発振器の出力信号には雑音（主
としてＦＭ雑音）が多く含まれるので、従来のＰＬＬシ
ンセサイザ方式のローカル発振器では、ＰＬＬ回路のル
ープ帯域を広くしてこの雑音を抑圧するようにしてい
る。
【００１４】しかし、基準周波数ｆr1は、切り換える周
波数間隔（切換ステップ）を規定するが、周波数位相比
較器１４における比較周波数はこの切換ステップの間隔
以下の低い周波数に設定しなければならず、またループ
帯域はこの比較周波数よりも充分狭いことが必要であ
る。
波数間隔（切換ステップ）を規定するが、周波数位相比
較器１４における比較周波数はこの切換ステップの間隔
以下の低い周波数に設定しなければならず、またループ
帯域はこの比較周波数よりも充分狭いことが必要であ
る。
【００１５】そうすると、ループ帯域の改善限界の雑音
レベルは、基準信号の雑音レベルをＮref とすると、Ｎ
ref ×Ｎとなるが、Ｎref にも下限があるので、周波数
切り換えのために比較周波数を低くすると、Ｎref が相
対的に大きくなるだけでなく、ループ帯域を狭めねばな
らず、雑音抑圧効果が期待できなくなる、あるいは、抑
圧の効果を制限するという問題があり、また、切り換え
て使用できる周波数範囲の数（いわわるチャネル数）の
拡大、つまり、広帯域化が困難であるという問題もあ
る。
レベルは、基準信号の雑音レベルをＮref とすると、Ｎ
ref ×Ｎとなるが、Ｎref にも下限があるので、周波数
切り換えのために比較周波数を低くすると、Ｎref が相
対的に大きくなるだけでなく、ループ帯域を狭めねばな
らず、雑音抑圧効果が期待できなくなる、あるいは、抑
圧の効果を制限するという問題があり、また、切り換え
て使用できる周波数範囲の数（いわわるチャネル数）の
拡大、つまり、広帯域化が困難であるという問題もあ
る。
【００１６】本発明の目的は、低雑音での周波数切り換
えを可能とし、しかも広帯域（いわゆる多チャネル）で
使用できるレーダ装置用ローカル発振器を提供すること
にある。
えを可能とし、しかも広帯域（いわゆる多チャネル）で
使用できるレーダ装置用ローカル発振器を提供すること
にある。
【００１７】
【課題を解決するための手段】前記目的を達成するため
に、本発明のレーダ装置用ローカル発振器は次の如き構
成を有する。即ち、本発明のレーダ装置用ローカル発振
器は、レーダ装置の出力周波数の切り換え範囲に対応し
た周波数のローカル信号を出力する電圧制御発振器の発
振動作をフェイズロックループにより制御するＰＬＬ回
路に可変分周器を設け、外部操作によって可変分周器の
分周数を変化させ当該電圧制御発振器の発振周波数を切
り換えるようにしたレーダ装置用ローカル発振器におい
て； 前記ローカル信号を所定遅延時間τd 遅延させた
信号と移相した信号との積を求めそれを当該ローカル信
号が有する雑音成分の検出信号として出力するディレイ
ラインディスクリミネータと； 前記電圧制御発振器の
出力信号に含まれる雑音成分を打ち消すように前記検出
信号を前記ＰＬＬ回路におけるループフィルタの出力に
重畳しそれを電圧制御発振器に対する制御電圧として出
力する回路と； を備え、かつ、当該ローカル発振器の
切換ステップが１／τd であり； この切換ステップは
前記ＰＬＬ回路の比較周波数と等しいかまたはその整数
倍の関係にある； ことを特徴とするものである。
に、本発明のレーダ装置用ローカル発振器は次の如き構
成を有する。即ち、本発明のレーダ装置用ローカル発振
器は、レーダ装置の出力周波数の切り換え範囲に対応し
た周波数のローカル信号を出力する電圧制御発振器の発
振動作をフェイズロックループにより制御するＰＬＬ回
路に可変分周器を設け、外部操作によって可変分周器の
分周数を変化させ当該電圧制御発振器の発振周波数を切
り換えるようにしたレーダ装置用ローカル発振器におい
て； 前記ローカル信号を所定遅延時間τd 遅延させた
信号と移相した信号との積を求めそれを当該ローカル信
号が有する雑音成分の検出信号として出力するディレイ
ラインディスクリミネータと； 前記電圧制御発振器の
出力信号に含まれる雑音成分を打ち消すように前記検出
信号を前記ＰＬＬ回路におけるループフィルタの出力に
重畳しそれを電圧制御発振器に対する制御電圧として出
力する回路と； を備え、かつ、当該ローカル発振器の
切換ステップが１／τd であり； この切換ステップは
前記ＰＬＬ回路の比較周波数と等しいかまたはその整数
倍の関係にある； ことを特徴とするものである。
【００１８】
【作用】次に、前記の如く構成される本発明のレーダ装
置用ローカル発振器の作用を説明する。本発明では、デ
ィレイラインディスクリミネータにて電圧制御発振器の
出力たるローカル信号に含まれる雑音（主としてＦＭ雑
音）を検出し、その検出信号を、電圧制御発振器の出力
信号に含まれる雑音成分を打ち消すように当該電圧制御
発振器の制御電圧に重畳する。従って、電圧制御発振器
自体が発生する固有の雑音成分を効果的に抑圧できる。
置用ローカル発振器の作用を説明する。本発明では、デ
ィレイラインディスクリミネータにて電圧制御発振器の
出力たるローカル信号に含まれる雑音（主としてＦＭ雑
音）を検出し、その検出信号を、電圧制御発振器の出力
信号に含まれる雑音成分を打ち消すように当該電圧制御
発振器の制御電圧に重畳する。従って、電圧制御発振器
自体が発生する固有の雑音成分を効果的に抑圧できる。
【００１９】このとき、ディレイラインディスクリミネ
ータでの雑音検出感度は、ローカル信号を所定遅延時間
τd 遅延させた信号と移相した信号との位相差が９０°
のとき最大の所定値となるが、周波数切り換えにより電
圧制御発振器の周波数が変化するとこの９０°の位相差
関係が崩れる。しかし、位相差が９０°となる条件は遅
延時間τd の周期で繰り返される。
ータでの雑音検出感度は、ローカル信号を所定遅延時間
τd 遅延させた信号と移相した信号との位相差が９０°
のとき最大の所定値となるが、周波数切り換えにより電
圧制御発振器の周波数が変化するとこの９０°の位相差
関係が崩れる。しかし、位相差が９０°となる条件は遅
延時間τd の周期で繰り返される。
【００２０】そこで、本発明では、当該ローカル発振器
の切換ステップを１／τd とし、この切換ステップがＰ
ＬＬ回路の比較周波数と等しいかまたはその整数倍の関
係となるようにしてある。これにより、周波数切り換え
に伴う雑音抑圧効果の低下が防止され、全ての周波数範
囲において常に一定の雑音抑圧効果を期待できることと
なる。
の切換ステップを１／τd とし、この切換ステップがＰ
ＬＬ回路の比較周波数と等しいかまたはその整数倍の関
係となるようにしてある。これにより、周波数切り換え
に伴う雑音抑圧効果の低下が防止され、全ての周波数範
囲において常に一定の雑音抑圧効果を期待できることと
なる。
【００２１】ここに、ＰＬＬ回路では、従来のような雑
音抑圧効果を期待されず周波数の安定化等の機能発揮に
専念すればよいことになるので、比較周波数を低くで
き、またループ帯域を狭くできる。その結果、切り換え
る周波数範囲の数を増加させ、広帯域化を図ることが容
易となる。
音抑圧効果を期待されず周波数の安定化等の機能発揮に
専念すればよいことになるので、比較周波数を低くで
き、またループ帯域を狭くできる。その結果、切り換え
る周波数範囲の数を増加させ、広帯域化を図ることが容
易となる。
【００２２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例に係るローカル発振器
を示す。このローカル発振器は、従来のＰＬＬ回路（図
３）の構成に、雑音抑圧回路を付加したものである。従
って、従来（図３）と同一構成部分には同一名称符号を
付してある。以下、本発明に係る部分を中心に説明す
る。
する。図１は、本発明の一実施例に係るローカル発振器
を示す。このローカル発振器は、従来のＰＬＬ回路（図
３）の構成に、雑音抑圧回路を付加したものである。従
って、従来（図３）と同一構成部分には同一名称符号を
付してある。以下、本発明に係る部分を中心に説明す
る。
【００２３】雑音抑圧回路は、ディレイラインディスク
リミネータ（２５〜２８）と重畳回路（２９〜３１）と
で構成される。
リミネータ（２５〜２８）と重畳回路（２９〜３１）と
で構成される。
【００２４】ディレイラインディスクリミネータでは、
ＶＣＯ１６の出力を分配器２５にて２分岐し、一方をデ
ィレイライン２６にて所定遅延時間τd 遅延し、他方を
移相器２７にて所定位相角θ移相し、両者をミキサ２８
に乗算するが、ディレイライン２６で遅延した信号の周
波数ｆd と移相器２７にて移相した信号の周波数ｆRと
の位相差が９０°のとき、ミキサ２８の出力には、変換
効率をｋd とすれば、２πτd ｋd の感度でＦＭ雑音が
検出出力されることが知られている。
ＶＣＯ１６の出力を分配器２５にて２分岐し、一方をデ
ィレイライン２６にて所定遅延時間τd 遅延し、他方を
移相器２７にて所定位相角θ移相し、両者をミキサ２８
に乗算するが、ディレイライン２６で遅延した信号の周
波数ｆd と移相器２７にて移相した信号の周波数ｆRと
の位相差が９０°のとき、ミキサ２８の出力には、変換
効率をｋd とすれば、２πτd ｋd の感度でＦＭ雑音が
検出出力されることが知られている。
【００２５】重畳回路では、例えば、ミキサ２８の出力
雑音信号を低域通過ろ波器（ＬＰＦ）２９にて帯域制限
し、アンプ３０にて適宜レベルにし、それをループフィ
ルタ１５とＶＣＯ１６との間に設けた減算器３１に与え
る。これにより、ループフィルタ１５の出力制御電圧に
検出雑音信号が重畳されＶＣＯ１６に逆変調がかかり、
ＶＣＯ１６の出力に現れるＦＭ雑音が抑圧される。
雑音信号を低域通過ろ波器（ＬＰＦ）２９にて帯域制限
し、アンプ３０にて適宜レベルにし、それをループフィ
ルタ１５とＶＣＯ１６との間に設けた減算器３１に与え
る。これにより、ループフィルタ１５の出力制御電圧に
検出雑音信号が重畳されＶＣＯ１６に逆変調がかかり、
ＶＣＯ１６の出力に現れるＦＭ雑音が抑圧される。
【００２６】この雑音抑圧回路では、アンプ３０の利得
をＧ、ＶＣＯ１６の変調感度をｋVとすると、２πτd
ｋd Ｇ・ｋV の利得でＶＣＯ１６のＦＭ雑音が抑圧され
ることが知られている。
をＧ、ＶＣＯ１６の変調感度をｋVとすると、２πτd
ｋd Ｇ・ｋV の利得でＶＣＯ１６のＦＭ雑音が抑圧され
ることが知られている。
【００２７】ここで、周波数の切り換えによりＶＣＯ１
６の周波数が変化すると、ミキサ２８の２入力の周波数
たるｆd とｆR の位相差が９０°であるという関係が崩
れるが、ｆd とｆR の位相差が９０°になる条件は、遅
延時間τd の周期で繰り返されるので、ＶＣＯ１６の周
波数ｆL が、ｆL0±ｎ／τd となれば、雑音を抑圧でき
る。但し、ｆL0はｎ＝０のときのｆL である。
６の周波数が変化すると、ミキサ２８の２入力の周波数
たるｆd とｆR の位相差が９０°であるという関係が崩
れるが、ｆd とｆR の位相差が９０°になる条件は、遅
延時間τd の周期で繰り返されるので、ＶＣＯ１６の周
波数ｆL が、ｆL0±ｎ／τd となれば、雑音を抑圧でき
る。但し、ｆL0はｎ＝０のときのｆL である。
【００２８】それ故、本発明では、当該ローカル発振器
の切換ステップ（即ち、基準発振器１３の出力基準周波
数）を１／τd とし、この切換ステップがＰＬＬ回路の
比較周波数と等しいかまたはその整数倍の関係となるよ
うにしてある。つまり、比較周波数ｆCOmPは数式１、ロ
ーカル周波数ｆL は数式２となっている。
の切換ステップ（即ち、基準発振器１３の出力基準周波
数）を１／τd とし、この切換ステップがＰＬＬ回路の
比較周波数と等しいかまたはその整数倍の関係となるよ
うにしてある。つまり、比較周波数ｆCOmPは数式１、ロ
ーカル周波数ｆL は数式２となっている。
【００２９】
【数１】ｆCOmP＝（１／τd ）・（１／ｍ） 但し、ｍ＝１，２，……
【００３０】
【数２】ｆL ＝ｆCOmP（Ｎ±ｎ）＝ｆL0±ｎ／τd 但し、ｎ＝０，１，２，……
【００３１】これにより、周波数切り換えに伴う雑音抑
圧効果の低下が防止され、全ての周波数範囲において常
に一定の雑音抑圧効果を期待できることとなる。
圧効果の低下が防止され、全ての周波数範囲において常
に一定の雑音抑圧効果を期待できることとなる。
【００３２】なお、以上の説明から明らかなように、Ｐ
ＬＬ回路（１３〜１７）は雑音抑圧効果を期待されず、
専らＶＣＯ１６の周波数の設定とその安定化等の機能を
果たすことを目的としている。従って、ループ帯域は狭
くて良く、また比較周波数は低くても問題にならないの
で、広帯域化が可能となる。
ＬＬ回路（１３〜１７）は雑音抑圧効果を期待されず、
専らＶＣＯ１６の周波数の設定とその安定化等の機能を
果たすことを目的としている。従って、ループ帯域は狭
くて良く、また比較周波数は低くても問題にならないの
で、広帯域化が可能となる。
【００３３】
【発明の効果】以上説明したように、本発明のレーダ装
置用ローカル発振器によれば、電圧制御発振器の出力た
るローカル信号に含まれる雑音を検出するディレイライ
ンディスクリミネータと、その検出信号を、電圧制御発
振器の出力信号に含まれる雑音成分を打ち消すように当
該電圧制御発振器の制御電圧に重畳する回路とからなる
雑音抑圧回路を付加したので、ＰＬＬ回路の雑音抑圧効
果を期待することなく電圧制御発振器自体が発生する固
有の雑音成分を効果的に抑圧できる効果がある。このと
き、付加した雑音抑圧回路は小規模回路であるので、ロ
ーカル発振器の回路規模を増大させることはない。ま
た、ＰＬＬ回路は本来の機能実現に専念すればよいの
で、切り換える周波数範囲の数を拡大でき、広帯域化が
容易となる、等の効果もある。
置用ローカル発振器によれば、電圧制御発振器の出力た
るローカル信号に含まれる雑音を検出するディレイライ
ンディスクリミネータと、その検出信号を、電圧制御発
振器の出力信号に含まれる雑音成分を打ち消すように当
該電圧制御発振器の制御電圧に重畳する回路とからなる
雑音抑圧回路を付加したので、ＰＬＬ回路の雑音抑圧効
果を期待することなく電圧制御発振器自体が発生する固
有の雑音成分を効果的に抑圧できる効果がある。このと
き、付加した雑音抑圧回路は小規模回路であるので、ロ
ーカル発振器の回路規模を増大させることはない。ま
た、ＰＬＬ回路は本来の機能実現に専念すればよいの
で、切り換える周波数範囲の数を拡大でき、広帯域化が
容易となる、等の効果もある。
【図１】本発明の一実施例に係るレーダ装置用ローカル
発振器の回路図である。
発振器の回路図である。
【図２】周波数を切り換えるレーダ装置の構成ブロック
図である。
図である。
【図３】従来のレーダ装置用ローカル発振器の回路図で
ある。
ある。
１３ 基準発振器 １４ 周波数位相比較器 １５ ループフィルタ １６ 電圧制御発振器（ＶＣＯ） １７ 可変分周器 ２５ 分配器 ２６ ディレイライン ２７ 移相器 ２８ ミキサ ２９ 低域通過ろ波器 ３０ アンプ ３１ 減算器
Claims (1)
- 【請求項１】 レーダ装置の出力周波数の切り換え範囲
に対応した周波数のローカル信号を出力する電圧制御発
振器の発振動作をフェイズロックループにより制御する
ＰＬＬ回路に可変分周器を設け、外部操作によって可変
分周器の分周数を変化させ当該電圧制御発振器の発振周
波数を切り換えるようにしたレーダ装置用ローカル発振
器において； 前記ローカル信号を所定遅延時間τd 遅
延させた信号と移相した信号との積を求めそれを当該ロ
ーカル信号が有する雑音成分の検出信号として出力する
ディレイラインディスクリミネータと； 前記電圧制御
発振器の出力信号に含まれる雑音成分を打ち消すように
前記検出信号を前記ＰＬＬ回路におけるループフィルタ
の出力に重畳しそれを電圧制御発振器に対する制御電圧
として出力する回路と； を備え、かつ、当該ローカル
発振器の切換ステップが１／τd であり； この切換ス
テップは前記ＰＬＬ回路の比較周波数と等しいかまたは
その整数倍の関係にある； ことを特徴とするレーダ装
置用ローカル発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4128139A JPH05300015A (ja) | 1992-04-21 | 1992-04-21 | レーダ装置用ローカル発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4128139A JPH05300015A (ja) | 1992-04-21 | 1992-04-21 | レーダ装置用ローカル発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05300015A true JPH05300015A (ja) | 1993-11-12 |
Family
ID=14977368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4128139A Pending JPH05300015A (ja) | 1992-04-21 | 1992-04-21 | レーダ装置用ローカル発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05300015A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007298317A (ja) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | 周波数変調回路及びｆｍ−ｃｗレーダ装置並びに通信統合レーダ装置 |
| JP2009517692A (ja) * | 2005-12-01 | 2009-04-30 | レイセオン カンパニー | フェーズドアレイレーダシステム及びそのサブアセンブリ |
| JP2010101890A (ja) * | 2008-10-22 | 2010-05-06 | Honeywell Internatl Inc | マイクロ波およびミリメートル波レーダセンサ |
-
1992
- 1992-04-21 JP JP4128139A patent/JPH05300015A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009517692A (ja) * | 2005-12-01 | 2009-04-30 | レイセオン カンパニー | フェーズドアレイレーダシステム及びそのサブアセンブリ |
| JP2007298317A (ja) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | 周波数変調回路及びｆｍ−ｃｗレーダ装置並びに通信統合レーダ装置 |
| JP2010101890A (ja) * | 2008-10-22 | 2010-05-06 | Honeywell Internatl Inc | マイクロ波およびミリメートル波レーダセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6163684A (en) | Broadband frequency synthesizer | |
| US5079526A (en) | Frequency modulated synthesizer using low frequency offset mixed VCO | |
| JPS623621B2 (ja) | ||
| US3939425A (en) | Noise-squelching circuit using a phase-locked loop | |
| KR970007985B1 (ko) | 직접 혼합 동기 am 수신기 | |
| JPH05300015A (ja) | レーダ装置用ローカル発振器 | |
| JPS588617B2 (ja) | ジユシンキ | |
| WO2007013004A1 (en) | Receiver for amplitude-modulated signals | |
| JPH0221194B2 (ja) | ||
| US5648823A (en) | Circuit configuration for intermediate frequency demodulation and device for video signal processing including the circuit | |
| US4752833A (en) | Circuit arrangement for a video recorder | |
| US20050089119A1 (en) | Receiver | |
| JP2002217992A (ja) | 復調装置および復調方法 | |
| JP2985376B2 (ja) | 自動周波数制御回路 | |
| JPH0379888B2 (ja) | ||
| JPS5883446A (ja) | 受信機 | |
| JP2796858B2 (ja) | ２信号同時受信装置 | |
| JPS6089155A (ja) | 位相同期方式 | |
| JPH10178599A (ja) | ディジタル衛星放送受信機 | |
| JPH06318959A (ja) | 位相同期装置 | |
| EP0932935B1 (en) | Receiver tuning system | |
| JPH08162834A (ja) | アダプティブアレーアンテナ | |
| JPH06104788A (ja) | スーパーヘテロダイン方式の受信機 | |
| JPS61131681A (ja) | 搬送波再生回路 | |
| Pass | Microwave and Satellite Modems with AFC |