JPH05298187A - 機能回路における初期設定情報の保護方式 - Google Patents

Abstract

(57)【要約】 【目的】 内部制御レジスタを持つ機能回路において、
該機能回路の動作モードを選択する情報を初期設定とし
て前記内部制御レジスタに書き込んだ後、誤操作による
その内容の破壊を避ける保護方式を提供する。 【構成】 内部制御レジスタ４ａの前記初期設定情報を
書き込む情報フィールドのほかに、該情報フィールドへ
の情報書き込みの可／不可を指示する情報を書き込む定
義フィールドｂ３１を設け、そこへ不可を指示する１を
書き込んで書き込み禁止とした後は、ナンドゲート４
ｄ、アンドゲート４ｃの働きにより、電源断又はリセッ
ト時まで、その書き込み禁止状態を維持する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、機能回路における初期
設定情報の保護方式に関するものである。ここで機能回
路とは、内蔵した制御レジスタに、本来有する複数の制
御機能の中から、どの機能を選択するかを指示する機能
選択指示情報を、外部より、動作に先立つ初期設定とし
て、書き込まれ、その後、その外部より選択指示された
機能において動作を開始する機能回路というほどの意味
である。

【０００２】機能回路の具体例としては、交換機や情報
処理装置を構成する中央制御回路や入出力回路等の各種
機能ブロックを挙げることができる。通常、前記機能ブ
ロック（機能回路）の主要部分はＬＳＩ化され、そし
て、ＬＳＩ化する際には、各ＬＳＩが各種システムに適
用可能な汎用性をもたせてＬＳＩ化する場合がある。

【０００３】例えば、機能ブロック（機能回路）の一つ
に、中央制御回路、入出力回路間の情報転送を行う共通
バスの、アクセス競合制御などの送受信制御を行うバス
インタフェース制御回路がある。このバスインタフェー
ス制御回路では、バスの転送方法、バス幅、自バスイン
タフェース制御回路のシステム内のアドレス等、適用シ
ステムによって異なる仕様を選択設定可能にすることに
よって、バスインタフェース制御回路をＬＳＩ化した場
合の、バスインタフェース制御ＬＳＩの適用範囲を広
げ、ＬＳＩのコストダウン、システム毎にバスインタフ
ェース制御回路を設計する場合の設計量の削減、を図る
場合がある。

【０００４】ここで、バスの転送方法としては、例え
ば、送信装置のアクセスと受信装置からのアンサをそれ
ぞれ独立したバスシーケンスで行う、いわゆるスプリッ
ト転送方式（例えば、メモリアクセスの際、アクセス装
置がバス権を獲得すると、データリード要求とリードア
ドレスを送信することで一旦バスを解放し、受信側のメ
モリ装置は、データリード要求を受け取るとデータを読
みだしたあとバス権を獲得してアンサデータを返送する
方式）があり、また、送信装置のアクセスから、受信装
置からのアンサまでを、一つのバスシーケンスで行う、
いわゆるインタロック転送方式がある。

【０００５】また、バス幅としては、アドレス、データ
のバス幅がそれぞれ４Ｂ幅の場合や、アドレス／データ
を多重転送することによりアドレス、データのバス幅を
８Ｂにする場合がある。さらに、自バスインタフェース
制御回路の各システム内でユニークに指定されるアドレ
スは、状況に応じて種々変更される。

【０００６】要するに、例えば、バスインタフェース制
御ＬＳＩでは、上記のような種々のシステム仕様条件の
いずれにでも動作可能なように予め設計され、さらに、
具体的にシステムに適用する場合、上記システム仕様条
件のいずれかを選択する機能が付与される。このシステ
ム仕様条件の選択は、例えば、バスインタフェース制御
ＬＳＩ内に内部制御レジスタを設け、内部制御レジスタ
の情報設定によって各種選択機能を選択する方法が用い
られる。

【０００７】通常、このような内部制御レジスタの選択
条件の設定は、自バスインタフェース制御ＬＳＩの動作
条件自体が設定されるため、その初期設定時に行われる
ことが多い。しかし、このような内部制御レジスタを有
するＬＳＩの場合、システム運用中に外部から前記内部
制御レジスタの内容を誤って書換えられた場合、ＬＳＩ
がシステムの仕様条件とは一致しない動作条件で動作す
ることになり、システムダウンが発生する危険性があ
る。本発明は、このような意味での機能回路（内部制御
レジスタを有するＬＳＩ）における初期設定情報の保護
方式に関するものである。

【０００８】

【従来の技術】上記のような、外部からのデータ書き込
みによって、自ＬＳＩ内の内部制御レジスタの内容が設
定され、制御機能の選択を行うＬＳＩの場合、前述のよ
うに誤書き込みによる内部制御レジスタ内容の破壊を防
ぐため、ハードウェア機構のみで行われる選択設定手段
がある。これは、例えば、ソフトウェア暴走による書き
込みアクセスを防ぐことができる。

【０００９】ハードウェア機構としては、各設定条件毎
にＬＳＩに端子を設け、該ＬＳＩ端子をハード的にプル
アップあるいはプルダウンされることにより固定的に選
択条件の値を決定する方法、これは、ＬＳＩ端子から入
力される固定情報を初期設定時に内部制御レジスタに設
定する方法、がある。また、上記のような端子毎のプル
アップ、プルダウンを直接には行わず、ＬＳＩ端子−デ
ィップスイッチ−アースの形態で接続し、スイッチのオ
ンオフにより各ＬＳＩ端子の固定情報を設定する方法が
ある。後者は、前者に比べ条件設定の融通性において優
れる。

【００１０】さらに、通常のソフトウェア−アプリケー
ションプログラム−からは直接アクセス不可能な初期設
定用の専用のインタフェースを設け、初期設定時、シス
テムの初期設定回路から内部制御レジスタの内容を書き
込む方法などもある。

【００１１】これらはいずれもソフトウェアによる書き
込みを不可能にすることにより、内部制御レジスタの内
容破壊を防ぐ方法である。

【００１２】

【発明が解決しようとする課題】本発明は、ＬＳＩの如
き機能回路の入出力インタフェースを介して、外部から
の書き込みアクセスで機能回路の内部制御レジスタを初
期設定することにより、制御機能の選択が可能な機能回
路において、ソフトウェアからの該内部制御レジスタへ
の書き込みアクセスを許容しつつ、誤操作による該内部
制御レジスタ内容の破壊を避けることが可能な機能回路
における初期設定情報の保護方式を提供することを目的
とする。

【００１３】

【課題を解決するための手段】内部制御レジスタの初期
設定で制御機能の選択が可能な機能回路（ＬＳＩ）にお
いて、該初期設定が、一般に、電源投入後あるいはリセ
ット後のシステム立ち上げ時に行われることが多く、シ
ステム立ち上げ後に、初期設定値が変更されることはな
い。このような機能回路の利用特性に着目し、電源投入
後、機能回路の内部制御レジスタへの外部からの書き込
みアクセスは許容するが、初期設定が終了した後は該内
部制御レジスタへの書き込みアクセスを禁止するように
して、システム運用中のソフトウェアからの誤アクセス
による該内部制御レジスタ内容の破壊を防止した。

【００１４】具体的には、該内部制御レジスタの特定フ
ィールドを該書き込みアクセスの可／不可を表すよう定
義し、該フィールド内容が可である場合には書き込みア
クセスを許可し、該フィールド内容が不可である場合は
書き込みアクセスを禁止し、電源投入あるいはリセット
直後は必ず該フィールド内容が書き込み可となり、一
旦、不可に設定された場合、該フィールド内容も含め如
何なる書き込みアクセスも禁止するような回路構成を実
現し、システム立ち上げ時に行われる該内部制御レジス
タの初期設定終了時、該内部制御レジスタの前述フィー
ルド内容を書き込みアクセス不可に設定する。これによ
って、機能回路の制御機能選択を外部から所望通り設定
可能としつつ、運用中は機能回路の内部制御レジスタ内
容を確実に保護できる。

【００１５】

【作用】本発明の初期設定情報保護方式では、機能回路
の内部制御レジスタ内容保護を該制御レジスタ自身の一
部フィールド値を用いて実現するので、電源投入後のリ
セットにより、一般にレジスタ類をａｌｌ‘０’となる
ため、該フィールド値が‘０’の場合書き込み可、
‘１’の場合書き込み不可と定義することにより、電源
投入後は該内部制御レジスタへの書き込みアクセスは許
可状態となり、所望の初期設定が可能で、初期設定終了
時に該フィールド値を‘１’に書き込むことにより、以
後、内部制御レジスタは書き込みアクセスから保護され
る。

【００１６】従って、本発明の初期設定情報保護方式で
は、極めて簡単な回路構成で、機能回路の内部制御レジ
スタを外部より所望通りに初期設定できる融通性を確保
しつつ、システム運用中は該内部制御レジスタ内容の保
護を確実に実現できる。なお、電源投入後のリセットに
ついて説明したが、システムリセットの場合でも同様で
ある。

【００１７】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図３は、本発明を適用した機能回路を含むプロセッ
サシステムの構成例を示すブロック図である。同図にお
いて、１はプロセッサ、２はマイクロプロセッサ（以下
ＭＰＵと呼ぶことがある）、３はメモリ、４は機能回路
としてのバスインタフェース制御ＬＳＩ（以下ＢＩＣと
呼ぶことがある）、５は内部バス、６は共通バス、７は
入出力装置（以下ＩＯＣと呼ぶことがある）、である。

【００１８】ＭＰＵ２は、内部バス５を介して、メモリ
３から命令／データをＲＥＡＤ／ＷＲＩＴＥしたり、更
に機能回路としてのＢＩＣ４経由で共通バス６を介して
ＩＯ７と入出力動作を行う。つまりプロセッサシステム
の一般的構成例を図３に示したわけである。

【００１９】ここで、ＢＩＣ４は機能回路である。つま
りＢＩＣ４は、内部制御レジスタを持ち、動作開始に先
立ち、入出力インタフェースを介して外部からの書き込
みアクセスで、初期設定情報を該レジスタに書き込まれ
る。ＢＩＣ４は、元来、例えばバスの転送方式として、
前述のスプリット転送方式を採ることも可能であるし、
またインタロック転送方式を採ることも可能であるよう
に作られている。そしてそのどちらの方式を採って動作
するかを、前記の初期設定情報の書き込みにより決定さ
れるわけである。本発明は、このようにして機能回路の
内部制御レジスタに書き込まれた初期設定情報の保護方
式に関するものであることは先にも述べた。

【００２０】図２は、ＢＩＣ４における内部制御レジス
タの構成例を示すブロック図である。同図において、
（５−１）は内部バス５との接続線、（６−１）は共通
バス６との接続線、４ａは内部制御レジスタ、４ｓはセ
レクタ、である。内部制御レジスタ４ａに、接続線（５
−１）又は（６−１）を介して初期設定された情報は、
該情報によって選択決定された制御モード（機能）を実
現するためのＢＩＣ４内の各制御回路へ、出力されるよ
うになっている。

【００２１】本例では、ＢＩＣ４において選択可能な制
御モード（機能）としては、バス転送方式に関して前述
のスプリット方式を採るかインタロック方式を採るかの
選択、バス幅に関する選択、などがあり、システムの目
的に応じて内部制御レジスタ４ａの各ビット毎に選択す
べき機能を対応させ、各ビットの出力が０／１の何れで
あるかによってＢＩＣ４における制御モードを変更す
る。

【００２２】又、内部制御レジスタ４ａの内容は、すで
に述べたように、内部バス５あるいは共通バス６を介し
てＲＥＡＤ／ＷＲＩＴＥできる。プロセッサ１にあるＢ
ＩＣ４の内部制御レジスタ４ａの初期設定は、ＭＥＭ３
にある初期設定用プログラムがＭＰＵ２上で実行され、
内部バス５を介したＷＲＩＴＥアクセスにより行われ
る。

【００２３】一方、ＩＯ７の中にもプロセッサ１と同様
にバスインタフェース制御のためにＢＩＣ４が存在する
が、この場合のＩＯ７内のＢＩＣ４の内部制御レジスタ
４ａの初期設定は、プロセッサ１の初期設定プログラム
の実行により、内部バス５→プロセッサ内ＢＩＣ４→共
通バス６→ＩＯ７に向かうＷＲＩＴＥアクセスにより行
われる。従って、ＢＩＣ４は内部バス経由で初期設定さ
れる場合と共通バス経由で初期設定される場合の二通り
があり、内部制御レジスタ４ａには２入力セレクタ機能
４ｓがあることを示している。但し、セレクタ機能は必
ずしも内部制御レジスタ４ａと一体化している必要な
く、ＢＩＣ４内で内部制御レジスタに対して内部バスか
らのアクセスと共通バスからのアクセスが選択的に可能
になっていればよい。

【００２４】図１は本発明の具体的実施例を示す回路図
である。同図において、４ｂはリセット信号入力、ｂ０
ｉは内部制御レジスタのビット０の入力、ｂ２８ｉは内
部制御レジスタのビット２８の入力、ｂ２９ｉは内部制
御レジスタのビット２９の入力、ｂ３０ｉは内部制御レ
ジスタのビット３０の入力、ｂ３１ｉは内部制御レジス
タのビット３１の入力、ｂ０ｏは内部制御レジスタのビ
ット０の出力、ｂ２８ｏは内部制御レジスタのビット２
８の出力、ｂ２９ｏは内部制御レジスタのビット２９の
出力、ｂ３０ｏは内部制御レジスタのビット３０の出
力、ｂ３１ｏは内部制御レジスタのビット３１の出力、
４ｃはタイミングクロック入力制御用のアンドゲート、
４ｃｏは内部制御レジスタのクロック入力となるアンド
ゲート出力、４ｄはナンドゲート、４ｄｏはナンドゲー
ト出力、である。

【００２５】図１において、リセット信号入力４ｂはＢ
ＩＣ４の電源投入時またはＢＩＣ４外からのシステムリ
セット信号入力時にリセット指示されるものとし、リセ
ット指示が入力された場合、内部制御レジスタ４ａの内
容はａ１１‘０’にクリアされるものとする。内部制御
レジスタのワード構成・ワード数は必要に応じて決めれ
ばよいが、本例では１ワード（３２ビット構成）として
いる。

【００２６】次に動作について説明すると、内部制御レ
ジスタ４ａのｂ３１は本発明の初期設定情報保護用ビッ
トとし、ｂ３０は転送方式（スプリット／インタロッ
ク）の選択用に定義されているものとする。リセット入
力信号４ｂがリセット指示を出した場合、内部制御レジ
スタ４ａの内容はａ１１‘０’となり、ｂ３１の出力ｂ
３１ｏは‘０’で、ナンドゲート４ｄを通ると‘１’に
反転し、ナンドゲート出力４ｄｏは‘１’となる。

【００２７】ナンドゲート出力４ｄｏは、アンドゲート
４ｃの入力になり、ＢＩＣ内で生成される内部制御レジ
スタの書き込みタイミングを指示するクロック入力４ｃ
ｉをそのまま通過させる状態になる。外クロック入力４
ｃｉが‘１’になる時、入力ｂ０〜ｂ３１の２値データ
が内部制御レジスタ４ａに書き込まれる。即ち、この状
態では、内部バス５あるいは共通バス６を介して、ＷＲ
ＩＴＥアクセスにより任意のデータを書き込むことがで
きるので、ｂ３０には所望の方式を設定できる。又、ｂ
２９〜ｂ０が機能選択に用いられている場合にも同様に
設定できる。

【００２８】しかし、ｂ３１に‘１’を書き込んだ場合
は、ナンドゲート４ｄの出力４ｄｏは‘０’となるの
で、アンドゲート４ｃで書き込みタイミングクロック入
力阻止され、アンドゲート出力４ｃｏは常に‘０’とな
り、内部制御レジスタへのＷＲＩＴＥ動作は禁止され
る。

【００２９】なお、内部制御レジスタ４ａのワード出力
ｂ０ｏ〜ｂ３１ｏは、内部バス５あるいは共通バス６か
らのＲＥＡＤアクセスにより、任意に参照できるものと
し、このＲＥＡＤ動作に関しては内部制御レジスタ４ａ
の内容を破壊する恐れはないので、特に保護は行わな
い。又、内部制御レジスタが複数ワードある場合には、
各内部制御レジスタの書き込みタイミングクロック入力
の前に、本例と同様にアンドゲートを設け、ナンドゲー
ト出力４ｄｏをアンドゲートの一方の入力となるよう接
続すれば、複数ワード全体の初期設定情報の保護を同時
に実現できる。

【００３０】以上説明したように、本発明の初期設定情
報保護方式では、内部制御レジスタ４ａの任意の１ビッ
トを保護指定用に用いることにより、一度、そのビット
内容を保護状態（本例では‘１’）に設定すれば、以後
の書き込みアクセスに対して内部制御レジスタ４ａの内
容が完全に保護される。

【００３１】以下、本実施例のバリエーションについて
説明する。実施例では、ＢＩＣの内部制御レジスタの１
ビットを用いて初期設定情報の保護を実現しているが、
この他にもう１ビットを初期設定の一時終了を示すため
に定義し、初期設定一時終了ビットが‘終了’に設定さ
れ、かつ初期設定情報保護ビットが‘０’である場合に
は、基本的なＢＩＣのバスアクセス動作が可能になるよ
うにし、例えば、ＣＰＵ以外のスレーブボード内のＢＩ
Ｃの初期設定がそのボード内で完全にできない場合（ｅ
ｘ．システム構成情報に依存した設定内容）、ＣＰＵの
初期設定プログラムがバスアクセスにより共通バスにつ
ながるボードのＢＩＣの不足分の初期設定を完全に終了
してから、初期設定情報保護ビットを‘１’に書き込ん
で、以後の内部制御レジスタを保護するような実現の方
法も考えられる。

【００３２】更に、本発明の方式をＢＩＣ内の内部制御
レジスタのフィールドを用いず、ＢＩＣ内に内部制御レ
ジスタとは独立に設けたＦ／Ｆを利用して実現してもよ
い。但し、この場合も、該Ｆ／Ｆに共通バスあるいは内
部バスからＲＥＡＤ／ＷＲＩＴＥアクセスできるような
パスを用意する必要がある。

【００３３】更に、これまでの説明では、情報保護ビッ
トを外部バスから‘１’に書き込んで内部制御レジスタ
の内容保護を開始するようにしているが、書き込み検出
回路を設けて、リセット後に外部から内部制御レジスタ
への書き込みが一度行われたら、その書き込み検出を契
機に内部制御レジスタの情報保護ビットを自動的に
‘１’に書き込んで保護を有効化する方法も考えられ
る。

【００３４】

【発明の効果】以上説明した通り、本発明の初期設定情
報保護方式では、従来の保護方式のように機能回路の内
部制御レジスタの初期設定をソフトウェア的手段で実現
できなくなると云う欠点もなく、又、初期設定終了後の
内部制御レジスタの内容保護を従来と同等の安全性で実
現できる。さらに、本発明の方式実現のための回路構成
は極めて簡単である。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】機能回路における内部制御レジスタの構成例を
示すブロック図である。

【図３】本発明の適用対象である機能回路を含むプロセ
ッサシステムの構成例を示すブロック図である。

【符号の説明】

１…プロセッサ、２…マイクロプロセッサ（ＭＰＵ）、
３…メモリ（ＭＥＭ）、４…バスインタフェース制御Ｌ
ＳＩ（ＢＩＣ）、４ａ…内部制御レジスタ、４ｂ…リセ
ット信号入力、５…内部バス、６…共通バス、７…入出
力装置（ＩＯ）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡崎 眞 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 内蔵した制御レジスタに、本来有する複
   数の制御機能の中から、どの機能を選択するかを指示す
   る機能選択指示情報を、外部より、動作に先立つ初期設
   定として、書き込まれ、その後、その外部より選択指示
   された機能において動作を開始する機能回路において、 前記制御レジスタに、前記機能選択指示情報を書き込む
   情報フィールドのほかに、該情報フィールドへの情報書
   き込みの可／不可を指示する情報を書き込む定義フィー
   ルドを設け、該定義フィールドへ不可を指示する情報を
   書き込んだ場合には、それ以後、前記情報フィールドへ
   の情報書き込みを禁止し、電源断またはリセット時ま
   で、その書き込み禁止状態を維持する書き込み禁止手段
   を設けて成ることを特徴とする機能回路における初期設
   定情報の保護方式。