JPH05297410A - Production of liquid crystal display device - Google Patents

Production of liquid crystal display device

Info

Publication number
JPH05297410A
JPH05297410A JP10464492A JP10464492A JPH05297410A JP H05297410 A JPH05297410 A JP H05297410A JP 10464492 A JP10464492 A JP 10464492A JP 10464492 A JP10464492 A JP 10464492A JP H05297410 A JPH05297410 A JP H05297410A
Authority
JP
Japan
Prior art keywords
gate
glass substrate
gate line
line
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10464492A
Other languages
Japanese (ja)
Inventor
Norio Nakatani
紀夫 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP10464492A priority Critical patent/JPH05297410A/en
Publication of JPH05297410A publication Critical patent/JPH05297410A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Abstract

PURPOSE:To produce the liquid crystal display device of a large screen which can be treated at a low temp. at a low cost without impairing its characteristics by providing a hydrophobic mask on the gate line formed on a low melting glass substrate and forming a silicon oxide film by a liquid crystal growth method thereon. CONSTITUTION:The low melting glass substrate 51 into which an alkaline metal is incorporated is first prepd. A gate 52, the gate line 53 integral with the gate, an auxiliary capacity electrode 54 and an auxiliary capacity line integral with the auxiliary capacity electrode 54 are formed. In succession, a resist corresponding to a contact hole 64 is formed and thereafter, the line is anodized to form aluminum oxide 71 on the surface of the line exclusive of a resist forming region. The silicon oxide film 55 is then formed by liquid phase growth while the resist is held masked and thereafter, the resist is removed, by which the contact hole 64 exposed with the Al surface is formed. A transparent electrode material is then deposited over the entire surface and a display electrode 56 and a c6ncluctive line 7 extended a terminal region are formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置の製造方
法であって、特に低融点のガラス基板と液相成長法によ
るゲート絶縁膜を使用し、大画面になっても安価な物が
供給できる技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device, which uses a glass substrate having a low melting point and a gate insulating film formed by a liquid phase epitaxy method. It concerns the technology that can be supplied.

【0002】[0002]

【従来の技術】一般にa−Siやp−SiのTFTを用
いた液晶表示装置は、低コスト化を達成することが重要
な課題の1つである。一方、ゲート材料としては、C
r,Cu,AuおよびAl等が色々と採用または実験さ
れている。しかし今後パネルが大画面になることを考え
ると、抵抗の大きいCrは好ましくなく、また安定性を
考えるとAlやAuしか残らなくなる。特にAlはAu
に比べて非常に低価格であるので、今後Alをゲートに
採用した液晶表示装置が研究されるであろう。
2. Description of the Related Art In general, it is one of the important subjects to achieve cost reduction of a liquid crystal display device using a-Si or p-Si TFT. On the other hand, as the gate material, C
Various materials such as r, Cu, Au and Al have been adopted or tested. However, considering that the panel will have a large screen in the future, Cr having high resistance is not preferable, and considering stability, only Al or Au remains. Especially Al is Au
Since it is much lower in price than the above, a liquid crystal display device using Al for the gate will be studied in the future.

【0003】例えばAlをゲートとして採用したものに
は、特開平3−232274号公報がある。まず図9の
ように、ガラス基板(1)にCrによるゲート端子
(2)を形成し、ゲート(3)、補助容量電極(4)を
Alにより形成する。ここでゲートと一体でゲートライ
ンが形成され、補助容量電極と一体で補助容量ラインが
形成される。
For example, Japanese Patent Laid-Open No. 3-232274 discloses a device which uses Al as a gate. First, as shown in FIG. 9, a gate terminal (2) made of Cr is formed on a glass substrate (1), and a gate (3) and an auxiliary capacitance electrode (4) are formed of Al. Here, a gate line is formed integrally with the gate, and an auxiliary capacitance line is formed integrally with the auxiliary capacitance electrode.

【0004】続いてゲート端子(2)等の非陽極酸化部
分にホトレジスト(5)を残し、図10のように、Al
電極(3),(4)を陽極酸化する。この結果、Al電
極の表面には、酸化アルミニウム(6)が形成される。
更にプラズマCVDによりシリコン窒化膜(7)を形成
している。続いて、図11のように、プラズマCVDに
より、ノンドープのa−Si(7)およびPがドープさ
れたN+型a−Si(8)が連続して形成され、続いて
エッチングにより少なくともTFT部が残される。また
酸化インジウム等の透明電極材料により表示電極(9)
が形成されるとともに、ゲート端子の部分に被着され
る。
Subsequently, the photoresist (5) is left on the non-anodized portion such as the gate terminal (2), and as shown in FIG.
The electrodes (3) and (4) are anodized. As a result, aluminum oxide (6) is formed on the surface of the Al electrode.
Further, a silicon nitride film (7) is formed by plasma CVD. Then, as shown in FIG. 11, non-doped a-Si (7) and P-doped N + -type a-Si (8) are continuously formed by plasma CVD, and subsequently at least the TFT portion is etched by etching. Is left. In addition, the display electrode (9) is made of a transparent electrode material such as indium oxide.
Is formed and is deposited on the portion of the gate terminal.

【0005】最後に、図12のように、ドレインライン
を兼ねるドレイン電極(10)およびソース領域と表示
電極(9)を電気的に接続するソース電極(11)が形
成される。またここでは図を省略したが、パシベーショ
ン膜、配向膜が形成される。一方対向基板には、カラー
フィルター、遮光膜、対向電極および配向膜が設けら
れ、2つのガラス基板がスペーサを介して所定間隔に設
定され、周辺をシールするとともに中に液晶が注入され
て形成されている。
Finally, as shown in FIG. 12, a drain electrode (10) also serving as a drain line and a source electrode (11) for electrically connecting the source region and the display electrode (9) are formed. Although not shown here, a passivation film and an alignment film are formed. On the other hand, a color filter, a light-shielding film, a counter electrode and an alignment film are provided on the counter substrate, and two glass substrates are set at a predetermined interval via a spacer to seal the periphery and liquid crystal is injected into the inside. ing.

【0006】[0006]

【発明が解決しようとする課題】前述の工程で、ガラス
基板(1)は、液晶材料やTFTの劣化等が考慮されて
高価なノンアルカリガラスが使われ、しかもプラズマC
VDでシリコン窒化膜(7)が形成されているために、
スループットが低下しコスト高になる問題を有してい
た。
In the above process, the glass substrate (1) is made of expensive non-alkali glass in consideration of deterioration of the liquid crystal material and TFT, and the plasma C
Since the silicon nitride film (7) is formed by VD,
There is a problem that throughput is lowered and cost is increased.

【0007】またノンアルカリガラスの代わりに、アル
カリ金属の混入された低融点のガラス基板を使用し、こ
の表面にシリカ膜を形成したあとで、表面にTFTを形
成してゆくものがある。例えば特開昭58−16194
4号公報がその例である。しかし両者の場合、ゲートと
a−Siの間にはプラズマCVDで形成されたシリコン
窒化膜のみが存在しており、ゲート短絡を防止するため
には、従来通りの厚さのシリコン窒化膜を必要としてい
た。
There is another method in which a glass substrate having a low melting point mixed with an alkali metal is used in place of the non-alkali glass, a silica film is formed on the surface thereof, and then a TFT is formed on the surface. For example, JP-A-58-16194
Publication No. 4 is an example. However, in both cases, only a silicon nitride film formed by plasma CVD exists between the gate and a-Si, and a silicon nitride film having a conventional thickness is required to prevent a gate short circuit. I was trying.

【0008】またプラズマCVDでも温度が高いため、
低融点ガラス基板の反りや特性劣化を生じる問題があっ
た。更にCrは、比較的に高価であり、またこれを端子
として形成するために工程が増加し、コスト高を招い
た。またこの構造であると、端子の周囲はガラス基板
(1)が露出しており、アルカリ金属の混入されたガラ
ス基板、例えばソーダーガラスやボロンガラスを採用で
きない問題があった。これらの金属は、基板(1)をエ
ッチング液等に入れた際にこの液中に溶出してTFTの
特性劣化を招いたり、液晶中に溶出して液晶の劣化を招
く問題があった。
Further, since the temperature is high even in plasma CVD,
There is a problem that the low-melting glass substrate is warped or its characteristics are deteriorated. Further, Cr is relatively expensive, and since it is used as a terminal, the number of steps is increased, resulting in high cost. Further, with this structure, the glass substrate (1) is exposed around the terminals, and there is a problem that a glass substrate mixed with an alkali metal, such as soda glass or boron glass, cannot be used. These metals have a problem that when the substrate (1) is put into an etching solution or the like, it is dissolved in the solution to cause deterioration of TFT characteristics, or it is dissolved in the liquid crystal to cause deterioration of the liquid crystal.

【0009】[0009]

【課題を解決するための手段】本発明は前述の課題を鑑
みて成され、低融点のガラス基板上にゲートおよびゲー
トラインを形成し、ゲート端子近傍のゲートライン上に
疎水性のマスクを付けて液相成長法によりシリコン酸化
膜を形成し、前記マスクを除去した後で露出したゲート
ラインとゲート端子を接続することで解決するものであ
る。
The present invention has been made in view of the above-mentioned problems, and a gate and a gate line are formed on a glass substrate having a low melting point, and a hydrophobic mask is attached on the gate line near the gate terminal. The problem is solved by forming a silicon oxide film by a liquid phase epitaxy method and connecting the exposed gate line and gate terminal after removing the mask.

【0010】第2に、前記製造方法に於いて、ゲートお
よびゲートラインをAlとし、表面を陽極酸化する工程
を含めた方法で解決するものである。第3として、前記
製造方法に於いて、陽極酸化をした後で、前記疎水性の
マスクを設ける工程にしたことで解決するものである。
第4として、前記第1の製造方法に於いて、ゲート端子
とゲートラインの電気的接続を表示電極の材料と同一
で、同一工程で形成する工程を含めた方法で解決するも
のである。
Second, the above-mentioned manufacturing method is solved by a method including a step of using Al for the gate and the gate line and anodizing the surface. Thirdly, in the above-described manufacturing method, the step of providing the hydrophobic mask after the anodic oxidation is adopted to solve the problem.
Fourthly, in the first manufacturing method, the electric connection between the gate terminal and the gate line is made of the same material as that of the display electrode, and a method including a step of forming in the same step is solved.

【0011】[0011]

【作用】第1および第3の方法に於いては、低融点ガラ
スが安価であり、液相成長法によるシリコン酸化膜もス
ループットが大きいためコストの低下を達成できる。ま
た液相成長時、疎水性のマスク、例えばレジストで覆う
ことでシリコン酸化膜を選択的に成長でき、レジストが
設けられた領域を除いて全て覆うことができる。従って
低融点基板内の不純物がエッチング液や液晶中へ溶出す
ることが無い。
In the first and third methods, the low melting point glass is inexpensive, and the silicon oxide film formed by the liquid phase growth method also has a large throughput, so that the cost can be reduced. Further, during liquid phase growth, the silicon oxide film can be selectively grown by covering it with a hydrophobic mask, for example, a resist, and it is possible to cover the entire area except for the region where the resist is provided. Therefore, the impurities in the low melting point substrate will not be eluted into the etching liquid or the liquid crystal.

【0012】第2の方法は、大画面でゲート抵抗および
コスト等を考えるとAlが一番適する。しかも低温度処
理が可能である陽極酸化法を用いるので基板の反りを防
止できる。第4の方法は、表示電極と同時に、ゲートラ
インからゲート端子へ延在する導電ラインを形成できる
ため、第1の方法の特徴の他に、工程の更なる短縮を可
能とできる。
In the second method, Al is the most suitable in view of the gate resistance and cost in a large screen. Moreover, since the anodic oxidation method, which enables low temperature treatment, is used, the warp of the substrate can be prevented. In the fourth method, the conductive line extending from the gate line to the gate terminal can be formed at the same time as the display electrode. Therefore, in addition to the features of the first method, the process can be further shortened.

【0013】最後に第1〜第4の方法に於いて、液相成
長法でシリコン酸化膜を形成した後、シリコン窒化膜、
ノンドープのa−SiおよびN+型のa−Siを連続で
形成する工程を採用すると、前記シリコン窒化膜はa−
Siを良好に形成できる最小膜で良く、また連続CVD
成膜が達成できるのでTFT特性を劣化させることは無
い。
Finally, in the first to fourth methods, after a silicon oxide film is formed by a liquid phase epitaxy method, a silicon nitride film,
If a step of continuously forming non-doped a-Si and N + -type a-Si is adopted, the silicon nitride film is a-
The smallest film that can form Si well, and continuous CVD
Since the film formation can be achieved, the TFT characteristics are not deteriorated.

【0014】[0014]

【実施例】以下に本発明の実施例を説明する前に、本発
明のポイントを説明する。第1のポイントは、アルカリ
金属の混入された低融点のガラス基板を採用し、または
/およびこの上に、ゲートとしてAlを使用し、この表
面を陽極酸化する点である。第2のポイントは、ノンア
ルカリまたはアルカリガラス上に疎水性のマスクで選択
成長をし、この領域を除いて、基板全面を液相成長法に
よるシリコン酸化膜で覆う点である。ここでは、第1の
ポイントの説明も兼ねているので、実施例ではアルカリ
ガラスを採用して説明してゆくが、ノンアルカリガラス
でも同様な特徴を有することはいうまでもない。
EXAMPLES Before describing the examples of the present invention, the points of the present invention will be described. The first point is that a low melting point glass substrate mixed with an alkali metal is adopted, and / or Al is used as a gate on the glass substrate, and this surface is anodized. The second point is that selective growth is performed on a non-alkali or alkali glass with a hydrophobic mask, and the entire surface of the substrate except this region is covered with a silicon oxide film by a liquid phase epitaxy method. Here, since it also serves as the description of the first point, the description will be made using alkali glass in the examples, but it goes without saying that non-alkali glass also has similar characteristics.

【0015】液晶パネルは、コンピューター、ワープロ
およびテレビ等のデイスプレイとして採用され、大画面
でも低価格のものが要求されている。そのため、高価な
ノンアルカリガラスを使用することは逆行しており、例
えばソーダーガラス等の低融点ガラス基板を使用する技
術が重要なテーマとして考えられている。一方、ゲート
電極は、通常の画面サイズではTaやCrが主流であ
る。しかし大画面を達成するためには、TaやCr等を
ゲートラインに採用することは、抵抗値が高いため不適
切であり、Al,CuおよびAu等が好ましい。しかし
Cuは酸化しやすくしかもこの酸化膜自身が不安定であ
る。またAuは高価なために使用は避ける必要がある。
一方、Alは、低価格、低抵抗であり、更に酸化膜も安
定している。また低融点のガラス基板を使用するため、
また低コストを達成するために、陽極酸化および液相成
長は、重要な技術となる。この両者の技術は、低温度処
理が可能で、しかもプラズマCVD装置と異なりスルー
プットを大きくできる。従って益々低価格で基板の反り
のないものおよびガラス基板内の不純物溶出の無いもの
を達成できる。
The liquid crystal panel is adopted as a display for computers, word processors, televisions, etc., and is required to have a large screen and a low price. Therefore, the use of expensive non-alkali glass is the opposite, and the technique of using a low-melting glass substrate such as soda glass is considered as an important theme. On the other hand, as the gate electrode, Ta and Cr are mainly used in a normal screen size. However, in order to achieve a large screen, it is not appropriate to use Ta, Cr or the like for the gate line because the resistance value is high, and Al, Cu, Au or the like is preferable. However, Cu easily oxidizes and the oxide film itself is unstable. Also, Au is expensive and must be avoided.
On the other hand, Al has a low price and low resistance, and the oxide film is stable. Also, because it uses a glass substrate with a low melting point,
Also, in order to achieve low cost, anodization and liquid phase growth are important techniques. Both of these techniques allow low-temperature processing and, unlike the plasma CVD apparatus, can increase throughput. Therefore, it is possible to achieve a substrate that is less expensive and that does not warp and that does not elute impurities in the glass substrate.

【0016】特に端子とゲートライン(補助容量ライ
ン)を電気的に接続するために採用するコンタクトホー
ル領域に疎水性のマスクを設けてから液相成長させれ
ば、この領域を除いて全表面にシリコン酸化膜を形成で
きる。またこの領域は、ITOやAlで覆われるのでア
ルカリ金属の溶出は殆ど無くなる。また液相成長法は、
例えばH2SiF6の水溶液にSiO2を飽和させ、析出
温度(約35度)に加温して、H3BO3やCaCl2
の開始剤でSiO2を過飽和状態とする。ここでガラス
基板を浸漬し、この上にSiO2を成長させるものであ
る。しかしこのシリコン酸化膜の上にa−Siを形成す
ると、ガラス基板は一旦外部雰囲気に露出されるため、
a−Siとの界面が汚染されたり、膜の緻密性等により
劣化したTFTしか形成できず、問題が残る。そのた
め、特性を得るために必要な最小膜厚のシリコン窒化膜
を形成する必要があることが分かった。従って必要最小
限のSiNXの膜厚約500Å〜2000Å、ノンドー
プのa−Si、N+型a−Siを密閉された雰囲気(プ
ラズマCVD装置内)で形成することで満足のゆくTF
Tが達成できる。
In particular, if a hydrophobic mask is provided in the contact hole region used to electrically connect the terminal and the gate line (auxiliary capacitance line) and then liquid phase growth is performed, the entire surface except this region is covered. A silicon oxide film can be formed. In addition, since this region is covered with ITO or Al, elution of alkali metal is almost eliminated. The liquid phase growth method is
For example, SiO 2 is saturated with an aqueous solution of H 2 SiF 6 , heated to a deposition temperature (about 35 ° C.), and SiO 2 is supersaturated with an initiator such as H 3 BO 3 or CaCl 2 . Here, the glass substrate is immersed, and SiO 2 is grown on this. However, when a-Si is formed on this silicon oxide film, the glass substrate is once exposed to the external atmosphere.
The interface with a-Si is contaminated, and only TFTs that are deteriorated due to the denseness of the film can be formed, and the problem remains. Therefore, it has been found that it is necessary to form a silicon nitride film having a minimum film thickness necessary to obtain the characteristics. Therefore, by forming the minimum necessary SiN x film thickness of about 500Å to 2000Å and forming undoped a-Si and N + -type a-Si in a sealed atmosphere (in a plasma CVD apparatus), a satisfactory TF can be obtained.
T can be achieved.

【0017】従って、これらの構成および方法により、
特性の良好な大画面で低価格の液晶パネルが達成でき
る。まず図5に本液晶表示装置の構成を示す。全ての図
面が統一されているが、波線で破断された左側は、TF
Tおよび表示電極の部分を示した断面図であり、右側
は、ゲート端子との接続部分である。また補助容量端子
の部分も右側と基本的には同一である。
Therefore, with these configurations and methods,
It is possible to achieve a low-cost liquid crystal panel with a large screen with good characteristics. First, FIG. 5 shows the configuration of the present liquid crystal display device. All drawings are the same, but the left side broken by wavy lines is TF
It is sectional drawing which showed the part of T and a display electrode, and the right side is a connection part with a gate terminal. The auxiliary capacitance terminal is also basically the same as the right side.

【0018】まずソーダーガラスやボロンガラス等のア
ルカリ金属が混入された低融点ガラス基板(51)があ
り、この上にはAlを使ったゲート(52)、これと一
体のゲートライン(53)、補助容量電極(54)、こ
れと一体の補助容量ラインがある。またこれらのAl電
極は、陽極酸化法により表面に酸化アルミニウムによる
絶縁層(71)が設けられている。
First, there is a low melting point glass substrate (51) mixed with an alkali metal such as soda glass or boron glass, on which a gate (52) using Al, a gate line (53) integrated therewith, There is an auxiliary capacitance electrode (54) and an auxiliary capacitance line integrated therewith. Further, these Al electrodes are provided with an insulating layer (71) made of aluminum oxide on the surface by the anodic oxidation method.

【0019】また、これらを含むガラス基板(51)の
ほぼ全表面には、液相成長法によりシリコン酸化膜(5
5)が約2000Å〜約3000Åの厚さで設けられ
る。前記補助容量電極(54)と一部が重畳し、ゲート
ライン(53)と後述するドレインラインで囲まれた領
域には、透明電極材料、例えば酸化インジウム、酸化イ
ンジウムスズ等よりなる表示電極(56)があり、この
表示電極の近傍にTFT(57)が設けられている。
On the almost entire surface of the glass substrate (51) containing these, a silicon oxide film (5
5) is provided with a thickness of about 2000Å to about 3000Å. A display electrode (56) made of a transparent electrode material, such as indium oxide or indium tin oxide, is provided in a region which partially overlaps with the auxiliary capacitance electrode (54) and is surrounded by a gate line (53) and a drain line described later. ), And a TFT (57) is provided near this display electrode.

【0020】TFT(57)は、ゲート(52)を一構
成とし、構成領域に対応するシリコン酸化膜(55)の
上には、まず約500Å〜約2000Å、好ましくは1
000Å以下のシリコン窒化膜(58)が設けられ、こ
の上にノンドープのa−Si(59)およびN+型にド
ープされたa−Si(60)が設けられる。このa−S
iは、シリコン窒化膜(58)と一緒に島状にエッチン
グされており、N+型a−Si(60)は、チャンネル
領域がエッチングされソース領域とドレイン領域に分離
されている。またソース領域に対応するN+型a−Si
(60)と表示電極(56)を電気的に接続するソース
電極(61)があり、ドレイン領域に対応するN+型a
−Si(60)からドレインラインおよびドレイン端子
に延在するドレイン電極(62)が設けられている。
The TFT (57) has the gate (52) as one structure, and first, about 500Å to about 2000Å, preferably 1∫, on the silicon oxide film (55) corresponding to the structure region.
A silicon nitride film (58) having a thickness of 000 Å or less is provided, and a non-doped a-Si (59) and an N + -type doped a-Si (60) are provided thereon. This a-S
i is etched into an island shape together with the silicon nitride film (58), and the channel region of the N + type a-Si (60) is etched to be separated into a source region and a drain region. In addition, N + type a-Si corresponding to the source region
There is a source electrode (61) for electrically connecting (60) and the display electrode (56), and an N + type a corresponding to the drain region is provided.
A drain electrode (62) is provided extending from -Si (60) to the drain line and the drain terminal.

【0021】ここでゲート端子(63)の手前には、陽
極酸化されたAlによりなるゲートライン(53)が延
在されており、ゲート端子(63)とゲートライン(5
3)を接続するためにコンタクトホール(64)が開け
られている。このホール(64)は、Alが露出されて
おり、この露出部からゲート端子が形成される領域ま
で、表示電極と同一材料、同一工程で形成された導電ラ
インが設けられている。またこのホールには、ソース、
ドレイン電極と同一工程で形成された電極が設けられて
おり、前記ラインの断線を防止している。
Here, the gate line (53) made of anodized Al extends in front of the gate terminal (63), and the gate terminal (63) and the gate line (5).
A contact hole (64) is opened to connect 3). Al is exposed in the hole (64), and a conductive line formed of the same material and in the same process as the display electrode is provided from the exposed portion to the region where the gate terminal is formed. Also in this hole, the source,
An electrode formed in the same step as the drain electrode is provided to prevent disconnection of the line.

【0022】また図面では省略をしたが、必要によって
は全面にパシベーション膜が設けられ、この上に配向膜
が設けられている。一方、このガラス基板との間に液晶
を注入するために、対向基板が設けられ、カラーフィル
ター、遮光膜、対向電極および配向膜が設けられる。ま
た両基板を所定間隔に設定するためにスペーサが設けら
れ、中には液晶が注入されている。
Although not shown in the drawing, a passivation film is provided on the entire surface if necessary, and an alignment film is provided thereon. On the other hand, in order to inject liquid crystal between the glass substrate and the glass substrate, a counter substrate is provided, and a color filter, a light shielding film, a counter electrode and an alignment film are provided. Spacers are provided to set the two substrates at a predetermined distance, and liquid crystal is injected into the spacers.

【0023】本構造の特徴は、アルカリ金属の混入され
た低融点基板(51)、陽極酸化されたAlよりなるゲ
ート(52)、液相成長法によるシリコン酸化膜(5
5)およびTFT(57)に設けられたシリコン窒化膜
(58)にある。低融点基板および液相成長法によるシ
リコン酸化膜による低コスト化が達成でき、しかも液相
成長法によるシリコン酸化膜の上に直接形成するのでは
なく、プラズマCVD法によりシリコン窒化膜を形成す
ることにより、外部雰囲気に一度も出さずに、シリコン
窒化膜、ノンドープのa−SiおよびN+型a−Siを
形成でき、安定したTFT特性を得られる。
This structure is characterized by a low melting point substrate (51) mixed with an alkali metal, a gate (52) made of anodized Al, and a silicon oxide film (5) formed by liquid phase epitaxy.
5) and the silicon nitride film (58) provided on the TFT (57). Low cost can be achieved by low melting point substrate and silicon oxide film by liquid phase epitaxy, and silicon nitride film is formed by plasma CVD method instead of directly forming on silicon oxide film by liquid phase epitaxy method. As a result, a silicon nitride film, non-doped a-Si and N + -type a-Si can be formed without exposing to the external atmosphere, and stable TFT characteristics can be obtained.

【0024】特に、安価なAlを用い、この表面を陽極
酸化することで、大画面のゲート抵抗を小さくでき、し
かも低温処理が可能であるため、低融点のガラス基板に
最適な抵抗値のゲートライン、補助容量ラインが達成で
きる。次に図1乃至図5を用いて第1の製造方法を説明
してゆく。まず図1のように、アルカリ金属の混入され
た低融点のガラス基板、例えばソーダーガラスやボロン
ガラス(51)を用意し、ゲート(52)、このゲート
と一体のゲートライン(53)、補助容量電極(5
4)、この補助容量電極と一体の補助容量ラインを形成
する。ここでゲートラインおよび補助容量ラインは、図
5からも判るように、ガラス基板の周辺に形成されるゲ
ート端子および補助容量端子の手前まで延在される。
Particularly, by using inexpensive Al and anodizing this surface, the gate resistance of a large screen can be reduced and low temperature treatment is possible. Therefore, the gate having the optimum resistance value for a glass substrate having a low melting point can be obtained. Line, auxiliary capacity line can be achieved. Next, the first manufacturing method will be described with reference to FIGS. First, as shown in FIG. 1, a glass substrate having a low melting point mixed with an alkali metal, for example, soda glass or boron glass (51) is prepared, and a gate (52), a gate line (53) integrated with this gate, and an auxiliary capacitance are provided. Electrode (5
4) Form an auxiliary capacitance line integrated with the auxiliary capacitance electrode. Here, as can be seen from FIG. 5, the gate line and the auxiliary capacitance line extend to the front of the gate terminal and the auxiliary capacitance terminal formed around the glass substrate.

【0025】続いて、図2のように、前記コンタクトホ
ール(64)に対応する領域にレジスト(70)を形成
した後に、前記ラインを陽極酸化し、レジスト形成領域
を除いたラインの表面に酸化アルミニウム(71)を形
成する。この段階では、このコンタクトホールに対応す
るゲートライン表面には、このレジストにより酸化膜は
形成されない。方法としては、ゲートラインおよび補助
容量ラインの一端と水溶液内に入ったPt電極間に直流
電圧を印加し、水溶液としては、酒石酸、アンモニウム
およびエチレングリコールが混ぜ合わされているものが
使われる。この酸化アルミニウムの膜厚は、最低約50
0Å程度形成される。また膜質の改善のために200℃
程度で熱処理してもよい。
Then, as shown in FIG. 2, after forming a resist (70) in the region corresponding to the contact hole (64), the line is anodized to oxidize the surface of the line except the resist forming region. Form aluminum (71). At this stage, no oxide film is formed by the resist on the surface of the gate line corresponding to the contact hole. As a method, a DC voltage is applied between one end of the gate line and the auxiliary capacitance line and the Pt electrode in the aqueous solution, and the aqueous solution is a mixture of tartaric acid, ammonium and ethylene glycol. The film thickness of this aluminum oxide is at least about 50
About 0Å is formed. In addition, 200 ℃ to improve the film quality
You may heat-process to a degree.

【0026】次に図2のように、前記レジスト(70)
をマスクとしてつけたまま液相成長させてシリコン酸化
膜(55)を約2000Å〜約3000Å形成する。液
相成長は、疎水性材料で基板を覆うと、シリコン酸化膜
の選択成長が可能である。一般にレジストは、疎水性で
あるためにやはり選択成長が達成できる。また方法とし
ては、例えばH2SiF6の水溶液にSiO2を飽和さ
せ、析出温度(約35℃)に加温して、H3BO3やCa
Cl2等の開始剤でSiO2を過飽和状態として、ガラス
基板を浸漬し、この上にSiO2を成長させる。
Next, as shown in FIG. 2, the resist (70) is formed.
While being attached as a mask, liquid phase growth is performed to form a silicon oxide film (55) of about 2000Å to about 3000Å. Liquid phase epitaxy enables selective growth of a silicon oxide film by covering a substrate with a hydrophobic material. In general, the resist is hydrophobic and thus selective growth can be achieved. As a method, for example, an aqueous solution of H 2 SiF 6 is saturated with SiO 2 and heated to a precipitation temperature (about 35 ° C.) to obtain H 3 BO 3 or Ca.
SiO 2 is supersaturated with an initiator such as Cl 2 and the glass substrate is dipped, and SiO 2 is grown thereon.

【0027】ここではガラス基板は、この液相成長を行
うために、外部雰囲気に露出される。従ってこのガラス
基板は、大小の差はあるが汚染されている。従ってこの
上にTFTのa−Siを形成すると、シリコン酸化膜と
a−Siの界面が汚染され満足のゆく特性のTFTが得
られない。そのために以下の工程が重要となる。図3に
示すように、前記レジスト(70)を除去することでA
l表面が露出したコンタクトホール(64)が形成され
る。この後に透明電極材料を全面に被着し、表示電極
(56)と端子領域へ延在される導電ライン(71)が
形成される。この導電ラインは、ゲートラインと電気的
に接続されゲート端子として基板周辺のシリコン酸化膜
(55)の上を延在される。
Here, the glass substrate is exposed to the external atmosphere in order to carry out this liquid phase growth. Therefore, this glass substrate is contaminated, although there are differences in size. Therefore, if a-Si of the TFT is formed on this, the interface between the silicon oxide film and the a-Si is contaminated, and a TFT having satisfactory characteristics cannot be obtained. Therefore, the following steps are important. As shown in FIG. 3, by removing the resist (70), A
A contact hole (64) whose surface is exposed is formed. After this, a transparent electrode material is deposited on the entire surface to form display electrodes (56) and conductive lines (71) extending to the terminal regions. The conductive line is electrically connected to the gate line and extends as a gate terminal on the silicon oxide film (55) around the substrate.

【0028】続いて、図4に示すように全面にシリコン
窒化膜(58)、ノンドープのa−Si(59)および
+型にドープされたa−Si(60)をプラズマCV
D法で連続して形成する。その後に、エッチングガスと
してSF6を使用してドライエッチングする。ここで
は、シリコン酸化膜(55)の上にa−Si(59)を
形成すると、一旦ガラス基板は外部雰囲気に露出される
のでその界面は汚染されるが、シリコン窒化膜(58)
およびa−Si(59),(60)を連続してCVD装
置内で連続形成できるので、従来通り界面汚染の心配が
無い良好な特性のTFTが得られる。
Then, as shown in FIG. 4, a silicon nitride film (58), non-doped a-Si (59) and N + -type doped a-Si (60) are entirely plasma CV.
It is formed continuously by the D method. After that, dry etching is performed using SF 6 as an etching gas. Here, when the a-Si (59) is formed on the silicon oxide film (55), the glass substrate is once exposed to the external atmosphere and its interface is contaminated, but the silicon nitride film (58) is formed.
Further, since a-Si (59) and (60) can be continuously formed in the CVD apparatus, a TFT having good characteristics without concern about interface contamination can be obtained as usual.

【0029】またCCl4ガスの使用が不可能となる情
勢であるため、SF6ガス単独使用をしても、シリコン
酸化膜(55)のエッチングレートが非常に小さいた
め、シリコン酸化膜のエッチングがされず、さらに満足
のゆく特性が得られる。最後に図5に示すように、全面
に電極材料を被着し、ソース電極(61)、ドレイン電
極(62)と一体のドレインライン、およびコンタクト
ホール(64)を埋めた電極(72)がパターン化され
る。
Since it is impossible to use CCl 4 gas, even if SF 6 gas is used alone, the etching rate of the silicon oxide film (55) is very small. Not required, and more satisfactory characteristics can be obtained. Finally, as shown in FIG. 5, the electrode material is deposited on the entire surface, and the source electrode (61), the drain line integrated with the drain electrode (62), and the electrode (72) filling the contact hole (64) are patterned. Be converted.

【0030】以下、工程の詳細な説明は、特に特徴がな
いため簡略するが、必要により全面にパシベーション膜
が設けられ、配向膜が設けられる。また対向基板には、
カラーフィルター、遮光膜、対向電極および配向膜が形
成される。対向基板に形成されるこれらの積層順は、特
にないが、配向膜が一番外側になったほうがよい。また
以上の工程のみに限定されることなく色々考えられる。
例えば図6は、図2の工程において、陽極酸化膜(7
1)を形成した後にレジスト(70)を形成した例であ
る。この場合、透明電極材料でコンタクトホールを埋め
る際、酸化アルミニウムを除去して、Alを露出させる
エッチング工程が付加される。
The detailed description of the steps will be simplified below because there is no particular feature, but if necessary, a passivation film and an alignment film are provided on the entire surface. In addition, the counter substrate,
A color filter, a light shielding film, a counter electrode and an alignment film are formed. The stacking order of these formed on the counter substrate is not particularly limited, but it is preferable that the alignment film is on the outermost side. In addition, it is possible to think variously without being limited to the above steps.
For example, FIG. 6 shows that the anodic oxide film (7
In this example, the resist (70) is formed after forming 1). In this case, when the contact hole is filled with the transparent electrode material, an etching process of removing aluminum oxide and exposing Al is added.

【0031】また図7は、透明電極材料を形成する前
に、シリコン窒化膜を形成する例である。この場合、工
程によってはシリコン窒化膜、a−Siの連続形成がで
きなくなるが、表示電極(56)の下層にシリコン窒化
膜(58)が形成されるために、補助容量電極との短絡
が防止できる。ここではSiNx,a−Siを連続形成
した後で、a−Siのみを選択的にエッチングするエッ
チャントを使用すれば、達成できる。
FIG. 7 shows an example of forming a silicon nitride film before forming a transparent electrode material. In this case, the silicon nitride film and the a-Si cannot be continuously formed depending on the process, but since the silicon nitride film (58) is formed under the display electrode (56), a short circuit with the auxiliary capacitance electrode is prevented. it can. Here, this can be achieved by using an etchant that selectively etches only a-Si after continuously forming SiNx and a-Si.

【0032】さらには図8のように、表示電極を形成し
た後で、全面にシリコン窒化膜を形成し、図4のように
TFTの部分だけ残すのではなく、全面に残してもよい
し、レジストをつかって表示電極の部分だけ取り除いて
もよい。
Further, as shown in FIG. 8, after the display electrode is formed, a silicon nitride film is formed on the entire surface, and not only the TFT portion as shown in FIG. 4, but the entire surface may be left. You may remove only the display electrode part using a resist.

【0033】[0033]

【発明の効果】以上の説明からも明らかなように、アル
カリ金属が混入された安価な低融点ガラスを採用し、ま
たコストの低下、アルカリ金属のゲッターとしてコンタ
クトホール部分を除いて液相成長法で形成されたシリコ
ン酸化膜を使用する。その結果、プラズマCVDによる
シリコン窒化膜の厚さを減少できる。ここでプラズマC
VDによるシリコン窒化膜はa−Siを形成するために
必要であるが、ゲートラインとドレインライン、補助容
量電極と表示電極の短絡を考慮した十分厚い膜厚を必要
とせず、a−Siを特性良く形成するに必要な必要最小
限の膜厚でよい。
As is apparent from the above description, an inexpensive low melting point glass mixed with an alkali metal is adopted, and the cost is reduced, and the liquid phase growth method is used as a getter of alkali metal except for the contact hole portion. The silicon oxide film formed in 1. is used. As a result, the thickness of the silicon nitride film formed by plasma CVD can be reduced. Plasma C here
The silicon nitride film formed by VD is necessary for forming a-Si, but does not require a sufficiently thick film thickness considering the short circuit between the gate line and the drain line, the auxiliary capacitance electrode and the display electrode, and has characteristics of a-Si. The minimum necessary film thickness required for good formation is sufficient.

【0034】またAlを使用することでゲートラインの
抵抗値を小さくでき、また陽極酸化膜を形成するために
前記短絡を更に防止できる。また液相成長を採用してい
るため、低温処理が可能となり、安価で大画面しかも特
性の良好な表示装置を達成できる。
Further, by using Al, the resistance value of the gate line can be reduced, and the short circuit can be further prevented because the anodic oxide film is formed. Further, since liquid phase growth is adopted, low-temperature treatment is possible, and it is possible to achieve a display device which is inexpensive and has a large screen and good characteristics.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法を説明する断面図である。FIG. 1 is a cross-sectional view illustrating a manufacturing method of the present invention.

【図2】本発明の製造方法を説明する断面図である。FIG. 2 is a cross-sectional view illustrating the manufacturing method of the present invention.

【図3】本発明の製造方法を説明する断面図である。FIG. 3 is a cross-sectional view illustrating the manufacturing method of the present invention.

【図4】本発明の製造方法を説明する断面図である。FIG. 4 is a cross-sectional view illustrating the manufacturing method of the present invention.

【図5】本発明の製造方法を説明する断面図である。FIG. 5 is a cross-sectional view illustrating the manufacturing method of the present invention.

【図6】本発明の他の製造方法を説明する断面図であ
る。
FIG. 6 is a cross-sectional view illustrating another manufacturing method of the present invention.

【図7】本発明の他の製造方法を説明する断面図であ
る。
FIG. 7 is a cross-sectional view illustrating another manufacturing method of the present invention.

【図8】本発明の他の製造方法を説明する断面図であ
る。
FIG. 8 is a cross-sectional view illustrating another manufacturing method of the present invention.

【図9】従来の製造方法を説明する断面図である。FIG. 9 is a cross-sectional view illustrating a conventional manufacturing method.

【図10】従来の製造方法を説明する断面図である。FIG. 10 is a cross-sectional view illustrating a conventional manufacturing method.

【図11】従来の製造方法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating a conventional manufacturing method.

【図12】従来の製造方法を説明する断面図である。FIG. 12 is a cross-sectional view illustrating a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

51 低融点ガラス基板 52 ゲート 53 ゲートライン 55 液相成長法によるシリコン酸化膜 56 表示電極 58 シリコン窒化膜 59 ノンドープのa−Si 60 N+型のa−Si 61 ソース電極 62 ドレイン電極 71 陽極酸化膜51 low melting point glass substrate 52 gate 53 gate line 55 silicon oxide film by liquid phase growth method 56 display electrode 58 silicon nitride film 59 non-doped a-Si 60 N + type a-Si 61 source electrode 62 drain electrode 71 anodized film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 イオンが混入された低融点のガラス基板
を用意する工程と、 このガラス基板に金属を被着してゲートおよびこれと一
体でゲート端子近傍まで延在されたゲートラインを形成
する工程と、 このゲート端子近傍に対応するゲートライン上に疎水性
の材料よりなるマスクを設ける工程と、 このゲート、これと一体のゲートラインおよびこのマス
クを含むガラス基板全面に液層成長によりシリコン酸化
膜を形成する工程と、 前記マスクを除去して前記ゲートラインが露出されたホ
ールを形成する工程と、 このホールに、前記ゲートを一構成とするTFTのソー
ス電極と同一材料の金属をこのホールに設け、このゲー
ト端子と前記ゲートラインを接続することを特徴とした
液晶表示装置の製造方法。
1. A step of preparing a glass substrate having a low melting point in which ions are mixed, and a metal is deposited on the glass substrate to form a gate and a gate line integrally formed with the gate and extending to the vicinity of a gate terminal. A step of providing a mask made of a hydrophobic material on the gate line corresponding to the vicinity of the gate terminal, and a silicon oxide layer formed on the entire surface of the glass substrate including the gate, the gate line integrated with the gate and the mask by silicon layer oxidation. A step of forming a film, a step of removing the mask to form a hole in which the gate line is exposed, and a metal of the same material as a source electrode of a TFT having the gate as a constituent is formed in the hole. And the gate line is connected to the gate line.
【請求項2】 イオンが混入された低融点のガラス基板
を用意する工程と、 このガラス基板にAl金属を被着してゲートおよびこれ
と一体でゲート端子近傍まで延在されたゲートラインを
形成する工程と、 このゲート端子近傍に対応するゲートライン上に疎水性
の材料よりなるマスクを設ける工程と、 前記ゲートおよびこれと一体のゲートライン表面を陽極
酸化する工程と、 このゲート、これと一体のゲートラインおよびこのマス
クを含むガラス基板全面に液層成長によりシリコン酸化
膜を形成する工程と、 前記マスクを除去して前記ゲートラインが露出されたホ
ールを形成する工程と、 このホールに、前記ゲートを一構成とするTFTのソー
ス電極と同一材料の金属をこのホールに設け、このゲー
ト端子と前記ゲートラインを接続することを特徴とした
液晶表示装置の製造方法。
2. A step of preparing a glass substrate having a low melting point in which ions are mixed, and an Al metal is deposited on the glass substrate to form a gate and a gate line integrally formed with the gate and extending to the vicinity of the gate terminal. And a step of providing a mask made of a hydrophobic material on the gate line corresponding to the vicinity of the gate terminal, a step of anodizing the gate and the surface of the gate line integrated therewith, and the gate and the integrated gate Forming a silicon oxide film on the entire surface of the glass substrate including the gate line and this mask by liquid layer growth; removing the mask to form a hole in which the gate line is exposed; A metal of the same material as the source electrode of a TFT having a gate as one structure is provided in this hole to connect this gate terminal to the gate line. And a method for manufacturing a liquid crystal display device characterized by the above.
【請求項3】 イオンが混入された低融点のガラス基板
を用意する工程と、 このガラス基板にAl金属を被着してゲートおよびこれ
と一体で、前記ガラス基板の周辺に設けられたゲート端
子近傍まで延在されたゲートラインを形成する工程と、 前記ゲートおよびこれと一体のゲートライン表面を陽極
酸化する工程と、 このゲート端子近傍に対応するゲートライン上に疎水性
の材料よりなるマスクを設ける工程と、 このゲート、これと一体のゲートラインおよびこのマス
クを含むガラス基板全面に液層成長によりシリコン酸化
膜を形成する工程と、 前記マスクを除去し、エッチングによりゲートラインが
露出したホールを形成する工程と、 このホールに、前記ゲートを一構成とするTFTのソー
ス電極と同一材料の金属をこのホールに設け、このゲー
ト端子と前記ゲートラインを接続することを特徴とした
液晶表示装置の製造方法。
3. A step of preparing a glass substrate having a low melting point in which ions are mixed, and an Al metal is deposited on the glass substrate to form a gate and a gate terminal integrally provided with the gate terminal provided around the glass substrate. A step of forming a gate line extending to the vicinity, a step of anodizing the gate and the surface of the gate line integrated with the gate, and a mask made of a hydrophobic material on the gate line corresponding to the vicinity of the gate terminal. The step of providing, the step of forming a silicon oxide film by liquid layer growth on the entire surface of the glass substrate including this gate, the gate line integrated with this gate and this mask, and removing the mask and exposing the hole where the gate line is exposed by etching. A step of forming, and providing in this hole a metal of the same material as the source electrode of the TFT having the gate as one component, A method of manufacturing a liquid crystal display device, characterized in that the gate terminal is connected to the gate line.
【請求項4】 イオンが混入された低融点のガラス基板
を用意する工程と、 このガラス基板に金属を被着し、エッチングによりゲー
トおよびこれと一体でゲート端子近傍まで延在されたゲ
ートラインを形成する工程と、 このゲート端子近傍に対応するゲートライン上に疎水性
の材料よりなるマスクを設ける工程と、 このゲート、これと一体のゲートラインおよびこのマス
クを含むガラス基板全面に液層成長によりシリコン酸化
膜を形成する工程と、 前記マスクを除去して前記ゲートラインを露出したホー
ルからゲート端子領域に、および前記ゲートを一構成と
するTFTの形成領域近傍に、透明電極材料よりなる導
電ラインおよび表示電極を形成する工程と、 少なくとも前記TFTの形成領域にシリコン窒化膜を形
成する工程と、 このシリコン窒化膜上にノンドープの第1の非単結晶シ
リコン膜および不純物がドープされた第2の非単結晶シ
リコン膜を形成し、第2の非単結晶シリコン膜はソース
およびドレイン、第1の非単結晶シリコン膜は活性領域
を残すようにエッチングする工程と、 前記ソースに対応する第2の非単結晶シリコン膜と前記
表示電極を接続するソース電極、前記ドレインに対応す
る第2の非単結晶シリコン膜と接続するドレイン電極お
よびこれと一体のドレインライン、前記ホールを埋めた
電極を形成する工程とを少なくとも有することを特徴と
した液晶表示装置の製造方法。
4. A step of preparing a glass substrate having a low melting point in which ions are mixed, a metal is deposited on the glass substrate, and a gate and a gate line extending integrally with the gate to the vicinity of the gate terminal are formed by etching. The step of forming, the step of providing a mask made of a hydrophobic material on the gate line corresponding to the vicinity of the gate terminal, and the step of forming a liquid layer on the entire surface of the glass substrate including the gate, the gate line integral with the gate and the mask. A step of forming a silicon oxide film, and a conductive line made of a transparent electrode material, from the hole exposing the gate line by removing the mask to the gate terminal region, and in the vicinity of the formation region of the TFT constituting the gate. And a step of forming a display electrode, a step of forming a silicon nitride film in at least the formation region of the TFT, A non-doped first non-single-crystal silicon film and an impurity-doped second non-single-crystal silicon film are formed on the con-nitride film, and the second non-single-crystal silicon film is a source and a drain and a first non-single-crystal silicon film. A step of etching the single crystal silicon film so as to leave an active region; a source electrode connecting the second non-single crystal silicon film corresponding to the source and the display electrode; and a second non-single crystal corresponding to the drain. A method of manufacturing a liquid crystal display device, which comprises at least a drain electrode connected to a silicon film, a drain line integral with the drain electrode, and a step of forming an electrode filling the hole.
JP10464492A 1992-04-23 1992-04-23 Production of liquid crystal display device Pending JPH05297410A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10464492A JPH05297410A (en) 1992-04-23 1992-04-23 Production of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10464492A JPH05297410A (en) 1992-04-23 1992-04-23 Production of liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH05297410A true JPH05297410A (en) 1993-11-12

Family

ID=14386167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10464492A Pending JPH05297410A (en) 1992-04-23 1992-04-23 Production of liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH05297410A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227611A (en) * 1999-02-05 2000-08-15 Nec Corp Liquid crystal display device and its production
CN103185998A (en) * 2011-12-30 2013-07-03 上海天马微电子有限公司 Forming method of amorphous silicon gate driver circuit and forming method of liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227611A (en) * 1999-02-05 2000-08-15 Nec Corp Liquid crystal display device and its production
US6894734B1 (en) 1999-02-05 2005-05-17 Nec Lcd Technologies, Ltd. Liquid-crystal display device and method for production thereof
CN103185998A (en) * 2011-12-30 2013-07-03 上海天马微电子有限公司 Forming method of amorphous silicon gate driver circuit and forming method of liquid crystal display

Similar Documents

Publication Publication Date Title
US8148182B2 (en) Manufacturing method of electro line for liquid crystal display device
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
JP4272272B2 (en) Wiring composition, metal wiring using the composition and manufacturing method thereof, display device using the wiring and manufacturing method thereof
JPH05297410A (en) Production of liquid crystal display device
JPS6086863A (en) Insulating gate type thin film transistor
KR0161466B1 (en) Manufacturing method of liquid crystal display device
JPH1082997A (en) Production of active matrix liquid crystal display device and active matrix liquid crystal display device
JPH06160905A (en) Liquid crystal display device and its production
JPH05297408A (en) Production of liquid crystal display device
JP3265622B2 (en) Manufacturing method of liquid crystal display device
JPH05297409A (en) Liquid crystal display device and its production
KR100590918B1 (en) Method of manufacturing LCD
JPH06104437A (en) Semiconductor device
JP2788601B2 (en) Metal wiring, thin film transistor and TFT liquid crystal display
JPH07325321A (en) Production of liquid crystal display device
JPH0567786A (en) Manufacture of thin film transistor
KR100372305B1 (en) Thin film transistor substrate of liquid crystal display and method for fabricating the same
JPS61164267A (en) Manufacture of thin film transistor
JP3099915B2 (en) Semiconductor device and liquid crystal display device using the same
KR100590916B1 (en) Method of manufacturing TFT array substrate
JPH065859A (en) Production of aluminum gate tft
JP3157325B2 (en) Manufacturing method of liquid crystal display device
JPH01253715A (en) Manufacture of thin film transistor
KR960016487B1 (en) Thin film transistor & method for manufacturing the same
KR100375734B1 (en) Method of manufacturing TFT array substrate