KR100590918B1 - Method of manufacturing LCD - Google Patents

Method of manufacturing LCD Download PDF

Info

Publication number
KR100590918B1
KR100590918B1 KR1019990024609A KR19990024609A KR100590918B1 KR 100590918 B1 KR100590918 B1 KR 100590918B1 KR 1019990024609 A KR1019990024609 A KR 1019990024609A KR 19990024609 A KR19990024609 A KR 19990024609A KR 100590918 B1 KR100590918 B1 KR 100590918B1
Authority
KR
South Korea
Prior art keywords
metal film
gate
ito
electrode
forming
Prior art date
Application number
KR1019990024609A
Other languages
Korean (ko)
Other versions
KR20010004024A (en
Inventor
김규상
신원철
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990024609A priority Critical patent/KR100590918B1/en
Publication of KR20010004024A publication Critical patent/KR20010004024A/en
Application granted granted Critical
Publication of KR100590918B1 publication Critical patent/KR100590918B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히, 데이터 라인의 손상을 방지하기 위한 방법에 관한 것이다. 본 발명의 액정표시소자의 제조방법은, 절연성 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계; 상기 절연성 기판의 전면 상에 상기 게이트 전극을 포함한 게이트 라인이 덮혀지도록 게이트 절연막을 도포하는 단계; 상기 게이트 절연막 상에 반도체층과 오믹층을 차례로 형성하는 단계; 상기 오믹층 상에 배치되는 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계; 상기 결과물의 상부에 보호막을 도포하고, 선택적 식각 공정으로 상기 보호막에 상기 박막 트랜지스터의 소오스 전극을 노출시키는 콘택홀을 형성하는 단계; 및 상기 보호막 상에 ITO 금속막을 증착하고, 상기 ITO 금속막을 식각하여 상기 소오스 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법에 있어서, 상기 ITO 금속막은 비정질의 결정 구조를 갖도록 증착하고, 상기 ITO 금속막에 대한 식각은 옥살산과 황산알루미늄 용액 및 물의 혼합 용액으로 수행하는 것을 특징으로 한다. The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for preventing damage to a data line. A method of manufacturing a liquid crystal display device according to the present invention includes forming a gate line including a gate electrode on an insulating substrate; Applying a gate insulating film to cover a gate line including the gate electrode on an entire surface of the insulating substrate; Sequentially forming a semiconductor layer and an ohmic layer on the gate insulating film; Forming a data line including a source / drain electrode disposed on the ohmic layer; Applying a passivation layer on the resultant, and forming a contact hole exposing a source electrode of the thin film transistor on the passivation layer by a selective etching process; And depositing an ITO metal film on the passivation layer, and etching the ITO metal film to form a pixel electrode in contact with the source electrode, wherein the ITO metal film has an amorphous crystal structure. Deposition to have, and the etching for the ITO metal film is characterized in that it is carried out with a mixed solution of oxalic acid, aluminum sulfate solution and water.

Description

액정표시소자의 제조방법{Method of manufacturing LCD}Method of manufacturing liquid crystal display device {Method of manufacturing LCD}

도 1은 종래 기술에 따른 탑 ITO 구조의 박막 트랜지스터 어레이 기판을 도시한 단면도. 1 is a cross-sectional view showing a thin film transistor array substrate having a top ITO structure according to the prior art.

도 2는 본 발명의 실시예에 따른 탑 ITO 구조의 박막 트랜지스터 어레이 기판을 도시한 단면도. 2 is a cross-sectional view illustrating a thin film transistor array substrate having a top ITO structure according to an embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1 : 유리기판 2 : 게이트 전극1 glass substrate 2 gate electrode

3 : 게이트 절연막 4 : 반도체층3: gate insulating film 4: semiconductor layer

5 : 오믹층 6a : 소오스 전극5: ohmic layer 6a: source electrode

6b : 드레인 전극 10 : 박막 트랜지스터6b: drain electrode 10: thin film transistor

11 : 보호막 12 : 콘택홀11: protective film 12: contact hole

13 : 화소전극13: pixel electrode

본 발명은 액정표시소자의 제조방법에 관한 것으로, 특히, 데이터 라인의 손상을 방지하기 위한 방법에 관한 것이다. The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for preventing damage to a data line.

텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 박막 트랜지스터 액정표시소자(Thin Film Transistor Liquid Crystal Display : 이하, TFT LCD)는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점이 있기 때문에, CRT에 필적할만한 표시화면의 고화질화, 대형화 및 컬러화 등을 실현할 수 있다. Liquid crystal display devices used in display devices such as televisions and graphic displays have been developed in place of the CRT (Cathod-ray tube). In particular, thin film transistor liquid crystal displays (TFT LCDs) have the advantages of high-speed response characteristics and suitable for high pixel numbers, so that display screens comparable to CRTs are high in quality, large in size, and in color. Etc. can be realized.

이러한 TFT LCD는 TFT 및 화소전극이 형성된 TFT 어레이 기판과, 컬러필터 및 상대전극이 형성된 컬러필터 기판이 액정층의 개재하에 합착된 구조이다. Such a TFT LCD has a structure in which a TFT array substrate on which a TFT and a pixel electrode are formed, and a color filter substrate on which a color filter and a counter electrode are formed are bonded together through a liquid crystal layer.

한편, TFT 어레이 기판의 제조 공정을 단순화시키는 것은, 즉, 포토 공정의 수를 줄이는 것은 제조비용 측면에서 TFT LCD의 상용화에 크게 영향을 미친다. 따라서, 포토 공정의 수를 감소시키기 위한 여러 가지 구조들이 제안되고 있으며, 한 예로, 최근에는 ITO 금속막으로 이루어진 화소전극을 TFT 어레이 기판의 최상부에 배치시키는 탑 ITO 구조가 제안되고 있다. On the other hand, simplifying the manufacturing process of the TFT array substrate, that is, reducing the number of photo processes greatly affects the commercialization of the TFT LCD in terms of manufacturing cost. Accordingly, various structures for reducing the number of photo processes have been proposed. For example, recently, a top ITO structure in which a pixel electrode made of an ITO metal film is disposed on the top of a TFT array substrate has been proposed.

이러한 탑 ITO 구조는 TFT 어레이 기판은 5단계의 포토 공정에 의해 제작할 수 있기 때문에, 6 또는 7단계의 포토 공정을 요구하는 통상의 TFT 어레이 기판의 제조 공정 보다 그 제조공정의 단순화을 얻을 수 있으며, 이에 따라, 제조비용의 절감 효과를 얻을 수 있다. Since the top ITO structure can produce a TFT array substrate by a five-step photo process, the manufacturing process can be simplified rather than a conventional TFT array substrate manufacturing process requiring a six- or seven-step photo process. Therefore, the manufacturing cost can be reduced.

도 1은 종래 기술에 따른 탑 ITO 구조의 TFT 어레이 기판을 도시한 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다. 1 is a cross-sectional view illustrating a TFT array substrate having a top ITO structure according to the prior art, and the manufacturing method thereof will be described below with reference to the drawing.

먼저, 유리기판(1) 상에 게이트 전극(2)을 포함한 게이트 라인(도시안됨)을 형성하고, 이를 덮도록, 상기 유리기판(1)의 전면 상에 게이트 절연막(3)을 형성한 다. 그런다음, 상기 게이트 절연막(3) 상에 도핑되지 않은 비정질실리콘층으로 이루어진 반도체층(4)을 형성하고, 이러한 반도체층(4) 상에 도핑된 비정질실리콘층으로 이루어진 오믹층(5)을 형성한다. 이어서, 오믹층(5) 상에 데이터 라인용 금속막, 예를들어, 알루미늄 금속막을 증착하고, 상기 알루미늄 금속막을 패터닝하여 소오스/드레인 전극(6a, 6b)을 포함한 데이터 라인(도시안됨)을 형성하여, TFT(10)를 완성한다. First, a gate line (not shown) including the gate electrode 2 is formed on the glass substrate 1, and a gate insulating layer 3 is formed on the entire surface of the glass substrate 1 to cover the gate line. Then, a semiconductor layer 4 made of an undoped amorphous silicon layer is formed on the gate insulating film 3, and an ohmic layer 5 made of an amorphous silicon layer doped on the semiconductor layer 4 is formed. do. Subsequently, a metal film for a data line, for example, an aluminum metal film is deposited on the ohmic layer 5, and the aluminum metal film is patterned to form a data line (not shown) including source / drain electrodes 6a and 6b. Thus, the TFT 10 is completed.

그리고나서, 전체 상부에 p-SiNX로 이루어진 보호막(11)을 도포하고, 공지된 식각 공정을 통해, 상기 보호막(11)에 TFT(10)의 소오스 전극(6a)을 노출시키는 콘택홀(12)을 형성한 후, 이어서, 보호막(11) 상에 ITO 금속막을 증착하고, 이러한 ITO 금속막을 식각하여 TFT(10)의 소오스 전극(7a)과 콘택되는 화소전극(13)을 형성한다. Thereafter, the protective film 11 made of p-SiN X is applied to the entire upper portion, and the contact hole 12 exposing the source electrode 6a of the TFT 10 to the protective film 11 through a known etching process. ), An ITO metal film is subsequently deposited on the protective film 11, and the ITO metal film is etched to form a pixel electrode 13 in contact with the source electrode 7a of the TFT 10.

그러나, 상기와 같은 탑 ITO 구조의 TFT 어레이 기판의 제조시에는, 화소전극을 형성하기 위한 ITO 금속막의 식각시에 사용되는 식각 용액(이하, ITO 에천트라 칭함)에 의해, 도 1에 도시된 바와 같이, 소오스/드레인 전극(6a, 6b)을 포함한 데이터 라인의 손상이 발생되는 문제점이 있다. 도 1에서, 도면부호 A는 ITO 에천트에 의한 소오스/드레인 전극(6a, 6b)의 손상을 나타낸다. However, in the manufacture of the TFT array substrate having the top ITO structure as described above, as shown in FIG. 1 by the etching solution (hereinafter referred to as ITO etchant) used in etching the ITO metal film for forming the pixel electrode. Likewise, there is a problem that damage to the data line including the source / drain electrodes 6a and 6b occurs. In Fig. 1, reference numeral A denotes damage to the source / drain electrodes 6a and 6b by the ITO etchant.

자세하게, 탑 ITO 구조의 TFT 어레이 기판의 제조 공정중의 하나인 보호막의 형성시에는, 하부층의 표면 단차에 기인하여, 보호막의 스텝 커버리지 특성이 저하 되기 때문에, 소오스/드레인 전극을 포함하는 데이터 라인의 일부분이 보호막에 의해 덮혀지지 않게 되는 현상이 발생하게 되고, 또한, 보호막 내에는 그 증착시에 파티클, 또는, 스트레스에 의한 크랙이 발생하게 된다. 또한, ITO 에천트로서, 종래에는 염산 및 질산으로 이루어진 화학 용액을 사용하고 있는데, 이러한 ITO 에천트에 대해 알루미늄 금속막은 매우 취약한 특성을 보이고 있다.In detail, at the time of forming the protective film which is one of the manufacturing processes of the TFT array substrate of the top ITO structure, the step coverage characteristic of the protective film is lowered due to the surface step of the lower layer, so that the data line including the source / drain electrodes The phenomenon that a part is not covered by the protective film occurs, and in the protective film, particles or cracks due to stress are generated during the deposition. In addition, as an ITO etchant, a chemical solution composed of hydrochloric acid and nitric acid is conventionally used. An aluminum metal film exhibits very fragile characteristics with respect to the ITO etchant.

그런데, 상기와 같이 데이터 라인이 보호막에 의해 덮혀지지 않거나, 또는, 보호막 내에 파티클 및 크랙이 발생된 상태로 후속의 ITO 공정을 진행하게 되면, ITO 에천트는 파티클 및 크랙을 통해 알루미늄 금속막으로 침투하여 접촉하거나, 또는, 직접적으로 알루미늄 금속막과 접촉하게 되고, 이때, 알루미늄 금속막은 ITO 에천트를 구성하는 질산에 의해 산화되고, 아울러, 염산과 반응하여 부식된다. 그러므로, 데이터 라인의 손상이 발생하게 되고, 심한 경우에는 데이터 라인의 오픈이 발생하게 되기 때문에, TFT 어레이 기판의 신뢰성 및 제조수율의 저하가 발생하게 된다. However, if the data line is not covered by the protective film as described above, or if the subsequent ITO process is performed with particles and cracks generated in the protective film, the ITO etchant penetrates into the aluminum metal film through the particles and cracks. Or the aluminum metal film is in direct contact with the aluminum metal film, wherein the aluminum metal film is oxidized by nitric acid constituting the ITO etchant, and also reacts with hydrochloric acid to corrode. Therefore, damage to the data line occurs, and in some cases, openness of the data line occurs, resulting in a decrease in the reliability and manufacturing yield of the TFT array substrate.

따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 염산 및 질산으로 이루어진 ITO 에천트 대신에, 알루미늄 금속막에 미치는 영향이 적은 옥살산을 ITO 에천트로 이용함으로써, 데이터 라인의 손상을 방지할 수 있는 LCD의 제조방법을 제공하는데, 그 목적이 있다. Accordingly, the present invention devised to solve the above problems, by using oxalic acid having a small effect on the aluminum metal film as the ITO etchant instead of the ITO etchant consisting of hydrochloric acid and nitric acid, it is possible to prevent damage to the data line. To provide a method for manufacturing an LCD that can be, the object is.

상기와 같은 목적을 달성하기 위한 본 발명의 LCD의 제조방법은, 절연성 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계; 상기 절연성 기판의 전면 상에 상기 게이트 전극을 포함한 게이트 라인이 덮혀지도록 게이트 절연막을 도포하는 단계; 상기 게이트 절연막 상에 반도체층과 오믹층을 차례로 형성하는 단계; 상기 오믹층 상에 배치되는 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계; 상기 결과물의 상부에 보호막을 도포하고, 선택적 식각 공정으로 상기 보호막에 상기 박막 트랜지스터의 소오스 전극을 노출시키는 콘택홀을 형성하는 단계; 및 상기 보호막 상에 ITO 금속막을 증착하고, 상기 ITO 금속막을 식각하여 상기 소오스 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 LCD의 제조방법에 있어서, 상기 ITO 금속막은 비정질의 결정 구조를 갖도록 증착하고, 상기 ITO 금속막에 대한 식각은 옥살산과 황산알루미늄 용액 및 물의 혼합 용액으로 수행하는 것을 특징으로 한다. Method of manufacturing an LCD of the present invention for achieving the above object comprises the steps of forming a gate line including a gate electrode on an insulating substrate; Applying a gate insulating film to cover a gate line including the gate electrode on an entire surface of the insulating substrate; Sequentially forming a semiconductor layer and an ohmic layer on the gate insulating film; Forming a data line including a source / drain electrode disposed on the ohmic layer; Applying a passivation layer on the resultant, and forming a contact hole exposing a source electrode of the thin film transistor on the passivation layer by a selective etching process; And depositing an ITO metal film on the protective film, and etching the ITO metal film to form a pixel electrode in contact with the source electrode, wherein the ITO metal film has an amorphous crystal structure. After the deposition, the etching of the ITO metal film is performed using a mixed solution of oxalic acid, aluminum sulfate solution and water.

본 발명에 따르면, 알루미늄 금속막에 대한 손상이 적은 옥살산을 사용하여 ITO 금속막을 식각하기 때문에, 상기 ITO 금속막의 식각 공정시에 데이터 라인이 손상되는 것을 방지할 수 있다. According to the present invention, since the ITO metal film is etched using oxalic acid which has little damage to the aluminum metal film, it is possible to prevent the data line from being damaged during the etching process of the ITO metal film.

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 탑 ITO 구조의 TFT 어레이 기판을 도시한 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 나타낸다. 2 is a cross-sectional view illustrating a TFT array substrate having a top ITO structure according to an embodiment of the present invention. Here, the same parts as in Fig. 1 are designated by the same reference numerals.

먼저, 절연성 기판, 예컨데, 유리기판(1) 상에 공지된 방법으로 게이트 전극(22)을 포함한 게이트 라인(도시안됨)을 형성하고, 이러한 게이트 전극(22)을 덮도록, 유리기판(1)의 전면 상에 게이트 절연막(3)을 도포한다. 그런다음, 상기 게이트 절연막(23) 상에 도핑되지 않은 비정질실리콘층으로 이루어진 반도체층(4)을 형성하고, 상기 반도체층(4) 상에 이후에 형성될 소오스/드레인 전극과 상기 반도체층(4)과의 양호한 접촉 특성을 얻기 위하여, 도핑된 비정질실리콘층으로 이루어진 오믹층(5)을 형성한 후, 상기 오믹층(5) 상에 배치되는 소오스/드레인 전극(6a, 6b)을 포함한 데이터 라인(도시안됨)을 형성한다. 이때, 소오스/드레인 전극(6a, 6b)을 포함한 데이터 라인은 알루미늄 금속막으로 형성되며, 이 결과로, TFT(10)가 완성된다. First, the glass substrate 1 is formed on an insulating substrate, for example, the glass substrate 1, to form a gate line (not shown) including the gate electrode 22 by a known method, and to cover the gate electrode 22. The gate insulating film 3 is applied on the entire surface of the film. Then, a semiconductor layer 4 made of an undoped amorphous silicon layer is formed on the gate insulating film 23, and the source / drain electrodes and the semiconductor layer 4 to be formed later on the semiconductor layer 4. In order to obtain good contact characteristics with the N-type layer, a data line including source / drain electrodes 6a and 6b disposed on the ohmic layer 5 is formed after the ohmic layer 5 formed of the doped amorphous silicon layer is formed. (Not shown). At this time, the data line including the source / drain electrodes 6a and 6b is formed of an aluminum metal film, and as a result, the TFT 10 is completed.

계속해서, 상기 결과물의 상부에 TFT(10)를 보호하기 위하여, p-SiNX로 이루어진 보호막(11)을 도포하고, 상기 보호막(11)을 선택적으로 식각하여, 소오스 전극(6a)을 노출시키는 콘택홀(12)을 형성한다. 그리고나서, 보호막(11) 상에 ITO 금속막을 증착한 후, 상기 ITO 금속막을 식각하여 화소전극(13)을 형성한다. Subsequently, in order to protect the TFT 10 on top of the resultant, a protective film 11 made of p-SiN X is applied, and the protective film 11 is selectively etched to expose the source electrode 6a. The contact hole 12 is formed. Then, after depositing an ITO metal film on the protective film 11, the ITO metal film is etched to form a pixel electrode 13.

상기에서, ITO 금속막에 대한 식각 공정은, 유기산인 옥살산(C2H204) 용액과 황산알루미늄(Al2(SO4)3) 용액 및 물(H2O)이 5∼15:10∼15:70∼85의 중량비(wt%)로 혼합되어진 혼합 용액을 이용하여 수행한다. In the above, the etching process for the ITO metal film, the organic acid of oxalic acid (C 2 H 2 0 4 ) solution, aluminum sulfate (Al 2 (SO 4 ) 3 ) solution and water (H 2 O) 5 ~ 15:10 This is carried out using a mixed solution mixed at a weight ratio (wt%) of ˜15: 70 to 85.

이때, 종래에는 ITO 금속막에 대한 식각 공정이 수행되는 동안, ITO 에천트로 사용되는 염산과 질산에 의해 데이터 라인용 금속막인 알루미늄 금속막이 손상되고, 심한 경우에는 데이터 라인의 오픈 불량이 발생되지만, 본 발명의 실시예에서는 옥살산에 의해 알루미늄 금속막이 손상되는 정도가 적기 때문에, 데이터 라인 의 신뢰성을 확보할 수 있게 된다. At this time, while the etching process for the ITO metal film is conventionally performed, the aluminum metal film, which is the metal film for the data line, is damaged by hydrochloric acid and nitric acid used as the ITO etchant, and in some cases, the open defect of the data line is generated. In the embodiment of the present invention, since the aluminum metal film is less damaged by oxalic acid, it is possible to ensure the reliability of the data line.

또한, 황산알루미늄 용액은 에천트 내에서 Al3+ 이온이 포화되도록 하여, Al이 해리되는 반응을 억제시키기 때문에, 옥살산에 의해 알루미늄 금속막이 손상되는 것을 더욱 방지할 수 있다. In addition, since the aluminum sulfate solution causes Al 3+ ions to saturate in the etchant and suppresses the reaction of Al dissociation, it is possible to further prevent the aluminum metal film from being damaged by oxalic acid.

한편, 옥살산과 황산알루미늄 용액 및 물로 이루어진 에천트를 사용하여 ITO 금속막을 식각할 경우, 염산과 질산 및 물로 이루어진 에천트를 사용하는 종래의 방법에 비해서 식각 속도가 저하되기 때문에, 공정 시간이 증가되는 문제가 유발된다. On the other hand, when the ITO metal film is etched using an etchant consisting of oxalic acid, aluminum sulfate solution and water, the etching time is lowered compared to the conventional method using an etchant consisting of hydrochloric acid, nitric acid and water, thereby increasing the process time. The problem is caused.

따라서, 이러한 문제를 해결하기 위하여, 본 발명의 실시예에서는 ITO 금속막의 증착시에, 그 결정 구조가 비정질 상태가 되도록 한다. 이것은, 비정질의 ITO 금속막이 결정질의 ITO 금속막에 비해 그 식각 속도가 빠르기 때문이며, 이에 따라, 옥살산과 황산알루미늄 및 물로 이루어진 에천트를 사용하는 경우에 발생되는 식각 공정 시간의 지연을 보상할 수 있게 된다. Therefore, in order to solve this problem, in the embodiment of the present invention, when the ITO metal film is deposited, its crystal structure is brought to an amorphous state. This is because the amorphous ITO metal film has a faster etching rate than the crystalline ITO metal film, so that it is possible to compensate for the delay in the etching process time that occurs when an etchant composed of oxalic acid, aluminum sulfate, and water is used. do.

또한, 비정질의 ITO 금속막은 그 자체로 전도성이 부족하고, 아울러, 높은 저항을 나타내기 때문에, 이러한 비정질의 ITO 금속막을 화소전극의 재질로 이용하는 것을 곤란하다. 그러나, 탑 ITO 구조의 TFT 어레이 기판의 경우, 통상, TFT의 특성 향상을 위해 마지막 단계에서 수행하는 열처리시에, 상기한 비정질의 ITO 금속막에 대한 열처리를 함께 수행할 수 있기 때문에, 비정질의 ITO 금속막이 갖는 결함들은 보상될 수 있다. In addition, since the amorphous ITO metal film itself lacks conductivity and exhibits high resistance, it is difficult to use such an amorphous ITO metal film as the material of the pixel electrode. However, in the case of a TFT array substrate having a top ITO structure, an amorphous ITO can be performed together with the above-mentioned heat treatment for the amorphous ITO metal film at the time of the heat treatment performed in the last step to improve the characteristics of the TFT. Defects of the metal film can be compensated for.

이상에서와 같이, 본 발명은 알루미늄 금속막에 손상을 주는 염산 및 질산으로 이루어진 ITO 에천트 대신에 알루미늄에 대한 손상 정도가 적은 옥살산을 이용하여 ITO 금속막에 대한 식각 공정을 수행하기 때문에, 데이터 라인의 신뢰성을 확보할 수 있으며, 이에 따라, LCD의 제조수율을 향상시킬 수 있다.As described above, since the present invention performs the etching process for the ITO metal film using oxalic acid having a small degree of damage to aluminum instead of the ITO etchant consisting of hydrochloric acid and nitric acid which damage the aluminum metal film, the data line It is possible to secure the reliability of, thereby improving the manufacturing yield of the LCD.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (2)

절연성 기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계; 상기 절연성 기판의 전면 상에 상기 게이트 전극을 포함한 게이트 라인이 덮혀지도록 게이트 절연막을 도포하는 단계; 상기 게이트 절연막 상에 반도체층과 오믹층을 차례로 형성하는 단계; 상기 오믹층 상에 배치되는 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계; 상기 결과물의 상부에 보호막을 도포하고, 선택적 식각 공정으로 상기 보호막에 상기 박막 트랜지스터의 소오스 전극을 노출시키는 콘택홀을 형성하는 단계; 및 상기 보호막 상에 ITO 금속막을 증착하고, 상기 ITO 금속막을 식각하여 상기 소오스 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 액정표시소자의 제조방법에 있어서, Forming a gate line including a gate electrode on the insulating substrate; Applying a gate insulating film to cover a gate line including the gate electrode on an entire surface of the insulating substrate; Sequentially forming a semiconductor layer and an ohmic layer on the gate insulating film; Forming a data line including a source / drain electrode disposed on the ohmic layer; Applying a passivation layer on the resultant, and forming a contact hole exposing a source electrode of the thin film transistor on the passivation layer by a selective etching process; And depositing an ITO metal film on the passivation layer, and etching the ITO metal film to form a pixel electrode in contact with the source electrode. 상기 ITO 금속막은 비정질의 결정 구조를 갖도록 증착하고, 상기 ITO 금속막에 대한 식각은 옥살산과 황산알루미늄 용액 및 물의 혼합 용액으로 수행하는 것을 특징으로 하는 액정표시소자의 제조방법. The ITO metal film is deposited to have an amorphous crystal structure, and the etching of the ITO metal film is performed by a mixed solution of oxalic acid, aluminum sulfate solution and water. 제 1 항에 있어서, 상기 옥살산과 황산알루미늄 용액 및 물은 The method of claim 1, wherein the oxalic acid and aluminum sulfate solution and water 5∼15 : 10∼15 : 70∼85의 중량비로 혼합되어진 것을 특징으로 하는 액정표시소자의 제조방법.A method for producing a liquid crystal display device, characterized by mixing at a weight ratio of 5 to 15: 10 to 15: 70 to 85.
KR1019990024609A 1999-06-28 1999-06-28 Method of manufacturing LCD KR100590918B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024609A KR100590918B1 (en) 1999-06-28 1999-06-28 Method of manufacturing LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024609A KR100590918B1 (en) 1999-06-28 1999-06-28 Method of manufacturing LCD

Publications (2)

Publication Number Publication Date
KR20010004024A KR20010004024A (en) 2001-01-15
KR100590918B1 true KR100590918B1 (en) 2006-06-19

Family

ID=19595829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024609A KR100590918B1 (en) 1999-06-28 1999-06-28 Method of manufacturing LCD

Country Status (1)

Country Link
KR (1) KR100590918B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448868B1 (en) * 2002-07-10 2004-09-18 동우 화인켐 주식회사 Etchant composition for amorphous ito
KR20040005457A (en) * 2002-07-10 2004-01-16 동우 화인켐 주식회사 Advanced etchant composition for ito or amorphous ito
US7316784B2 (en) 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof

Also Published As

Publication number Publication date
KR20010004024A (en) 2001-01-15

Similar Documents

Publication Publication Date Title
US6075257A (en) Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
US7479415B2 (en) Fabrication method of polycrystalline silicon liquid crystal display device
JP2001166336A (en) Method of producing liquid crystal display device and method of forming wires in liquid crystal display device
KR100590918B1 (en) Method of manufacturing LCD
KR100590917B1 (en) Method of manufacturing LCD
KR100289649B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
KR20010004016A (en) Method of manufacturing TFT-LCD
KR100341122B1 (en) Gate electrode formation method of thin film transistor
KR101002470B1 (en) Method for manufacturing lcd
KR100527086B1 (en) Method for manufacturing liquid crystal display device
KR100375734B1 (en) Method of manufacturing TFT array substrate
KR20060021531A (en) Method for fabricating array substrate of tft-lcd
KR20000003756A (en) Thin film transistor and method thereof
KR100336899B1 (en) Manufacturing Method of Thin Film Transistor Liquid Crystal Display Device
KR100590916B1 (en) Method of manufacturing TFT array substrate
KR100577788B1 (en) Method for fabricating TFT array substrate of TFT-LCD
KR20010004020A (en) Method of manufacturing TFT array substrate
KR100559218B1 (en) Method of manufacturing TFT array substrate
KR101010442B1 (en) Fabrication method of polycrystalline thin film transistor
KR100658064B1 (en) Method for manufacturing liquide crystal display device with thin film transistor
KR100577786B1 (en) Method for forming gate line of TFT-LCD
KR20000045306A (en) Method for fabricating tft lcd device
KR100852831B1 (en) Method for manufacturing array substrate of liquid crystal display
KR100701654B1 (en) Method for forming data line of LCD
KR100577777B1 (en) Method for forming transfer of TFT LCD

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140519

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170523

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 14

EXPY Expiration of term