JPH0529387A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0529387A JPH0529387A JP18065491A JP18065491A JPH0529387A JP H0529387 A JPH0529387 A JP H0529387A JP 18065491 A JP18065491 A JP 18065491A JP 18065491 A JP18065491 A JP 18065491A JP H0529387 A JPH0529387 A JP H0529387A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- semiconductor chip
- solder bump
- chip
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】従来の半田バンプによる半導体チップ接合法に
おける半導体チップの位置合わせを不要とし作業を簡略
化すると同時に位置合わせ精度を保つようにする。 【構成】回路パターンおよび半田バンプ接合部のある第
１のシリコン基板１Ａへ、半導体チップをはめこむ為の
開口部６のある第２のシリコン基板１Ｂを接着し、次で
半導体チップ５をはめこみ、加熱して接合する。次でフ
ォトレジスト膜７を半導体チップ５上にのみ形成したの
ち、第２のシリコン基板１Ｂを除去する。
おける半導体チップの位置合わせを不要とし作業を簡略
化すると同時に位置合わせ精度を保つようにする。 【構成】回路パターンおよび半田バンプ接合部のある第
１のシリコン基板１Ａへ、半導体チップをはめこむ為の
開口部６のある第２のシリコン基板１Ｂを接着し、次で
半導体チップ５をはめこみ、加熱して接合する。次でフ
ォトレジスト膜７を半導体チップ５上にのみ形成したの
ち、第２のシリコン基板１Ｂを除去する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、低融点半田バンプ付半導体チップを、回路
パターンおよび半田バンプ接合部のあるシリコン基板へ
接合する半導体装置の製造方法に関する。
関し、特に、低融点半田バンプ付半導体チップを、回路
パターンおよび半田バンプ接合部のあるシリコン基板へ
接合する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、半田バンプ付半導体チップを、回
路パターンおよび半田バンプ接合部のあるシリコン基板
へ接合する従来の半導体装置の製造の製造方法を図２を
用いて説明する。
路パターンおよび半田バンプ接合部のあるシリコン基板
へ接合する従来の半導体装置の製造の製造方法を図２を
用いて説明する。
【０００３】まず図２（ａ）に示すように、半田バンプ
接合部の導体パターン３のあるシリコン基板１を用意
し、次で図２（ｂ）に示すように、低融点半田バンプ付
の半導体チップ５を、位置あわせによって、半田バンプ
４をシリコン基板１の半田バンプ接合部の導体パターン
３に合わせ、治具等で固定しながら加熱し、半田バンプ
部を融解させて、導体パターン３に接合させていた。
接合部の導体パターン３のあるシリコン基板１を用意
し、次で図２（ｂ）に示すように、低融点半田バンプ付
の半導体チップ５を、位置あわせによって、半田バンプ
４をシリコン基板１の半田バンプ接合部の導体パターン
３に合わせ、治具等で固定しながら加熱し、半田バンプ
部を融解させて、導体パターン３に接合させていた。
【０００４】
【発明が解決しようとする課題】上述した従来の接合方
法では、半導体チップ５とシリコン基板１の半田バンプ
接合部の導体パターン３の位置合わせに関して、合って
いるかどうかはシリコンが不透明であるため、直接観察
できなかった。そのため、パターンの位置合わせの確認
には、半導体チップ５とシリコン基板１の相対的位置関
係の測定や、電気的特性に悪い影響を与えるおそれのあ
るＸ線撮影等によらなければならず、マウント時の作業
性がよくないという欠点がある。
法では、半導体チップ５とシリコン基板１の半田バンプ
接合部の導体パターン３の位置合わせに関して、合って
いるかどうかはシリコンが不透明であるため、直接観察
できなかった。そのため、パターンの位置合わせの確認
には、半導体チップ５とシリコン基板１の相対的位置関
係の測定や、電気的特性に悪い影響を与えるおそれのあ
るＸ線撮影等によらなければならず、マウント時の作業
性がよくないという欠点がある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、回路パターンおよび半田バンプ接合部のある
第１のシリコン基板上に半導体チップがはめこめる開口
部を有する第２のシリコン基板を接着する工程と、前記
開口部内に半導体チップをはめこみ加熱してこの半導体
チップの半田バンプと前記第１のシリコン基板の半田バ
ンプ接合部とを接合する工程と、接合された前記半導体
チップの上のみにフォトレジスト膜を形成したのちこの
フォトレジスト膜をマスクとし前記第２のシリコン基板
を選択的にエッチングし除去する工程とを含むものであ
る。
造方法は、回路パターンおよび半田バンプ接合部のある
第１のシリコン基板上に半導体チップがはめこめる開口
部を有する第２のシリコン基板を接着する工程と、前記
開口部内に半導体チップをはめこみ加熱してこの半導体
チップの半田バンプと前記第１のシリコン基板の半田バ
ンプ接合部とを接合する工程と、接合された前記半導体
チップの上のみにフォトレジスト膜を形成したのちこの
フォトレジスト膜をマスクとし前記第２のシリコン基板
を選択的にエッチングし除去する工程とを含むものであ
る。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は、本発明の一実施例を説明す
るための半導体チップの断面図である。
る。図１（ａ）〜（ｄ）は、本発明の一実施例を説明す
るための半導体チップの断面図である。
【０００７】まず図１（ａ）に示すように、回路パター
ンおよび半田バンプ接合部の導体パターン３のある第１
のシリコン基板１Ａに、マウントする半導体チップと同
寸法の開口部６を有し、第１のシリコン基板と同寸法の
第２のシリコン基板１Ｂを接着剤２によって接着する。
次に図１（ｂ）に示すように、開口部６に半田バンプ４
のある半導体チップ５をはめこむ。次で熱処理により半
田バンプ接合部の導体パターン３と半田バンプ４を接合
する。
ンおよび半田バンプ接合部の導体パターン３のある第１
のシリコン基板１Ａに、マウントする半導体チップと同
寸法の開口部６を有し、第１のシリコン基板と同寸法の
第２のシリコン基板１Ｂを接着剤２によって接着する。
次に図１（ｂ）に示すように、開口部６に半田バンプ４
のある半導体チップ５をはめこむ。次で熱処理により半
田バンプ接合部の導体パターン３と半田バンプ４を接合
する。
【０００８】次に図１（ｃ）に示すように、第２のシリ
コン基板１Ｂと半導体チップ５上にフォトレジスト膜７
を形成したのちパターニングし、半導体チップ５上にの
み残す。次に図１（ｄ）に示すように、このフォトレジ
スト膜７をマスクとして第２のシリコン基板１Ｂをエッ
チングする。次でフォトレジスト膜７を剥離することに
より第１のシリコン基板１Ａに半導体チップ５が接合さ
れた半導体装置が完成する。
コン基板１Ｂと半導体チップ５上にフォトレジスト膜７
を形成したのちパターニングし、半導体チップ５上にの
み残す。次に図１（ｄ）に示すように、このフォトレジ
スト膜７をマスクとして第２のシリコン基板１Ｂをエッ
チングする。次でフォトレジスト膜７を剥離することに
より第１のシリコン基板１Ａに半導体チップ５が接合さ
れた半導体装置が完成する。
【０００９】
【発明の効果】以上説明したように本発明によれば、半
導体チップと回路パターンおよび半田バンプ接合部のあ
るシリコン基板との位置合わせが不要になるため、半導
体装置の製造工程における作業性を向上させることがで
きるという効果を有する。
導体チップと回路パターンおよび半田バンプ接合部のあ
るシリコン基板との位置合わせが不要になるため、半導
体装置の製造工程における作業性を向上させることがで
きるという効果を有する。
【図１】本発明の一実施例を説明するための半導体チッ
プの断面図。
プの断面図。
【図２】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ シリコン基板 １Ａ 第１のシリコン基板 １Ｂ 第２のシリコン基板 ２ 接着剤 ３ 導体パターン ４ 半田バンプ ５ 半導体チップ ６ 開口部 ７ フォトレジスト膜
Claims (1)
- 【特許請求の範囲】 【請求項１】 回路パターンおよび半田バンプ接合部の
ある第１のシリコン基板上に半導体チップがはめこめる
開口部を有する第２のシリコン基板を接着する工程と、
前記開口部内に半導体チップをはめこみ加熱してこの半
導体チップの半田バンプと前記第１のシリコン基板の半
田バンプ接合部とを接合する工程と、接合された前記半
導体チップの上のみにフォトレジスト膜を形成したのち
このフォトレジスト膜をマスクとし前記第２のシリコン
基板を選択的にエッチングし除去する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18065491A JPH0529387A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18065491A JPH0529387A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529387A true JPH0529387A (ja) | 1993-02-05 |
Family
ID=16086985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18065491A Pending JPH0529387A (ja) | 1991-07-22 | 1991-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529387A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0723171A2 (en) * | 1995-01-23 | 1996-07-24 | Hitachi, Ltd. | Optical module |
-
1991
- 1991-07-22 JP JP18065491A patent/JPH0529387A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0723171A2 (en) * | 1995-01-23 | 1996-07-24 | Hitachi, Ltd. | Optical module |
| EP0723171A3 (en) * | 1995-01-23 | 1997-04-09 | Hitachi Ltd | Optical module |
| US5675684A (en) * | 1995-01-23 | 1997-10-07 | Hitachi, Ltd. | Optical module having semiconductor elements fixedly mounted thereon with improved accuracy |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284796A (en) | Process for flip chip connecting a semiconductor chip | |
| US7345349B2 (en) | Solid state imaging device and producing method thereof | |
| US7358114B2 (en) | Semiconductor device substrate, semiconductor device, and manufacturing method thereof | |
| JPH05190598A (ja) | 半導体チップ整合用の光形成可能な型板 | |
| JPH02155242A (ja) | 半田を除去するための方法及び装置 | |
| US6763585B2 (en) | Method for producing micro bump | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JPH0529387A (ja) | 半導体装置の製造方法 | |
| US6838312B2 (en) | Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips | |
| JP3801300B2 (ja) | 半導体装置の製造方法 | |
| JPH0362935A (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JP2000036656A (ja) | 薄膜ジャンパ―コネクタの基板への組み付け方法 | |
| JPS63143851A (ja) | 半導体装置 | |
| JPH0964093A (ja) | 電子部品 | |
| JPH06310569A (ja) | 半導体素子のフェースダウンボンディング法 | |
| JPH09181491A (ja) | 半導体装置の実装方法及び実装構造 | |
| JPH11345833A (ja) | 電子部品の製造方法 | |
| JPH04328857A (ja) | プリップチップ及びその接続方法 | |
| KR100431282B1 (ko) | 반도체칩의 픽업 방법 및 이를 위한 클램프 | |
| JP2001156111A (ja) | 半導体装置の組立方法 | |
| JP2867547B2 (ja) | 導電突起の形成方法 | |
| JP3178132B2 (ja) | Ｌｏｃ型半導体装置の製造方法 | |
| JPH07273267A (ja) | リードの接合方法 | |
| JPH07201894A (ja) | 電子部品搭載装置の製造方法 | |
| KR20020046776A (ko) | 칩스케일 패키지의 회로기판에의 실장구조 |