JPH05289661A - 効果付加装置を内蔵した音源集積回路 - Google Patents
効果付加装置を内蔵した音源集積回路Info
- Publication number
- JPH05289661A JPH05289661A JP4085263A JP8526392A JPH05289661A JP H05289661 A JPH05289661 A JP H05289661A JP 4085263 A JP4085263 A JP 4085263A JP 8526392 A JP8526392 A JP 8526392A JP H05289661 A JPH05289661 A JP H05289661A
- Authority
- JP
- Japan
- Prior art keywords
- tone signal
- sound source
- output
- musical tone
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
(57)【要約】
【目的】 効果付加用のDSPを内蔵する音源LSIを
含む複数チップの音源LSIを使用してシステムを構成
する場合に、専用のDSPチップを使用せずとも、高品
質の効果付加処理を可能とすることを目的とする。 【構成】 マスター用とスレーブ用の各音源LSI10
4、105において、楽音信号発生器からの時分割楽音
信号が、各チャネル毎に4つの異なるグループに分けら
れて、それぞれ異なる係数で重み付けられ、累算され
る。マスター用音源LSI105で得られた4種類の累
算出力は、スレーブ用音源LSI104に転送され、そ
こで、スレーブ自身によって得られた各累算出力と加算
される。その加算結果は、スレーブ用音源LSI内10
4のDSPで効果付加処理が施された後、マスター用音
源LSI105に転送され、そこのDSPでさらに効果
付加が施される。その出力は、D/A変換器108へ出
力される。
含む複数チップの音源LSIを使用してシステムを構成
する場合に、専用のDSPチップを使用せずとも、高品
質の効果付加処理を可能とすることを目的とする。 【構成】 マスター用とスレーブ用の各音源LSI10
4、105において、楽音信号発生器からの時分割楽音
信号が、各チャネル毎に4つの異なるグループに分けら
れて、それぞれ異なる係数で重み付けられ、累算され
る。マスター用音源LSI105で得られた4種類の累
算出力は、スレーブ用音源LSI104に転送され、そ
こで、スレーブ自身によって得られた各累算出力と加算
される。その加算結果は、スレーブ用音源LSI内10
4のDSPで効果付加処理が施された後、マスター用音
源LSI105に転送され、そこのDSPでさらに効果
付加が施される。その出力は、D/A変換器108へ出
力される。
Description
【0001】
【産業上の利用分野】本発明は、電子楽器等における楽
音を発生するための、効果付加装置を内蔵した音源集積
回路に関する。
音を発生するための、効果付加装置を内蔵した音源集積
回路に関する。
【0002】
【従来の技術】近年、LSI技術の飛躍的な向上により
1チップのLSI内に複数の機能を持たせることが可能
となり、例えば電子楽器の場合、1チップの音源LSI
中に、エフェクタ用のディジタル信号処理装置(DS
P:digital signal processor)などを内蔵させること
が行われている。
1チップのLSI内に複数の機能を持たせることが可能
となり、例えば電子楽器の場合、1チップの音源LSI
中に、エフェクタ用のディジタル信号処理装置(DS
P:digital signal processor)などを内蔵させること
が行われている。
【0003】その結果、例えば高品質なリバーブなどの
エフェクタが、低価格の普及システムでも実現されるよ
うになった。図10は、音源LSIを1チップ使用し
た、従来の電子鍵盤楽器の全体構成図である。
エフェクタが、低価格の普及システムでも実現されるよ
うになった。図10は、音源LSIを1チップ使用し
た、従来の電子鍵盤楽器の全体構成図である。
【0004】図10において、CPU(中央演算制御装
置)1003が、鍵盤1001、スイッチ部1002の
状態を走査し、それらの走査結果に基づいて、音源LS
I1004の発音を制御する。音源LSI1004は、
CPU1003の命令により楽音信号を生成し、RAM
(Random Access Memoy) 1005をタイムディレイ用メ
モリとして、上記楽音信号にエフェクト処理を施し、そ
の結果得られるディジタルの楽音信号をD/A変換器1
006に出力する。D/A変換器1006は、そのディ
ジタル楽音信号をアナログ信号に変換し、それに基づく
楽音がアンプ1007を介してスピーカ1008から放
音される。
置)1003が、鍵盤1001、スイッチ部1002の
状態を走査し、それらの走査結果に基づいて、音源LS
I1004の発音を制御する。音源LSI1004は、
CPU1003の命令により楽音信号を生成し、RAM
(Random Access Memoy) 1005をタイムディレイ用メ
モリとして、上記楽音信号にエフェクト処理を施し、そ
の結果得られるディジタルの楽音信号をD/A変換器1
006に出力する。D/A変換器1006は、そのディ
ジタル楽音信号をアナログ信号に変換し、それに基づく
楽音がアンプ1007を介してスピーカ1008から放
音される。
【0005】つぎに、図11は高級システムにおいて音
色やポリフォニック数などについて普及システムと差別
化を図るために、音源LSIを2チップ使用した、従来
の電子鍵盤楽器の全体構成図である。
色やポリフォニック数などについて普及システムと差別
化を図るために、音源LSIを2チップ使用した、従来
の電子鍵盤楽器の全体構成図である。
【0006】図11において、CPU1103は鍵盤1
101、スイッチ部1102の状態を走査し、それらの
走査結果に基づいて、音源LSI1104、1105の
発音を制御する。音源LSI1104、1105は、C
PU1103の命令により楽音信号を生成し、それぞれ
の楽音信号出力をエフェクト処理用のDSP1106に
送る。DSP1106としては、図10の音源LSI1
004に内蔵されたDSPに比べ、より高品質のDSP
が用いられる。
101、スイッチ部1102の状態を走査し、それらの
走査結果に基づいて、音源LSI1104、1105の
発音を制御する。音源LSI1104、1105は、C
PU1103の命令により楽音信号を生成し、それぞれ
の楽音信号出力をエフェクト処理用のDSP1106に
送る。DSP1106としては、図10の音源LSI1
004に内蔵されたDSPに比べ、より高品質のDSP
が用いられる。
【0007】つぎに、DSP1106はディレイ用のR
AM1107を用いて、音源LSI1104、1105
から送られてき楽音信号にエフェクト処理を施す。その
結果得られるディジタルの楽音信号は、D/A変換器1
108でアナログ信号に変換され、アンプ1109を介
してスピーカ1110から楽音として放音される。
AM1107を用いて、音源LSI1104、1105
から送られてき楽音信号にエフェクト処理を施す。その
結果得られるディジタルの楽音信号は、D/A変換器1
108でアナログ信号に変換され、アンプ1109を介
してスピーカ1110から楽音として放音される。
【0008】
【発明が解決しようとする課題】以上のように、高級シ
ステムで音源LSIを複数チップ使用する場合は、高品
質のエフェクト処理を行うために、性能の高い高価な専
用DSPを用いなければならず、そのためシステム全体
が大きくなり、またコストアップをまねき、音源LSI
を数多く使用するのに問題があった。
ステムで音源LSIを複数チップ使用する場合は、高品
質のエフェクト処理を行うために、性能の高い高価な専
用DSPを用いなければならず、そのためシステム全体
が大きくなり、またコストアップをまねき、音源LSI
を数多く使用するのに問題があった。
【0009】本発明の課題は、効果付加用のDSPなど
を内蔵する音源LSIを含む複数チップの音源LSIを
使用してシステムを構成する場合に、専用のDSPチッ
プを使用せずとも、高品質の効果付加処理を可能とする
ことにある。
を内蔵する音源LSIを含む複数チップの音源LSIを
使用してシステムを構成する場合に、専用のDSPチッ
プを使用せずとも、高品質の効果付加処理を可能とする
ことにある。
【0010】
【課題を解決するための手段】本発明の第1の態様は、
効果付加装置を内蔵した音源集積回路として、以下のよ
うな構成を有する。
効果付加装置を内蔵した音源集積回路として、以下のよ
うな構成を有する。
【0011】まず、楽音信号を生成する楽音信号生成手
段を有する。この手段は、PCM音源方式、周波数変調
音源方式、位相変調音源方式、倍音加算音源方式などに
基づいて楽音信号を生成する。
段を有する。この手段は、PCM音源方式、周波数変調
音源方式、位相変調音源方式、倍音加算音源方式などに
基づいて楽音信号を生成する。
【0012】つぎに、外部から入力される第1の楽音信
号を入力する第1の入力手段を有する。この手段は、例
えば外部の音源LSIなどからシリアルデータ形式で入
力される第1の楽音信号を入力して自集積回路内で使用
されるパラレルデータ形式に変換するシリパル−パラレ
ル変換手段を有する。
号を入力する第1の入力手段を有する。この手段は、例
えば外部の音源LSIなどからシリアルデータ形式で入
力される第1の楽音信号を入力して自集積回路内で使用
されるパラレルデータ形式に変換するシリパル−パラレ
ル変換手段を有する。
【0013】また、楽音信号生成手段で生成された楽音
信号と、外部から第1の入力手段を介して入力される第
1の楽音信号とを混合する混合手段を有する。つづい
て、外部から入力される第2の楽音信号を入力する第2
の入力手段を有する。この手段は、例えば外部のDSP
などからシリアルデータ形式で入力される第2の楽音信
号を入力して自集積回路内で使用されるパラレルデータ
形式に変換するシリパル−パラレル変換手段を有する。
信号と、外部から第1の入力手段を介して入力される第
1の楽音信号とを混合する混合手段を有する。つづい
て、外部から入力される第2の楽音信号を入力する第2
の入力手段を有する。この手段は、例えば外部のDSP
などからシリアルデータ形式で入力される第2の楽音信
号を入力して自集積回路内で使用されるパラレルデータ
形式に変換するシリパル−パラレル変換手段を有する。
【0014】さらに、混合手段の出力または第2の入力
手段の出力の何れかを選択する選択手段を有する。加え
て、選択手段からの出力に対してコーラス効果、リバー
ブ効果などの音響効果を付加する効果付加手段を有す
る。この手段は、例えば音源集積回路内に配置されるデ
ィジタル信号処理装置によって実現される。
手段の出力の何れかを選択する選択手段を有する。加え
て、選択手段からの出力に対してコーラス効果、リバー
ブ効果などの音響効果を付加する効果付加手段を有す
る。この手段は、例えば音源集積回路内に配置されるデ
ィジタル信号処理装置によって実現される。
【0015】そして、効果付加手段から得られる楽音信
号を例えばシリアルデータ形式で外部の音源LSIまた
はD/A変換器などに出力する第1の出力手段を有す
る。本発明の第2の態様は、効果付加装置を内蔵した音
源集積回路として、以下のような構成を有する。
号を例えばシリアルデータ形式で外部の音源LSIまた
はD/A変換器などに出力する第1の出力手段を有す
る。本発明の第2の態様は、効果付加装置を内蔵した音
源集積回路として、以下のような構成を有する。
【0016】まず、本発明の第1の態様の場合と同様の
楽音信号生成手段、第1の入力手段、混合手段、第2の
入力手段、選択手段、効果付加手段、および第1の出力
手段を有する。
楽音信号生成手段、第1の入力手段、混合手段、第2の
入力手段、選択手段、効果付加手段、および第1の出力
手段を有する。
【0017】つぎに、混合手段の出力を外部に出力する
第2の出力手段を有する。この手段は、例えば混合手段
のパラレルデータ形式の出力をシリアルデータ形式に変
換して外部に出力するパラレル−シリアル変換手段を有
する。
第2の出力手段を有する。この手段は、例えば混合手段
のパラレルデータ形式の出力をシリアルデータ形式に変
換して外部に出力するパラレル−シリアル変換手段を有
する。
【0018】本発明の第3の態様は、効果付加装置を内
蔵した音源集積回路として、以下のような構成を有す
る。まず、複数の時分割された楽音信号を生成する楽音
信号生成手段を有する。この手段は、本発明の第1の態
様の場合と同様の種々の音源方式で、例えば16音ポリ
フォニックの楽音信号を生成する。
蔵した音源集積回路として、以下のような構成を有す
る。まず、複数の時分割された楽音信号を生成する楽音
信号生成手段を有する。この手段は、本発明の第1の態
様の場合と同様の種々の音源方式で、例えば16音ポリ
フォニックの楽音信号を生成する。
【0019】つぎに、外部から入力される複数のグルー
プに分配された第1の楽音信号を入力する第1の入力手
段を有する。この手段は、例えば左チャネル信号、右チ
ャネル信号、第1エフェクト信号、第2エフェクト信号
の4つのグループなどに分配して累算された第1の楽音
信号を外部の音源LSIなどから入力する。このとき、
本発明の第1の態様の場合と同様、この手段は、例えば
外部からシリアルデータ形式で順次入力される上記各楽
音信号を入力して自集積回路内で使用されるパラレルデ
ータ形式に変換するシリパル−パラレル変換手段を有す
る。
プに分配された第1の楽音信号を入力する第1の入力手
段を有する。この手段は、例えば左チャネル信号、右チ
ャネル信号、第1エフェクト信号、第2エフェクト信号
の4つのグループなどに分配して累算された第1の楽音
信号を外部の音源LSIなどから入力する。このとき、
本発明の第1の態様の場合と同様、この手段は、例えば
外部からシリアルデータ形式で順次入力される上記各楽
音信号を入力して自集積回路内で使用されるパラレルデ
ータ形式に変換するシリパル−パラレル変換手段を有す
る。
【0020】つぎに、自集積回路内の楽音信号生成手段
で生成された複数の時分割された楽音信号を上述した複
数のグループに分配する分配手段を有する。この手段
は、サンプリング区間毎に、各時分割チャネルの楽音信
号にそれぞれ各グループに対応した係数を乗算し、各乗
算結果を各グループ毎に累算する。
で生成された複数の時分割された楽音信号を上述した複
数のグループに分配する分配手段を有する。この手段
は、サンプリング区間毎に、各時分割チャネルの楽音信
号にそれぞれ各グループに対応した係数を乗算し、各乗
算結果を各グループ毎に累算する。
【0021】また、分配手段で複数のグループに分配さ
れた楽音信号と、外部から第1の入力手段を介して入力
される複数のグループに分配された第1の楽音信号と
を、各グループ毎に混合する混合手段を有する。
れた楽音信号と、外部から第1の入力手段を介して入力
される複数のグループに分配された第1の楽音信号と
を、各グループ毎に混合する混合手段を有する。
【0022】つづいて、外部から入力される複数のグル
ープに分配された第2の楽音信号を入力する第2の入力
手段を有する。この手段は、前述した4つのグループな
どに分配して累算された第2の楽音信号を外部の音源L
SI内のDSPなどから入力する。このとき、本発明の
第1の態様の場合と同様、この手段は、外部からシリア
ルデータ形式で入力される第2の楽音信号を入力して自
集積回路内で使用されるパラレルデータ形式に変換する
シリパル−パラレル変換手段を有する。
ープに分配された第2の楽音信号を入力する第2の入力
手段を有する。この手段は、前述した4つのグループな
どに分配して累算された第2の楽音信号を外部の音源L
SI内のDSPなどから入力する。このとき、本発明の
第1の態様の場合と同様、この手段は、外部からシリア
ルデータ形式で入力される第2の楽音信号を入力して自
集積回路内で使用されるパラレルデータ形式に変換する
シリパル−パラレル変換手段を有する。
【0023】さらに、混合手段の複数のグループ毎の出
力または第2の入力手段の複数のグループ毎の出力の何
れかを選択する選択手段を有する。加えて、選択手段か
らの複数のグループ毎の出力に対して音響効果を付加す
る効果付加手段を有する。この手段は、例えば前述した
第1エフェクト信号、第2エフェクト信号に対して、そ
れぞれ別特性のコーラス効果、リバーブ効果などを付加
し、その結果得られる2系統の信号を前述した左チャネ
ル信号、右チャネル信号とともに、4つのグループの楽
音信号として出力する。この手段は、本発明の第1の態
様の場合と同様、例えば音源集積回路内に配置されるデ
ィジタル信号処理装置によって実現される。
力または第2の入力手段の複数のグループ毎の出力の何
れかを選択する選択手段を有する。加えて、選択手段か
らの複数のグループ毎の出力に対して音響効果を付加す
る効果付加手段を有する。この手段は、例えば前述した
第1エフェクト信号、第2エフェクト信号に対して、そ
れぞれ別特性のコーラス効果、リバーブ効果などを付加
し、その結果得られる2系統の信号を前述した左チャネ
ル信号、右チャネル信号とともに、4つのグループの楽
音信号として出力する。この手段は、本発明の第1の態
様の場合と同様、例えば音源集積回路内に配置されるデ
ィジタル信号処理装置によって実現される。
【0024】そして、効果付加手段から得られる楽音信
号を例えばシリアルデータ形式で外部の音源LSIまた
はD/A変換器などに出力する第1の出力手段を有す
る。本発明の第4の態様は、効果付加装置を内蔵した音
源集積回路として、以下のような構成を有する。
号を例えばシリアルデータ形式で外部の音源LSIまた
はD/A変換器などに出力する第1の出力手段を有す
る。本発明の第4の態様は、効果付加装置を内蔵した音
源集積回路として、以下のような構成を有する。
【0025】まず、本発明の第3の態様の場合と同様の
楽音信号生成手段、第1の入力手段、分配手段、混合手
段、第2の入力手段、選択手段、効果付加手段、および
第1の出力手段を有する。
楽音信号生成手段、第1の入力手段、分配手段、混合手
段、第2の入力手段、選択手段、効果付加手段、および
第1の出力手段を有する。
【0026】つぎに、混合手段の複数のグループ毎の出
力を外部に出力する第2の出力手段を有する。この手段
は、本発明の第2の態様の場合と同様、例えば混合手段
のパラレルデータ形式の各グループ毎の出力をそれぞれ
シリアルデータ形式に変換して順次外部に出力するパラ
レル−シリアル変換手段を有する。
力を外部に出力する第2の出力手段を有する。この手段
は、本発明の第2の態様の場合と同様、例えば混合手段
のパラレルデータ形式の各グループ毎の出力をそれぞれ
シリアルデータ形式に変換して順次外部に出力するパラ
レル−シリアル変換手段を有する。
【0027】
【作用】本発明の第1の態様または第3の態様では、音
源集積回路内の楽音信号生成手段によって生成される楽
音信号は、混合手段によって、外部から第1の入力手段
を介して入力される第1の楽音信号と混合することがで
きる。一方、外部からは第2の入力手段を介して楽音信
号を入力することができる。そして、選択手段によって
混合手段の出力または第2の入力手段の出力の何れかを
選択し、選択された出力に対して音源集積回路内の効果
付加手段で音響効果を付加し、その出力を第1の出力手
段を介して外部の他の音源LSIまたはD/A変換器な
どに出力することができる。
源集積回路内の楽音信号生成手段によって生成される楽
音信号は、混合手段によって、外部から第1の入力手段
を介して入力される第1の楽音信号と混合することがで
きる。一方、外部からは第2の入力手段を介して楽音信
号を入力することができる。そして、選択手段によって
混合手段の出力または第2の入力手段の出力の何れかを
選択し、選択された出力に対して音源集積回路内の効果
付加手段で音響効果を付加し、その出力を第1の出力手
段を介して外部の他の音源LSIまたはD/A変換器な
どに出力することができる。
【0028】従って、音源集積回路内で生成される楽音
信号と外部で生成される楽音信号に対して効率的に効果
付加を行なうことができ、さらにその効果付加された楽
音信号出力を別の音源集積回路に送り、その音源集積回
路内でさらに別の効果付加を行なうことができる。従っ
て、複数の音源集積回路を組み合せるだけで高度な効果
付加を行なうことができ、外部に性能の高い高価な専用
DSPを接続する必要はなくなる。
信号と外部で生成される楽音信号に対して効率的に効果
付加を行なうことができ、さらにその効果付加された楽
音信号出力を別の音源集積回路に送り、その音源集積回
路内でさらに別の効果付加を行なうことができる。従っ
て、複数の音源集積回路を組み合せるだけで高度な効果
付加を行なうことができ、外部に性能の高い高価な専用
DSPを接続する必要はなくなる。
【0029】本発明の第2の態様または第4の態様で
は、本発明の第1の態様の構成または第3の態様の構成
に加えて、混合手段の出力を外部に出力するための第2
の出力手段が設けられている。
は、本発明の第1の態様の構成または第3の態様の構成
に加えて、混合手段の出力を外部に出力するための第2
の出力手段が設けられている。
【0030】この結果、上述の音源集積回路を複数個分
例えば縦続に接続することにより、各音源集積回路で生
成される各楽音信号を次々に混合して複雑な楽音信号を
生成でき、同時に、そのように混合された楽音信号に対
して、各音源集積回路で任意の効果付加を次々に行なう
ことができる。
例えば縦続に接続することにより、各音源集積回路で生
成される各楽音信号を次々に混合して複雑な楽音信号を
生成でき、同時に、そのように混合された楽音信号に対
して、各音源集積回路で任意の効果付加を次々に行なう
ことができる。
【0031】また、本発明の第3、第4の態様では、楽
音信号を複数のグループに分けて処理する機構を設ける
ことにより、安価な音源集積回路によって、ステレオ処
理などの機能の高い処理を実現することができる。
音信号を複数のグループに分けて処理する機構を設ける
ことにより、安価な音源集積回路によって、ステレオ処
理などの機能の高い処理を実現することができる。
【0032】
【実施例】以下、図面を参照しながら本発明の実施例に
つき詳細に説明する。図1は、本発明を電子鍵盤楽器に
適用した実施例の全体構成図である。
つき詳細に説明する。図1は、本発明を電子鍵盤楽器に
適用した実施例の全体構成図である。
【0033】図1で、まず、CPU103は、鍵盤10
1、スイッチ部102の状態を走査し、それらの走査結
果に基づいて音源LSI104および105を制御す
る。音源LSI105はマスター用として使われ、CP
U103からの演奏データに基づいて、各発音チャネル
の楽音信号を生成し累算して、スレーブ用音源LSI1
04に転送する。
1、スイッチ部102の状態を走査し、それらの走査結
果に基づいて音源LSI104および105を制御す
る。音源LSI105はマスター用として使われ、CP
U103からの演奏データに基づいて、各発音チャネル
の楽音信号を生成し累算して、スレーブ用音源LSI1
04に転送する。
【0034】スレーブ用音源LSI104は、自LSI
内で生成される各発音チャネルの楽音信号を累算し、そ
の累算値とマスター用音源LSI105から転送される
楽音信号の累算値とを加算し、その加算値に対して、内
蔵のディジタル信号処理装置(DSP)とディレイ用R
AM106を用いてエフェクト処理を施す。エフェクト
処理が施された楽音信号は、DSPのD/A変換器用出
力ポートからマスター用音源LSI105に転送され
る。
内で生成される各発音チャネルの楽音信号を累算し、そ
の累算値とマスター用音源LSI105から転送される
楽音信号の累算値とを加算し、その加算値に対して、内
蔵のディジタル信号処理装置(DSP)とディレイ用R
AM106を用いてエフェクト処理を施す。エフェクト
処理が施された楽音信号は、DSPのD/A変換器用出
力ポートからマスター用音源LSI105に転送され
る。
【0035】この転送された信号は、マスター用音源L
SI105で、さらに内蔵のDSPとディレイRAM1
07を用いてエフェクト処理が施される。エフェクト処
理が施された楽音信号は、D/A変換器108でアナロ
グ信号に変換され、それに基づく楽音がアンプ109を
介してスピーカ110から放音される。
SI105で、さらに内蔵のDSPとディレイRAM1
07を用いてエフェクト処理が施される。エフェクト処
理が施された楽音信号は、D/A変換器108でアナロ
グ信号に変換され、それに基づく楽音がアンプ109を
介してスピーカ110から放音される。
【0036】つぎに、図2は、上述の音源LSI104
または105のブロック構成図である。図2において、
図1のCPU103から送られてくる演奏データや各種
の制御信号は、インタフェース回路(CPU_IF)2
01を介して、楽音信号発生器(TG)202、パンニ
ング回路(PAN)203、およびディジタル信号処理
装置(DSP)206へ転送される。
または105のブロック構成図である。図2において、
図1のCPU103から送られてくる演奏データや各種
の制御信号は、インタフェース回路(CPU_IF)2
01を介して、楽音信号発生器(TG)202、パンニ
ング回路(PAN)203、およびディジタル信号処理
装置(DSP)206へ転送される。
【0037】ここで、TG202は、CPU103から
の演奏データに応じて、16ポリフォニックの楽音信号
を時分割で発生する。この楽音信号を発生する方式とし
ては、種々の方式が考えられるが、例えばPCM音源方
式の場合には、PCM波形メモリが、TG202に内蔵
されるか、音源LSI104または105の外部に設け
られる。
の演奏データに応じて、16ポリフォニックの楽音信号
を時分割で発生する。この楽音信号を発生する方式とし
ては、種々の方式が考えられるが、例えばPCM音源方
式の場合には、PCM波形メモリが、TG202に内蔵
されるか、音源LSI104または105の外部に設け
られる。
【0038】PAN203は、後述するように、エフェ
クト処理のために、TG202から送られる時分割楽音
信号を4つのグループに分け、それらに重み付けをして
累算し、時分割でDSP206に転送する。
クト処理のために、TG202から送られる時分割楽音
信号を4つのグループに分け、それらに重み付けをして
累算し、時分割でDSP206に転送する。
【0039】シリパラ変換器SPC204は、他のLS
Iから転送されるシリアル入力をパラレルデータに変換
(以後、シリパラ変換と呼ぶ)する変換器であり、また
パラシリ変換器PSC205は、他のLSIへ転送され
るパラレルデータをシリアルデータに変換(以後、パラ
シリ変換と呼ぶ)する変換器である。
Iから転送されるシリアル入力をパラレルデータに変換
(以後、シリパラ変換と呼ぶ)する変換器であり、また
パラシリ変換器PSC205は、他のLSIへ転送され
るパラレルデータをシリアルデータに変換(以後、パラ
シリ変換と呼ぶ)する変換器である。
【0040】DSP206は、PAN203から入力さ
れる楽音信号に対して、図1のRAM106または10
7をディレイ用のメモリとして、エフェクト処理を施
し、その結果得られる楽音信号を図1のD/A変換器1
08へ出力する。
れる楽音信号に対して、図1のRAM106または10
7をディレイ用のメモリとして、エフェクト処理を施
し、その結果得られる楽音信号を図1のD/A変換器1
08へ出力する。
【0041】つぎに、図3、図4は、マスターおよびス
レーブ用各音源LSI105、104、ならびにこれら
のLSIに含まれるPAN203の全体構成を表すブロ
ック図である。このマスターとスレーブの2つの音源L
SIは、同一構成を有し、両者が図3、図4のように接
続点1、2、3で接続され、後述するゲート313やセ
レクタ311、314が制御されることによって、各T
G202で発生された楽音信号にエフェクト処理が施さ
れる。
レーブ用各音源LSI105、104、ならびにこれら
のLSIに含まれるPAN203の全体構成を表すブロ
ック図である。このマスターとスレーブの2つの音源L
SIは、同一構成を有し、両者が図3、図4のように接
続点1、2、3で接続され、後述するゲート313やセ
レクタ311、314が制御されることによって、各T
G202で発生された楽音信号にエフェクト処理が施さ
れる。
【0042】以下、図3、図4の音源LSIの構成とエ
フェクト処理の動作について、図5および図6のタイム
チャートを用いて説明する。まず、図4のマスター用音
源LSI105のTG202は、図1のCPU103か
らCPU_IF201を介して入力される演奏データに
基づいて、図5の「WAVE」のW15、W0、W1、
・・・などで示される波高値からなる16音ポリフォニ
ックの楽音信号を時分割で発生する。なお、図5の「C
LK」は動作クロック、「CNT」は演算タイミング用
カウンタの値である。また、W0〜W15までの1周
が、1サンプリング区間に相当する。
フェクト処理の動作について、図5および図6のタイム
チャートを用いて説明する。まず、図4のマスター用音
源LSI105のTG202は、図1のCPU103か
らCPU_IF201を介して入力される演奏データに
基づいて、図5の「WAVE」のW15、W0、W1、
・・・などで示される波高値からなる16音ポリフォニ
ックの楽音信号を時分割で発生する。なお、図5の「C
LK」は動作クロック、「CNT」は演算タイミング用
カウンタの値である。また、W0〜W15までの1周
が、1サンプリング区間に相当する。
【0043】つぎに、PAN203内のPANメモリ3
01は、16の各チャネル毎に、4つのグループL、
R、E1、E2の各楽音信号に重み付けをするために記
憶している各係数データを順次出力する。これらの係数
データは、乗算器302において、図5の「MPY」で
示されるように、TG202からの時分割の楽音信号と
チャネル毎に乗算され、その乗算結果がフリップフロッ
プ(FF)303に格納される。
01は、16の各チャネル毎に、4つのグループL、
R、E1、E2の各楽音信号に重み付けをするために記
憶している各係数データを順次出力する。これらの係数
データは、乗算器302において、図5の「MPY」で
示されるように、TG202からの時分割の楽音信号と
チャネル毎に乗算され、その乗算結果がフリップフロッ
プ(FF)303に格納される。
【0044】このFF303の出力は、加算器304
で、ゲート306を介して入力される4段のシフトレジ
スタS/R305のフィードバック出力と、図5の「A
DD」で示されるように加算される。
で、ゲート306を介して入力される4段のシフトレジ
スタS/R305のフィードバック出力と、図5の「A
DD」で示されるように加算される。
【0045】その結果、それぞれの楽音信号(W0〜W
15)の上記各グループ毎の累算結果L、R、E1、E
2が、シフトレジスタS/R305から、図5の「S/
R」で示されるように出力される。なお、ゲート306
は、ゲート制御信号「T1」が図5に示すように変化す
るため、上記楽音信号(W0〜W15)の累算結果がシ
フトレジスタS/R305から出力されるタイミングで
は、、それらの出力が加算器303へフィードバックさ
れるのが阻止される。
15)の上記各グループ毎の累算結果L、R、E1、E
2が、シフトレジスタS/R305から、図5の「S/
R」で示されるように出力される。なお、ゲート306
は、ゲート制御信号「T1」が図5に示すように変化す
るため、上記楽音信号(W0〜W15)の累算結果がシ
フトレジスタS/R305から出力されるタイミングで
は、、それらの出力が加算器303へフィードバックさ
れるのが阻止される。
【0046】つぎに、FF307、308、309、お
よび310は、図5に示されるラッチクロックCKL、
CKR、CKE1、CKE2によって、シフトレジスタ
S/R305から出力される各グループ毎の楽音信号の
累算結果を、図5に示されるように取り込む。なお、こ
れらのラッチクロックCKL、CKR、CKE1、CK
E2は、「WAVE」のW0〜W1のタイミングにかけ
て出力される。
よび310は、図5に示されるラッチクロックCKL、
CKR、CKE1、CKE2によって、シフトレジスタ
S/R305から出力される各グループ毎の楽音信号の
累算結果を、図5に示されるように取り込む。なお、こ
れらのラッチクロックCKL、CKR、CKE1、CK
E2は、「WAVE」のW0〜W1のタイミングにかけ
て出力される。
【0047】つぎに、セレクタSEL311は、各フリ
ップフロップ307〜310に取り込まれた各グループ
の累算結果を、図6の「SEL」で示される制御信号S
ELに基づいて、1サンプリング区間(図5の「CN
T」の0〜3Fに対応する)を4分割した区間のそれぞ
れにおいて順次出力する。
ップフロップ307〜310に取り込まれた各グループ
の累算結果を、図6の「SEL」で示される制御信号S
ELに基づいて、1サンプリング区間(図5の「CN
T」の0〜3Fに対応する)を4分割した区間のそれぞ
れにおいて順次出力する。
【0048】このようにして出力される各累算結果は、
パラシリ変換器205において、図6の「BCK」で示
されるビットクロックに基づいて、図6の「SDAT
A」で示されるようにそれぞれ0〜15の16ビットの
シリアルデータに変換され、図3の構成で示される図1
のスレーブ用音源LSI104に順次出力される。な
お、図6のCLKとCNTは、図5におけるものと同じ
である。
パラシリ変換器205において、図6の「BCK」で示
されるビットクロックに基づいて、図6の「SDAT
A」で示されるようにそれぞれ0〜15の16ビットの
シリアルデータに変換され、図3の構成で示される図1
のスレーブ用音源LSI104に順次出力される。な
お、図6のCLKとCNTは、図5におけるものと同じ
である。
【0049】ここで、図4に示されるマスター用音源L
SI105においては、ゲート313は、ゲート信号M
0が論理「0」となることによって閉じられる。従っ
て、加算器312は、セレクタ311からの出力をその
まま出力する。また、マスター用音源LSI105にお
いては、セレクタ314は、制御信号M1が論理「0」
となることによって下側の入力を選択する。従って、加
算器312の出力はDSP206へは出力されない。
SI105においては、ゲート313は、ゲート信号M
0が論理「0」となることによって閉じられる。従っ
て、加算器312は、セレクタ311からの出力をその
まま出力する。また、マスター用音源LSI105にお
いては、セレクタ314は、制御信号M1が論理「0」
となることによって下側の入力を選択する。従って、加
算器312の出力はDSP206へは出力されない。
【0050】つぎに、図3のスレーブ用音源LSI10
4において、図4のマスター用音源LSI105から送
られてくる各累算結果のシリアルデータは、シリパラ変
換器204において、図6の「WCK」で示されるワー
ドクロックに基づいて、図6の「PDATA」で示され
るパラレルデータに変換され、ゲート313に入力され
る。
4において、図4のマスター用音源LSI105から送
られてくる各累算結果のシリアルデータは、シリパラ変
換器204において、図6の「WCK」で示されるワー
ドクロックに基づいて、図6の「PDATA」で示され
るパラレルデータに変換され、ゲート313に入力され
る。
【0051】ここで、図3のスレーブ用音源LSI10
4においては、ゲート313は、ゲート信号M0が論理
「1」となることによって開かれている。従って、上述
のようにパラレルデータに変換された図4のマスター用
音源LSI105からの各累算結果は、スレーブ用音源
LSI104自身が生成し累算した楽音信号と、加算器
312で加算される。
4においては、ゲート313は、ゲート信号M0が論理
「1」となることによって開かれている。従って、上述
のようにパラレルデータに変換された図4のマスター用
音源LSI105からの各累算結果は、スレーブ用音源
LSI104自身が生成し累算した楽音信号と、加算器
312で加算される。
【0052】スレーブ用音源LSI104において、T
G202から出力される16ポリフォニックの各楽音信
号が4つのグループL、R、E1、E2に累算される動
作は、上述したマスター用音源LSI105における場
合と同様である。
G202から出力される16ポリフォニックの各楽音信
号が4つのグループL、R、E1、E2に累算される動
作は、上述したマスター用音源LSI105における場
合と同様である。
【0053】ただし、マスター用音源LSI105から
出力さる各累算結果がスレーブ用音源LSI104に転
送される際に、図6の「SEL」と「PDATA」を比
較すると理解されるように、1グループ(ワード)分の
遅れが生じる。
出力さる各累算結果がスレーブ用音源LSI104に転
送される際に、図6の「SEL」と「PDATA」を比
較すると理解されるように、1グループ(ワード)分の
遅れが生じる。
【0054】その結果、同期して動作するマスターとス
レーブの2つの音源LSIの楽音信号が加算器312で
加算される場合、このままだと1グループ分だけタイミ
ングがずれてしまう。そこで、スレーブ用音源LSI1
04においては、マスター用音源LSI105に比較し
て、1グループ分だけ遅れたタイミングで累算動作が実
行される。そして、それを実現するために、スレーブ用
音源LSI104においては、マスター用音源LSI1
05に比較して、PANメモリ301に、予め1グルー
プタイミング分ずらされた係数が書き込まれる。
レーブの2つの音源LSIの楽音信号が加算器312で
加算される場合、このままだと1グループ分だけタイミ
ングがずれてしまう。そこで、スレーブ用音源LSI1
04においては、マスター用音源LSI105に比較し
て、1グループ分だけ遅れたタイミングで累算動作が実
行される。そして、それを実現するために、スレーブ用
音源LSI104においては、マスター用音源LSI1
05に比較して、PANメモリ301に、予め1グルー
プタイミング分ずらされた係数が書き込まれる。
【0055】つぎに、図3のスレーブ用音源LSI10
4においては、セレクタ314は、制御信号M1が
「1」となることによって上側の入力を選択する。従っ
て、加算器312における加算結果は、DSP206に
転送される。
4においては、セレクタ314は、制御信号M1が
「1」となることによって上側の入力を選択する。従っ
て、加算器312における加算結果は、DSP206に
転送される。
【0056】DSP206に転送された上記加算結果
は、ここで、外付けされた図1のRAM106をディレ
イ用メモリとして、エフェクト処理が施される。図7
は、図3のスレーブ用音源LSI104内のDSP20
6におけるエフェクト処理の機能ブロックの一例を示し
た図である。
は、ここで、外付けされた図1のRAM106をディレ
イ用メモリとして、エフェクト処理が施される。図7
は、図3のスレーブ用音源LSI104内のDSP20
6におけるエフェクト処理の機能ブロックの一例を示し
た図である。
【0057】図7において、L、R、E1、E2は、前
述したように、それぞれ4つのグループに分けられた楽
音信号の累算値である。まず、コーラス付加部701
は、楽音信号E1に対してコーラス効果を付加して、L
(左)成分の信号CLと、R(右)成分の信号CRを作
成する。
述したように、それぞれ4つのグループに分けられた楽
音信号の累算値である。まず、コーラス付加部701
は、楽音信号E1に対してコーラス効果を付加して、L
(左)成分の信号CLと、R(右)成分の信号CRを作
成する。
【0058】これら2つの信号は、それぞれ加算器70
5、706に送られるとともに、加算器702で加算さ
れる。加算器702の出力は、加算器703において楽
音信号E2と加算され、リバーブ付加部704に入力さ
れ、ここでリバーブ効果が付加され、その結果、L
(左)成分の信号RLと、R(右)成分の信号RRが作
成される。
5、706に送られるとともに、加算器702で加算さ
れる。加算器702の出力は、加算器703において楽
音信号E2と加算され、リバーブ付加部704に入力さ
れ、ここでリバーブ効果が付加され、その結果、L
(左)成分の信号RLと、R(右)成分の信号RRが作
成される。
【0059】上述の2つの信号は、それぞれ加算器70
5、706で、コーラス付加部701からの信号CLお
よびCRとそれぞれ加算される。このようにして、楽音
信号E1、E2に対して、コーラス付加部701とリバ
ーブ付加部704でエフェクト処理が施される。なお、
図7において、楽音信号E1、E2の値の組み合わせに
より、つぎの4通りのエフェクト処理が行われる。
5、706で、コーラス付加部701からの信号CLお
よびCRとそれぞれ加算される。このようにして、楽音
信号E1、E2に対して、コーラス付加部701とリバ
ーブ付加部704でエフェクト処理が施される。なお、
図7において、楽音信号E1、E2の値の組み合わせに
より、つぎの4通りのエフェクト処理が行われる。
【0060】すなわち、 (1)E1=0かつE2≠0 の場合は、リバーブのみ
がかかる。 (2)E1≠0かつE2=0 の場合は、コーラスとリ
バーブがかかる。 (3)E1≠0かつE2≠0 の場合は、コーラスとリ
バーブがかかる。 (4)E1=0かつE2=0 の場合は、コーラスもリ
バーブもかからない。
がかかる。 (2)E1≠0かつE2=0 の場合は、コーラスとリ
バーブがかかる。 (3)E1≠0かつE2≠0 の場合は、コーラスとリ
バーブがかかる。 (4)E1=0かつE2=0 の場合は、コーラスもリ
バーブもかからない。
【0061】上述のE1、E2の各振幅値は、PANメ
モリ301に記憶されたE1、E2用の係数によって制
御される。加算器705、706の各出力は、新たな楽
音信号E1、E2として出力される。
モリ301に記憶されたE1、E2用の係数によって制
御される。加算器705、706の各出力は、新たな楽
音信号E1、E2として出力される。
【0062】一方、楽音信号L、Rは、何も処理されず
にそのまま出力される。以上のようにして、エフェクト
処理が施された4つのグループの各楽音信号は、DSP
206内でシリアル信号に変換され、DSP206内の
D/A変換器用出力ポートから図4のマスター用音源L
SI105に転送される。
にそのまま出力される。以上のようにして、エフェクト
処理が施された4つのグループの各楽音信号は、DSP
206内でシリアル信号に変換され、DSP206内の
D/A変換器用出力ポートから図4のマスター用音源L
SI105に転送される。
【0063】図4のマスター用音源LSI105におい
て、図3のスレーブ用音源LSI104から送られてく
る上述のエフェクト処理が施された各グループの楽音信
号のシリアルデータは、シリパラ変換器204におい
て、前述した図6の「WCK」で示されるワードクロッ
クに基づいて、図6の「PDATA」で示されるパラレ
ルデータに変換される。
て、図3のスレーブ用音源LSI104から送られてく
る上述のエフェクト処理が施された各グループの楽音信
号のシリアルデータは、シリパラ変換器204におい
て、前述した図6の「WCK」で示されるワードクロッ
クに基づいて、図6の「PDATA」で示されるパラレ
ルデータに変換される。
【0064】ここで、図4のマスター用音源LSI10
5においては、セレクタ314は、制御信号M1が
「0」となることによって下側の入力を選択する。従っ
て、上述のシリパラ変換器204の出力は、セレクタ3
14で選択され、DSP206に転送される。
5においては、セレクタ314は、制御信号M1が
「0」となることによって下側の入力を選択する。従っ
て、上述のシリパラ変換器204の出力は、セレクタ3
14で選択され、DSP206に転送される。
【0065】図3のスレーブ用音源LSI104内のD
SP206でエフェクト処理が施され、図4のマスター
用音源LSI105内のDSP206に転送された上記
各グループの楽音信号は、ここで、外付けされた図1の
RAM107をディレイ用メモリとして、さらにエフェ
クト処理が施される。
SP206でエフェクト処理が施され、図4のマスター
用音源LSI105内のDSP206に転送された上記
各グループの楽音信号は、ここで、外付けされた図1の
RAM107をディレイ用メモリとして、さらにエフェ
クト処理が施される。
【0066】図8は、図4のマスター用音源LSI10
5内のDSP206におけるエフェクト処理の機能ブロ
ックの一例を示した図である。図8で、L、R、E1、
E2は、前述したように、それぞれスレーブ用音源LS
I104から送られてきた4つのグループに分けられた
楽音信号である。
5内のDSP206におけるエフェクト処理の機能ブロ
ックの一例を示した図である。図8で、L、R、E1、
E2は、前述したように、それぞれスレーブ用音源LS
I104から送られてきた4つのグループに分けられた
楽音信号である。
【0067】まず、トレモロ付加部801は、楽音信号
E1に対してトレモロ効果を付加して、L(左)成分の
信号TLと、R(右)成分の信号TRを作成する。これ
ら2つの信号は、それぞれ加算器805、806に送ら
れるとともに、加算器802で加算される。
E1に対してトレモロ効果を付加して、L(左)成分の
信号TLと、R(右)成分の信号TRを作成する。これ
ら2つの信号は、それぞれ加算器805、806に送ら
れるとともに、加算器802で加算される。
【0068】加算器802の出力は、加算器803にお
いて楽音信号E2と加算され、ワウ付加部804に入力
され、ここでワウ効果が付加され、その結果、L(左)
成分の信号WLと、R(右)成分の信号WRが作成され
る。
いて楽音信号E2と加算され、ワウ付加部804に入力
され、ここでワウ効果が付加され、その結果、L(左)
成分の信号WLと、R(右)成分の信号WRが作成され
る。
【0069】上述の2つの信号は、それぞれ加算器80
5、806で、トレモロ付加部801からの信号TLお
よびTRとそれぞれ加算され、それぞれの加算結果が加
算器807、808に送られる。
5、806で、トレモロ付加部801からの信号TLお
よびTRとそれぞれ加算され、それぞれの加算結果が加
算器807、808に送られる。
【0070】このようにして、エフェクト処理が施され
た信号は、加算器807、808で左成分の楽音信号
L、あるいは右成分の楽音信号Rにそれぞれ加算され、
それぞれの加算結果が、LチャネルとRチャネルの信号
として、それぞれ図1のD/A変換器108に出力され
る。そして、それぞれの信号は、D/A変換器108で
アナログ楽音信号に変換されて、アンプ109を介して
スピーカ110より、エフェクト処理が施された楽音と
して放音される。
た信号は、加算器807、808で左成分の楽音信号
L、あるいは右成分の楽音信号Rにそれぞれ加算され、
それぞれの加算結果が、LチャネルとRチャネルの信号
として、それぞれ図1のD/A変換器108に出力され
る。そして、それぞれの信号は、D/A変換器108で
アナログ楽音信号に変換されて、アンプ109を介して
スピーカ110より、エフェクト処理が施された楽音と
して放音される。
【0071】以上のようにして、マスター用音源LSI
105は、自分自身で発生した楽音信号を4つのグルー
プに累算し、各グループの楽音信号をスレーブ用の音源
LSI104へ転送する。スレーブ用の音源LSI10
4は、マスター用音源LSI105からの各グループの
出力と、自分が作成した楽音信号の各グループの累算値
とを加算し、それらの総和に対してエフェクト処理を施
こす。スレーブ用の音源LSI104でエフェクト処理
が施された楽音信号は、再びマスター用音源LSI10
5に転送され、ここでさらにエフェクト処理が施され
る。
105は、自分自身で発生した楽音信号を4つのグルー
プに累算し、各グループの楽音信号をスレーブ用の音源
LSI104へ転送する。スレーブ用の音源LSI10
4は、マスター用音源LSI105からの各グループの
出力と、自分が作成した楽音信号の各グループの累算値
とを加算し、それらの総和に対してエフェクト処理を施
こす。スレーブ用の音源LSI104でエフェクト処理
が施された楽音信号は、再びマスター用音源LSI10
5に転送され、ここでさらにエフェクト処理が施され
る。
【0072】このようにして、スレーブ用音源LSI1
04内のDSP206でコーラス効果とリバーブ効果が
付加された楽音信号に対して、マスター用音源LSI1
05内のDSP206でさらにトレモロ効果とワウ効果
が付加される。
04内のDSP206でコーラス効果とリバーブ効果が
付加された楽音信号に対して、マスター用音源LSI1
05内のDSP206でさらにトレモロ効果とワウ効果
が付加される。
【0073】以上説明した実施例は、複数チップの場合
の1例として、2チップの音源LSIを用いた例であっ
たが、本発明はこの2チップに限定されるものではな
く、任意のn個の音源LSIを用いたものに適用するこ
ともできる。
の1例として、2チップの音源LSIを用いた例であっ
たが、本発明はこの2チップに限定されるものではな
く、任意のn個の音源LSIを用いたものに適用するこ
ともできる。
【0074】図9は、本発明の他の実施例の概略の構成
図であり、#1〜#nのn個の音源LSI900が接続され
る例である。図9の901〜906の各部分は、前述し
た図2〜図4の201〜206の各部分に対応する。ま
た、#1〜#nの音源LSI900は音源LSI104また
は105に、RAM912はRAM106または107
に、D/A変換器913はD/A変換器108に、加算
器909は加算器312に、セレクタ(SEL)910
はセレクタ314に、ゲート(G)911はゲート31
3に、それぞれ対応する。さらに、累算部908は、図
3または図4の301〜311からなる部分と同じ機能
を有する。
図であり、#1〜#nのn個の音源LSI900が接続され
る例である。図9の901〜906の各部分は、前述し
た図2〜図4の201〜206の各部分に対応する。ま
た、#1〜#nの音源LSI900は音源LSI104また
は105に、RAM912はRAM106または107
に、D/A変換器913はD/A変換器108に、加算
器909は加算器312に、セレクタ(SEL)910
はセレクタ314に、ゲート(G)911はゲート31
3に、それぞれ対応する。さらに、累算部908は、図
3または図4の301〜311からなる部分と同じ機能
を有する。
【0075】図9が、図2〜図4と異なる点は、前述し
た実施例では、各音源LSIのシリパラ変換器SPC2
04が、前段(マスター側)の音源LSIから転送され
てくる累算出力を入力する機能と、前段(スレーブ側)
の音源LSIから転送されてくるDSP出力を入力する
機能とを兼用するように構成されるのに対し、図9の他
の実施例では、前段の音源LSIから転送されてくる累
算出力はシリパラ変換器SPC904が入力し、前段の
音源LSIから転送されてくる累算出力はシリパラ変換
器SPC907が入力するように構成される点である。
この結果、図9の他の実施例では、複数の音源LSI9
00間での各累算出力の混合と、各DSP906の接続
を独立して行なうことができる。
た実施例では、各音源LSIのシリパラ変換器SPC2
04が、前段(マスター側)の音源LSIから転送され
てくる累算出力を入力する機能と、前段(スレーブ側)
の音源LSIから転送されてくるDSP出力を入力する
機能とを兼用するように構成されるのに対し、図9の他
の実施例では、前段の音源LSIから転送されてくる累
算出力はシリパラ変換器SPC904が入力し、前段の
音源LSIから転送されてくる累算出力はシリパラ変換
器SPC907が入力するように構成される点である。
この結果、図9の他の実施例では、複数の音源LSI9
00間での各累算出力の混合と、各DSP906の接続
を独立して行なうことができる。
【0076】図9において、#nの音源LSI900内の
SEL910のみは、加算器909から下側の端子への
入力を選択するように設定され、#n以外の音源LSI9
00内の各セレクタ910は、それぞれシリパラ変換器
907から上側の端子への入力を選択するように設定さ
れる。また、#1の音源LSI900内のゲート911の
みは、閉じられる(シラパラ変換器904からの入力を
阻止する)ように設定され、#1以外の音源LSI900
内の各ゲート911は、それぞれ開けられる(シラパラ
変換器904からの入力を通過させる)ように設定され
る。
SEL910のみは、加算器909から下側の端子への
入力を選択するように設定され、#n以外の音源LSI9
00内の各セレクタ910は、それぞれシリパラ変換器
907から上側の端子への入力を選択するように設定さ
れる。また、#1の音源LSI900内のゲート911の
みは、閉じられる(シラパラ変換器904からの入力を
阻止する)ように設定され、#1以外の音源LSI900
内の各ゲート911は、それぞれ開けられる(シラパラ
変換器904からの入力を通過させる)ように設定され
る。
【0077】この結果として、まず、#1の音源LSI9
00内で生成された累算出力は、加算器909からパラ
シリ変換器905を介して、#2の音源LSI900に転
送される。
00内で生成された累算出力は、加算器909からパラ
シリ変換器905を介して、#2の音源LSI900に転
送される。
【0078】#2の音源LSI900では、上記#1の音源
LSI900からの累算出力は、シリパラ変換器904
からゲート911を通って加算器909に入力し、ここ
で、自LSI内で生成された累算出力と混合される。そ
の結果得られる累算出力は、加算器909からパラシリ
変換器905を介して、#3の音源LSI900に転送さ
れる。
LSI900からの累算出力は、シリパラ変換器904
からゲート911を通って加算器909に入力し、ここ
で、自LSI内で生成された累算出力と混合される。そ
の結果得られる累算出力は、加算器909からパラシリ
変換器905を介して、#3の音源LSI900に転送さ
れる。
【0079】以下同様にして、各段の音源LSI900
内の加算器909で、前段の音源LSI900からの累
算出力が自LSI内で生成された累算出力と混合され、
その結果得られる累算出力が、加算器909からパラシ
リ変換器905を介して、次段の音源LSI900に転
送される。
内の加算器909で、前段の音源LSI900からの累
算出力が自LSI内で生成された累算出力と混合され、
その結果得られる累算出力が、加算器909からパラシ
リ変換器905を介して、次段の音源LSI900に転
送される。
【0080】#nの音源LSI900では、加算器909
で、前段の音源LSI900からの累算出力が自LSI
内で生成された累算出力と混合される。その結果得られ
る累算出力は、加算器909からセレクタ910を通っ
てDSP906に入力される。DSP906は、上記混
合出力に対して、RAM912をワーク領域として使用
しながら、任意のエフェクト処理を施す。その結果得ら
れるDSP出力は、前段の音源LSI900に転送され
る。
で、前段の音源LSI900からの累算出力が自LSI
内で生成された累算出力と混合される。その結果得られ
る累算出力は、加算器909からセレクタ910を通っ
てDSP906に入力される。DSP906は、上記混
合出力に対して、RAM912をワーク領域として使用
しながら、任意のエフェクト処理を施す。その結果得ら
れるDSP出力は、前段の音源LSI900に転送され
る。
【0081】以下、各段の音源LSI900では、累算
出力の転送方向とは逆の方向の音源LSI900から転
送されてきたDSP出力がシリパラ変換器907へ入力
された後、セレクタ910を通ってDSP906に送ら
れ、ここで、任意のエフェクト処理が施される。その結
果得られるDSP出力は、前段の音源LSI900に転
送される。
出力の転送方向とは逆の方向の音源LSI900から転
送されてきたDSP出力がシリパラ変換器907へ入力
された後、セレクタ910を通ってDSP906に送ら
れ、ここで、任意のエフェクト処理が施される。その結
果得られるDSP出力は、前段の音源LSI900に転
送される。
【0082】#1の音源LSI900では、#2の音源LS
I900から転送されてきたDSP出力がシリパラ変換
器907へ入力された後、セレクタ910を通ってDS
P906に送られ、ここで、最後の任意のエフェクト処
理が施される。そして、その結果得られるDSP出力
は、D/A変換器913に出力される。
I900から転送されてきたDSP出力がシリパラ変換
器907へ入力された後、セレクタ910を通ってDS
P906に送られ、ここで、最後の任意のエフェクト処
理が施される。そして、その結果得られるDSP出力
は、D/A変換器913に出力される。
【0083】以上のようにして、各音源LSI900の
累算出力を混合でき、それとは独立に、各音源LSI9
00のDSP906を縦続に接続することができる。
累算出力を混合でき、それとは独立に、各音源LSI9
00のDSP906を縦続に接続することができる。
【0084】
【発明の効果】本発明の第1の態様または第3の態様に
よれば、音源集積回路内で生成される楽音信号と外部で
生成される楽音信号に対して効率的に効果付加を行なう
ことができ、さらにその効果付加された楽音信号出力を
別の音源集積回路に送り、その音源集積回路内でさらに
別の効果付加を行なうことが可能となる。従って、複数
の音源集積回路を組み合せるだけで高度な効果付加を行
なうことが可能となり、外部に性能の高い高価な専用D
SPを接続する必要はなくなる。
よれば、音源集積回路内で生成される楽音信号と外部で
生成される楽音信号に対して効率的に効果付加を行なう
ことができ、さらにその効果付加された楽音信号出力を
別の音源集積回路に送り、その音源集積回路内でさらに
別の効果付加を行なうことが可能となる。従って、複数
の音源集積回路を組み合せるだけで高度な効果付加を行
なうことが可能となり、外部に性能の高い高価な専用D
SPを接続する必要はなくなる。
【0085】本発明の第2の態様または第4の態様によ
れば、同じ構成の音源集積回路を例えば縦続に接続する
ことが可能となり、各音源集積回路で生成される各楽音
信号を次々に混合して複雑な楽音信号を生成でき、同時
に、そのように混合された楽音信号に対して、各音源集
積回路で任意の効果付加を次々に行なうことが可能とな
る。従って、製造コストの低減を図ることが可能とな
り、同時にシステム規模の増大を抑えることも可能とな
る。
れば、同じ構成の音源集積回路を例えば縦続に接続する
ことが可能となり、各音源集積回路で生成される各楽音
信号を次々に混合して複雑な楽音信号を生成でき、同時
に、そのように混合された楽音信号に対して、各音源集
積回路で任意の効果付加を次々に行なうことが可能とな
る。従って、製造コストの低減を図ることが可能とな
り、同時にシステム規模の増大を抑えることも可能とな
る。
【0086】また、本発明の第3、第4の態様によれ
ば、楽音信号を複数のグループに分けて処理する機構を
設けることにより、安価な音源集積回路によって、ステ
レオ処理などの機能の高い処理を実現することが可能と
なる。
ば、楽音信号を複数のグループに分けて処理する機構を
設けることにより、安価な音源集積回路によって、ステ
レオ処理などの機能の高い処理を実現することが可能と
なる。
【図1】本発明の実施例の全体構成図である。
【図2】音源LSIの全体構成図である。
【図3】スレーブ用音源LSI104、およびPAN2
03の構成図である。
03の構成図である。
【図4】マスター用音源LSI105、およびPAN2
03の構成図である。
03の構成図である。
【図5】PAN203のタイムチャートである。
【図6】パラシリ/シリパラ変換に関するタイムチャー
トである。
トである。
【図7】スレーブ用音源LSI104内のDSP206
におけるエフェクト処理の機能ブロックの一例を示した
図である。
におけるエフェクト処理の機能ブロックの一例を示した
図である。
【図8】マスター用音源LSI105内のDSP206
におけるエフェクト処理の機能ブロックの一例を示した
図である。
におけるエフェクト処理の機能ブロックの一例を示した
図である。
【図9】本発明の他の実施例の概略図である。
【図10】1チップの音源LSIを使用した、従来の電
子鍵盤楽器の全体構成図である。
子鍵盤楽器の全体構成図である。
【図11】2チップの音源LSIを使用した、従来の電
子鍵盤楽器の全体構成図である。
子鍵盤楽器の全体構成図である。
101 鍵盤 102 スイッチ部 103 CPU 104 スレーブ用音源LSI 105 マスター用音源LSI 107 RAM 108 D/A変換器 109 アンプ 110 スピーカ 201 CPUインタフェース 202 トーンジェネレータ 203 PAN 204 シリパラ変換器 205 パラシリ変換器 206 DSP 301 PANメモリ 302、304加算器 303、307、308、309、310 フリップフ
ロップ 305 シフトレジスタ 306 ゲート 311 セレクタ 312 加算器 313 ゲート 314 セレクタ 701 コーラス付加部 702、703、705〜708 加算器 704 リバーブ付加部 1001 鍵盤 1002 スイッチ部 1003 CPU 1004 音源LSI 1005 RAM 1006 D/A変換器 1007 アンプ 1008 スピーカ 1101 鍵盤 1102 スイッチ部 1103 CPU 1104、1105 音源LSI 1106 DSP 1107 RAM 1108 D/A変換器 1109 AMP 1110 スピーカ
ロップ 305 シフトレジスタ 306 ゲート 311 セレクタ 312 加算器 313 ゲート 314 セレクタ 701 コーラス付加部 702、703、705〜708 加算器 704 リバーブ付加部 1001 鍵盤 1002 スイッチ部 1003 CPU 1004 音源LSI 1005 RAM 1006 D/A変換器 1007 アンプ 1008 スピーカ 1101 鍵盤 1102 スイッチ部 1103 CPU 1104、1105 音源LSI 1106 DSP 1107 RAM 1108 D/A変換器 1109 AMP 1110 スピーカ
Claims (6)
- 【請求項1】 効果付加装置を内蔵した音源集積回路に
おいて、 楽音信号を生成する楽音信号生成手段と、 外部から入力される第1の楽音信号を入力する第1の入
力手段と、 前記楽音信号生成手段で生成された楽音信号と、外部か
ら前記第1の入力手段を介して入力される第1の楽音信
号とを混合する混合手段と、 外部から入力される第2の楽音信号を入力する第2の入
力手段と、 前記混合手段の出力または前記第2の入力手段の出力の
何れかを選択する選択手段と、 該選択手段からの出力に対して音響効果を付加する効果
付加手段と、 該効果付加手段から得られる楽音信号を外部に出力する
第1の出力手段と、 を有することを特徴とする効果付加装置を内蔵した音源
集積回路。 - 【請求項2】 効果付加装置を内蔵した音源集積回路に
おいて、 楽音信号を生成する楽音信号生成手段と、 外部から入力される第1の楽音信号を入力する第1の入
力手段と、 前記楽音信号生成手段で生成された楽音信号と、外部か
ら前記第1の入力手段を介して入力される第1の楽音信
号とを混合する混合手段と、 外部から入力される第2の楽音信号を入力する第2の入
力手段と、 前記混合手段の出力または前記第2の入力手段の出力の
何れかを選択する選択手段と、 該選択手段からの出力に対して音響効果を付加する効果
付加手段と、 該効果付加手段から得られる楽音信号を外部に出力する
第1の出力手段と、 前記混合手段の出力を外部に出力する第2の出力手段
と、 を有することを特徴とする効果付加装置を内蔵した音源
集積回路。 - 【請求項3】 効果付加装置を内蔵した音源集積回路に
おいて、 複数の時分割された楽音信号を生成する楽音信号生成手
段と、 外部から入力される複数のグループに分配された第1の
楽音信号を入力する第1の入力手段と、 前記楽音信号生成手段で生成された複数の時分割された
楽音信号を前記複数のグループに分配する分配手段と、 該分配手段で前記複数のグループに分配された楽音信号
と、外部から前記第1の入力手段を介して入力される前
記複数のグループに分配された第1の楽音信号とを、前
記各グループ毎に混合する混合手段と、 外部から入力される前記複数のグループに分配された第
2の楽音信号を入力する第2の入力手段と、 前記混合手段の前記複数のグループ毎の出力または前記
第2の入力手段の前記複数のグループ毎の出力の何れか
を選択する選択手段と、 該選択手段からの前記複数のグループ毎の出力に対して
音響効果を付加する効果付加手段と、 該効果付加手段から得られる楽音信号を外部に出力する
第1の出力手段と、 を有することを特徴とする効果付加装置を内蔵した音源
集積回路。 - 【請求項4】 効果付加装置を内蔵した音源集積回路に
おいて、 複数の時分割された楽音信号を生成する楽音信号生成手
段と、 外部から入力される複数のグループに分配された第1の
楽音信号を入力する第1の入力手段と、 前記楽音信号生成手段で生成された複数の時分割された
楽音信号を前記複数のグループに分配する分配手段と、 該分配手段で前記複数のグループに分配された楽音信号
と、外部から前記第1の入力手段を介して入力される前
記複数のグループに分配された第1の楽音信号とを、前
記各グループ毎に混合する混合手段と、 外部から入力される前記複数のグループに分配された第
2の楽音信号を入力する第2の入力手段と、 前記混合手段の前記複数のグループ毎の出力または前記
第2の入力手段の前記複数のグループ毎の出力の何れか
を選択する選択手段と、 該選択手段からの前記複数のグループ毎の出力に対して
音響効果を付加する効果付加手段と、 該効果付加手段から得られる楽音信号を外部に出力する
第1の出力手段と、 前記混合手段の前記複数のグループ毎の出力を外部に出
力する第2の出力手段と、 を有することを特徴とする効果付加装置を内蔵した音源
集積回路。 - 【請求項5】 前記第1の入力手段および第2の入力手
段は、それぞれ外部からシリアルデータ形式で入力され
る楽音信号を入力して自集積回路内で使用されるパラレ
ルデータ形式に変換するシリパル−パラレル変換手段を
有する、 ことを特徴とする請求項1乃至4の何れか1項に記載の
効果付加装置を内蔵した音源集積回路。 - 【請求項6】 前記第2の出力手段は、前記混合手段の
パラレルデータ形式の出力をシリアルデータ形式に変換
して外部に出力するパラレル−シリアル変換手段を有
し、 前記効果付加手段は、自手段の出力をシリアルデータ形
式で外部に出力するシリアル出力手段を有する、 ことを特徴とする請求項5に記載の効果付加装置を内蔵
した音源集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4085263A JPH05289661A (ja) | 1992-04-07 | 1992-04-07 | 効果付加装置を内蔵した音源集積回路 |
US08/430,152 US5541360A (en) | 1992-04-07 | 1995-04-26 | Single chip sound source integrated circuit including effect adding device and sound source on the same single integrated circuit chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4085263A JPH05289661A (ja) | 1992-04-07 | 1992-04-07 | 効果付加装置を内蔵した音源集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05289661A true JPH05289661A (ja) | 1993-11-05 |
Family
ID=13853696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4085263A Pending JPH05289661A (ja) | 1992-04-07 | 1992-04-07 | 効果付加装置を内蔵した音源集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05289661A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017069954A (ja) * | 2015-09-30 | 2017-04-06 | ヤマハ株式会社 | 制御端末装置、オーディオシステム、およびオーディオシステム制御方法 |
-
1992
- 1992-04-07 JP JP4085263A patent/JPH05289661A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017069954A (ja) * | 2015-09-30 | 2017-04-06 | ヤマハ株式会社 | 制御端末装置、オーディオシステム、およびオーディオシステム制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4437377A (en) | Digital electronic musical instrument | |
US5602358A (en) | Effect imparting device and electronic musical instrument incorporating same | |
US5541360A (en) | Single chip sound source integrated circuit including effect adding device and sound source on the same single integrated circuit chip | |
JPH05289661A (ja) | 効果付加装置を内蔵した音源集積回路 | |
JPH05289660A (ja) | 効果付加装置を内蔵した音源集積回路およびそれを用いた音源装置 | |
JPS6040620B2 (ja) | 電子楽器に於ける楽音発生制御装置 | |
JP2969186B2 (ja) | 電子楽器の楽音発生装置 | |
JPH0222397B2 (ja) | ||
JPH0583917B2 (ja) | ||
US4470333A (en) | Generation of musical tones from multiplexed serial data | |
JPS6223873B2 (ja) | ||
JP4318865B2 (ja) | 楽音データ加算装置 | |
JP3071330B2 (ja) | 音響効果付加装置 | |
JPS58177026A (ja) | 電子楽器のデイジタルフイルタ装置 | |
JP3213397B2 (ja) | 音響効果付加装置 | |
US5578779A (en) | Method and integrated circuit for electronic waveform generation of voiced audio tones | |
JP3180351B2 (ja) | エフェクト装置 | |
JP3085801B2 (ja) | 変調信号発生装置 | |
JPH0816162A (ja) | 電子楽器 | |
JP3094402B2 (ja) | 楽音波形信号形成装置 | |
JPH0263235B2 (ja) | ||
JPH09269779A (ja) | 効果付加装置 | |
JP2560276B2 (ja) | デジタルエフエクト装置 | |
JPH06110461A (ja) | 効果付加装置 | |
EP0043666A1 (en) | Generation of musical tones from multiplexed serial data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011127 |