JPH05284019A - 周波数発生装置 - Google Patents
周波数発生装置Info
- Publication number
- JPH05284019A JPH05284019A JP4077384A JP7738492A JPH05284019A JP H05284019 A JPH05284019 A JP H05284019A JP 4077384 A JP4077384 A JP 4077384A JP 7738492 A JP7738492 A JP 7738492A JP H05284019 A JPH05284019 A JP H05284019A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- data
- control signal
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 精度の高い周波数信号を出力しながら、その
周波数を高速に切り替え可能な周波数発生装置を提案す
る。 【構成】 入力される制御信号に従って出力周波数を可
変とした発振器１４と、出力周波数をモニタしながら、
出力周波数が所望のものとなるように前記制御信号を前
記発振器に出力する第１の発振制御回路（１１、１２、
２０）と、前記制御信号をデータとして記憶する記憶回
路１７と、前記発振制御回路による出力周波数のモニタ
を禁止し、所望の出力周波数に対応する前記記憶回路に
記憶されたデータを読みだし、読み出したデータを制御
信号として前記発振器に出力する第２の発信制御回路
（１２、２０、１８、１９）とを具備する。
周波数を高速に切り替え可能な周波数発生装置を提案す
る。 【構成】 入力される制御信号に従って出力周波数を可
変とした発振器１４と、出力周波数をモニタしながら、
出力周波数が所望のものとなるように前記制御信号を前
記発振器に出力する第１の発振制御回路（１１、１２、
２０）と、前記制御信号をデータとして記憶する記憶回
路１７と、前記発振制御回路による出力周波数のモニタ
を禁止し、所望の出力周波数に対応する前記記憶回路に
記憶されたデータを読みだし、読み出したデータを制御
信号として前記発振器に出力する第２の発信制御回路
（１２、２０、１８、１９）とを具備する。
Description
【０００１】
【産業上の利用分野】 本発明は、例えばＦＭ変調を利
用したＦＭＣＷレーダ等に用いられる周波数発生装置に
関する。
用したＦＭＣＷレーダ等に用いられる周波数発生装置に
関する。
【０００２】
【従来の技術】 レーザや電波を利用して車間距離等を
計測し、警戒や自動ブレーキなどを行なう研究や提案が
なされている。電波を用いた距離測定手段の１つとして
所謂ＦＭーＣＷレーダがある（例えば、特開昭５８ー７
２０７７号）。このＦＭーＣＷレーダは、レーザを利用
したものに比べて雨、霧、汚れなどに強い点、距離や相
対速度の測定が直接行なえるなどの利点を持っているた
めに、将来的には有望なセンシング手段となる可能性が
ある。
計測し、警戒や自動ブレーキなどを行なう研究や提案が
なされている。電波を用いた距離測定手段の１つとして
所謂ＦＭーＣＷレーダがある（例えば、特開昭５８ー７
２０７７号）。このＦＭーＣＷレーダは、レーザを利用
したものに比べて雨、霧、汚れなどに強い点、距離や相
対速度の測定が直接行なえるなどの利点を持っているた
めに、将来的には有望なセンシング手段となる可能性が
ある。
【０００３】図１に、従来の構成になる、ＦＭーＣＷレ
ーダの原理的な構成を示し、図２にその測定の原理を示
す。 ＦＭーＣＷレーダの特長は、三角形の形状に周波
数を連続して変調した周波数変調特性出変調された送信
波を送る点にある。そして、このＣＷとはcontinuance
wave（連続波）を意味する。図１において、１はターゲ
ットの物体である。この物体は自動車の走行制御におい
ては障害物である。１０はＦＭーＣＷレーダある。この
レーダ１０は、図２のような三角形形状の変調特性を有
する信号を発生する周波数シンセサイザ６と、２つの方
向に出力可能な結合器４と、結合器４から電波を出力す
る送信アンテナ２と、ターゲット１からの反射波を受信
する受信アンテナ３と、受信した信号と結合器からの送
信波とをミックスするミキサ５とからなる。受信した信
号をｆＲで、ミキサ５により検出された送信波と受信波
との周波数差をΔｆで表す。
ーダの原理的な構成を示し、図２にその測定の原理を示
す。 ＦＭーＣＷレーダの特長は、三角形の形状に周波
数を連続して変調した周波数変調特性出変調された送信
波を送る点にある。そして、このＣＷとはcontinuance
wave（連続波）を意味する。図１において、１はターゲ
ットの物体である。この物体は自動車の走行制御におい
ては障害物である。１０はＦＭーＣＷレーダある。この
レーダ１０は、図２のような三角形形状の変調特性を有
する信号を発生する周波数シンセサイザ６と、２つの方
向に出力可能な結合器４と、結合器４から電波を出力す
る送信アンテナ２と、ターゲット１からの反射波を受信
する受信アンテナ３と、受信した信号と結合器からの送
信波とをミックスするミキサ５とからなる。受信した信
号をｆＲで、ミキサ５により検出された送信波と受信波
との周波数差をΔｆで表す。
【０００４】図２において２０は送信波を示す。もしタ
ーゲット１が相対的に移動していないのであれば、２２
のような受信波を受信するであろう。この受信波２２
は、送信波２０に対して、ΔＴだけずれてはいるもの
の、変調特性、変調周期Ｔには差がない。ターゲットま
での距離をＲとすれば、簡単な計算から、 ΔＴ＝２Ｒ／Ｃ となる。変調特性を表す三角波の傾きは既知であるの
で、ターゲット１までの距離Ｒは簡単に計算することが
できる。相対速度が０のときの受信波２２と送信波２０
との差を、Δｆ1で、変調周期をＴで、送信波の帯域幅
をΔＦで表せば、傾きは２ΔＦ／Ｔである。
ーゲット１が相対的に移動していないのであれば、２２
のような受信波を受信するであろう。この受信波２２
は、送信波２０に対して、ΔＴだけずれてはいるもの
の、変調特性、変調周期Ｔには差がない。ターゲットま
での距離をＲとすれば、簡単な計算から、 ΔＴ＝２Ｒ／Ｃ となる。変調特性を表す三角波の傾きは既知であるの
で、ターゲット１までの距離Ｒは簡単に計算することが
できる。相対速度が０のときの受信波２２と送信波２０
との差を、Δｆ1で、変調周期をＴで、送信波の帯域幅
をΔＦで表せば、傾きは２ΔＦ／Ｔである。
【０００５】一方、ターゲット１とレーダ１０とが互い
に相対速度を有している場合には、ドップラー効果によ
り受信波の周波数は図２の２１のような周波数特性を有
するはずである。即ち、相対速度が０のときの受信波２
２に比して、受信波２１は周波数差Δｆ２だけシフトし
ているはずである。ミキサ５からの出力、即ち、送信波
Ｔ２０と受信波Ｒ２１との差成分を、ΔｆTR1、ΔｆTR2
とすれば、 ΔｆTR1＝Δｆ1ーΔｆ2 ΔｆTR2＝Δｆ1＋Δｆ2 ∴Δｆ1＝（ΔｆTR1＋ΔｆTR2）／２ Δｆ2＝（ΔｆTR2ーΔｆTR1）／２ また、送信波（受信波）の傾きは２ΔＦ／Ｔ＝Δｆ1／
ΔＴであるから、ΔＴ＝２Ｒ／Ｃを変形することによ
り、 Ｒ＝（Ｔ・Ｃ・Δｆ1）／（４・ΔＦ） Ｖ＝（Ｃ・Δｆ2）／（２・ｆC） 替えられる。ここで、ｆCは中心周波数、Ｃは電波の速
度、、Ｔは変調周期である。このようにして、レーダ１
０からターゲット１までの距離Ｒと相対速度差Ｖとが求
めることができる。
に相対速度を有している場合には、ドップラー効果によ
り受信波の周波数は図２の２１のような周波数特性を有
するはずである。即ち、相対速度が０のときの受信波２
２に比して、受信波２１は周波数差Δｆ２だけシフトし
ているはずである。ミキサ５からの出力、即ち、送信波
Ｔ２０と受信波Ｒ２１との差成分を、ΔｆTR1、ΔｆTR2
とすれば、 ΔｆTR1＝Δｆ1ーΔｆ2 ΔｆTR2＝Δｆ1＋Δｆ2 ∴Δｆ1＝（ΔｆTR1＋ΔｆTR2）／２ Δｆ2＝（ΔｆTR2ーΔｆTR1）／２ また、送信波（受信波）の傾きは２ΔＦ／Ｔ＝Δｆ1／
ΔＴであるから、ΔＴ＝２Ｒ／Ｃを変形することによ
り、 Ｒ＝（Ｔ・Ｃ・Δｆ1）／（４・ΔＦ） Ｖ＝（Ｃ・Δｆ2）／（２・ｆC） 替えられる。ここで、ｆCは中心周波数、Ｃは電波の速
度、、Ｔは変調周期である。このようにして、レーダ１
０からターゲット１までの距離Ｒと相対速度差Ｖとが求
めることができる。
【０００６】
【発明が解決しようとする課題】さてＦＭＣＷレーダ等
では、図２に示すように、発振器からの出力周波数を高
速で変更する必要がある。ところで、かかる発振器には
ＰＬＬ（フェーズドロックループ）を適用しているのが
普通である。即ちＰＬＬを用いた周波数シンセサイザは
基準信号の出力源に水晶発振器などの安定で精度の良い
ものを選べば、そのシンセサイザからの出力は安定で精
度の良いものとなる。
では、図２に示すように、発振器からの出力周波数を高
速で変更する必要がある。ところで、かかる発振器には
ＰＬＬ（フェーズドロックループ）を適用しているのが
普通である。即ちＰＬＬを用いた周波数シンセサイザは
基準信号の出力源に水晶発振器などの安定で精度の良い
ものを選べば、そのシンセサイザからの出力は安定で精
度の良いものとなる。
【０００７】ＰＬＬを用いた周波数シンセサイザは出力
周波数をモニタし、この出力と基準周波数との位相差を
検出してフィードバック制御を行なうのが普通であるか
ら、周波数を変更すると、フィードバック制御が安定す
るまで（即ち、ロック状態になるまで）に時間がかかる
のが普通である。従って、従来の周波数シンセサイザ
は、例えば、上述のＦＭＣＷレーダ等のような周波数が
高速で変更される用途には不向きであると言える。
周波数をモニタし、この出力と基準周波数との位相差を
検出してフィードバック制御を行なうのが普通であるか
ら、周波数を変更すると、フィードバック制御が安定す
るまで（即ち、ロック状態になるまで）に時間がかかる
のが普通である。従って、従来の周波数シンセサイザ
は、例えば、上述のＦＭＣＷレーダ等のような周波数が
高速で変更される用途には不向きであると言える。
【０００８】そこで、本発明は出力周波数を、精度の高
い周波数信号を、高速で変更可能な周波数発生装置を提
案することを目的とする。
い周波数信号を、高速で変更可能な周波数発生装置を提
案することを目的とする。
【０００９】
【課題を解決するための手段】及び
【作用】上記課題を達成するための本発明は、入力され
る制御信号に従って出力周波数を可変とした発振器と、
出力周波数をモニタしながら、出力周波数が所望のもの
となるように前記制御信号を前記発振器に出力する第１
の発振制御回路と、前記制御信号をデータとして記憶す
る記憶回路と、前記発振制御回路による出力周波数のモ
ニタを禁止し、所望の出力周波数に対応する前記記憶回
路に記憶されたデータを読みだし、読み出したデータを
制御信号として前記発振器に出力する第２の発信制御回
路とを具備する。
る制御信号に従って出力周波数を可変とした発振器と、
出力周波数をモニタしながら、出力周波数が所望のもの
となるように前記制御信号を前記発振器に出力する第１
の発振制御回路と、前記制御信号をデータとして記憶す
る記憶回路と、前記発振制御回路による出力周波数のモ
ニタを禁止し、所望の出力周波数に対応する前記記憶回
路に記憶されたデータを読みだし、読み出したデータを
制御信号として前記発振器に出力する第２の発信制御回
路とを具備する。
【００１０】第１の発信制御回路が動作するときはフィ
ードバック制御動作となり、第２の制御回路が動作する
ときはオープンループ制御となる。オープンループは高
速の周波数変更ができるうえ、その基となるデータはフ
ィードバック制御時に記憶したものであるから精度は高
い。
ードバック制御動作となり、第２の制御回路が動作する
ときはオープンループ制御となる。オープンループは高
速の周波数変更ができるうえ、その基となるデータはフ
ィードバック制御時に記憶したものであるから精度は高
い。
【００１１】
【実施例】以下添付図面を参照しながら本発明を所謂Ｆ
ＭＣＷレーダ（例えば、図１のレーダ）の周波数シンセ
サイザ回路に適用した実施例について詳述する。図３は
図１の周波数シンセサイザ回路の詳細なブロック図であ
る。このシンセサイザ回路はＶＣＯ(voltage controlle
d oscillator)１４を有し、このＶＣＯ１４からの出力
が図１の結合器４に送られる。周知のようにＶＣＯは外
部からの制御電圧によりその発信周波数ｆ0が変わる。
この実施例では、制御電圧はＣＰＵ１２が出力するデー
タがＤ／Ａ１６によりＤ／Ａ変換されて、更にＬＰＦ１
５により抽出されたその低域成分である。ＶＣＯ１４か
らの出力は分周器１３に入力される。分周器１３は、Ｃ
ＰＵ１２から出力されたスケールファクタＮに応じて、
周波数ｆ0／Ｎを出力する。
ＭＣＷレーダ（例えば、図１のレーダ）の周波数シンセ
サイザ回路に適用した実施例について詳述する。図３は
図１の周波数シンセサイザ回路の詳細なブロック図であ
る。このシンセサイザ回路はＶＣＯ(voltage controlle
d oscillator)１４を有し、このＶＣＯ１４からの出力
が図１の結合器４に送られる。周知のようにＶＣＯは外
部からの制御電圧によりその発信周波数ｆ0が変わる。
この実施例では、制御電圧はＣＰＵ１２が出力するデー
タがＤ／Ａ１６によりＤ／Ａ変換されて、更にＬＰＦ１
５により抽出されたその低域成分である。ＶＣＯ１４か
らの出力は分周器１３に入力される。分周器１３は、Ｃ
ＰＵ１２から出力されたスケールファクタＮに応じて、
周波数ｆ0／Ｎを出力する。
【００１２】１０は基準の周波数ｆrefを有する信号を
発生する発振器（例えば水晶発振器からなる）であり、
この信号は位相差検出器Δφ１１に入力される。Δφ１
１は、基準信号と分周器１３からのｆ／Ｎとの位相差を
検出する。この位相差ΔφはＣＰＵ１２に入力され、Ｃ
ＰＵは位相差がゼロもしくは所定値になるように、Ｄ／
Ａ１６に対して制御データＤＡＴＡを出力する。即ち、
位相差検出器１１とＣＰＵ１２とＤ／Ａ１６とＬＰＦ１
５とＶＣＯ１４と分周器１３とは、基準周波数ｆrefに
対しＶＣＯから出力されるｆが所定の位相差をもつよう
に、即ち、ｆが基準周波数に対して整数倍の周波数を有
し、しかも位相的に同期した信号となるようなフィード
バック制御回路を構成している。
発生する発振器（例えば水晶発振器からなる）であり、
この信号は位相差検出器Δφ１１に入力される。Δφ１
１は、基準信号と分周器１３からのｆ／Ｎとの位相差を
検出する。この位相差ΔφはＣＰＵ１２に入力され、Ｃ
ＰＵは位相差がゼロもしくは所定値になるように、Ｄ／
Ａ１６に対して制御データＤＡＴＡを出力する。即ち、
位相差検出器１１とＣＰＵ１２とＤ／Ａ１６とＬＰＦ１
５とＶＣＯ１４と分周器１３とは、基準周波数ｆrefに
対しＶＣＯから出力されるｆが所定の位相差をもつよう
に、即ち、ｆが基準周波数に対して整数倍の周波数を有
し、しかも位相的に同期した信号となるようなフィード
バック制御回路を構成している。
【００１３】ＣＰＵ１２が出力する制御データＤＡＴＡ
とスケールファクタＮはＲＡＭ１７に記憶される。ＲＡ
Ｍ１７は、図４に示されているように、アドレスの０番
地から順にスケールファクタＮとそれと対になる制御デ
ータＤＡＴＡとを記憶する。図５に従ってＲＡＭ１７の
アドレッシングについて説明する。ＲＡＭ１７の容量を
ｍワードとする。図５は実施例のシンセサイザをＦＭＣ
Ｗに用いたときの周波数変化を示したものである。ＦＭ
ＣＷに用いればその出力周波数は図５に示すようにリニ
アに変化する。そこで、半周期をｍ等分し、ｍ＝０のと
きの周波数ｆ 0がＶＣＯ１４から出力されるようなファ
クタＮ0と制御データＤＡＴＡ0との組み合わせを、ＲＡ
Ｍ１７を０番地に記憶する。次に、ｍ＝１の時の周波数
ｆ1に対応するファクタＮ1と制御データＤＡＴＡ1の組
み合わせをＲＡＭ１７の１番地に記憶する。ｍ＝２の時
の周波数ｆ2に対応するファクタＮ2と制御データＤＡＴ
Ａ2の組み合わせをＲＡＭ１７の２番地に記憶する。こ
の記憶操作をｍ個のサンプリングについて行なう。
とスケールファクタＮはＲＡＭ１７に記憶される。ＲＡ
Ｍ１７は、図４に示されているように、アドレスの０番
地から順にスケールファクタＮとそれと対になる制御デ
ータＤＡＴＡとを記憶する。図５に従ってＲＡＭ１７の
アドレッシングについて説明する。ＲＡＭ１７の容量を
ｍワードとする。図５は実施例のシンセサイザをＦＭＣ
Ｗに用いたときの周波数変化を示したものである。ＦＭ
ＣＷに用いればその出力周波数は図５に示すようにリニ
アに変化する。そこで、半周期をｍ等分し、ｍ＝０のと
きの周波数ｆ 0がＶＣＯ１４から出力されるようなファ
クタＮ0と制御データＤＡＴＡ0との組み合わせを、ＲＡ
Ｍ１７を０番地に記憶する。次に、ｍ＝１の時の周波数
ｆ1に対応するファクタＮ1と制御データＤＡＴＡ1の組
み合わせをＲＡＭ１７の１番地に記憶する。ｍ＝２の時
の周波数ｆ2に対応するファクタＮ2と制御データＤＡＴ
Ａ2の組み合わせをＲＡＭ１７の２番地に記憶する。こ
の記憶操作をｍ個のサンプリングについて行なう。
【００１４】本実施例の特徴は、高速でシンセサイザを
駆動するときは、ＰＬＬのフィードバック制御を使わず
にオープン制御を使う点にある。即ち、高速モードのと
きは、スイッチ２０をカウンタ１９側にする。このカウ
ンタ１９にはクロック回路１８からのクロックを計数す
る。このクロック回路１８のクロック周期は次のように
して決定する。図５において、１周期をＴとすると、時
間Ｔ／２の間にｍ個のクロックが発生すればよい。この
ようにすると、クロックが１つ発生すると、カウンタ１
９の出力は１となり、更に２つ目のクロックが発生する
とカウンタの値は２となる。これらのカウンタの値は二
進値に変換されてＲＡＭ１７のアドレスに入力される。
すると、クロックがｍ個発生すると、ＲＡＭ１７から
は、ＶＣＯ１４からは図５の三角形の前半部分（時間幅
Ｔ／２）の様な周波数分布の信号が発生するように、制
御データＤＡＴＡが出力される。図５の三角形の後半部
分の様な周波数分布の信号を発生させるためには、ＣＰ
Ｕ１２はカウンタ１９のアップカウントとダウンカウン
トとを制御する制御信号Ｕ／Ｄを１から０に変更すれば
よい。
駆動するときは、ＰＬＬのフィードバック制御を使わず
にオープン制御を使う点にある。即ち、高速モードのと
きは、スイッチ２０をカウンタ１９側にする。このカウ
ンタ１９にはクロック回路１８からのクロックを計数す
る。このクロック回路１８のクロック周期は次のように
して決定する。図５において、１周期をＴとすると、時
間Ｔ／２の間にｍ個のクロックが発生すればよい。この
ようにすると、クロックが１つ発生すると、カウンタ１
９の出力は１となり、更に２つ目のクロックが発生する
とカウンタの値は２となる。これらのカウンタの値は二
進値に変換されてＲＡＭ１７のアドレスに入力される。
すると、クロックがｍ個発生すると、ＲＡＭ１７から
は、ＶＣＯ１４からは図５の三角形の前半部分（時間幅
Ｔ／２）の様な周波数分布の信号が発生するように、制
御データＤＡＴＡが出力される。図５の三角形の後半部
分の様な周波数分布の信号を発生させるためには、ＣＰ
Ｕ１２はカウンタ１９のアップカウントとダウンカウン
トとを制御する制御信号Ｕ／Ｄを１から０に変更すれば
よい。
【００１５】かくして、ＣＰＵ１２がスイッチ２０を切
り替え、更に、ＲＡＭ１７を読みだしモード（制御信号
Ｒ／Ｗを１）にし、また制御信号Ｕ／Ｄを切り替え制御
するれば、シンセサイザは図６に示す回路と等価な動作
を行なう。図６の回路は、ＰＬＬ方式を用いていず、そ
のために高速に周波数の切り替えが可能となる。ところ
でＰＬＬｌ回路は温度条件等の環境の変化に敏感に反応
する。換言すれば、一旦ＲＡＭ１７にファクタＮと制御
データＤＡＴＡを記憶しても環境条件が変わればその内
容を更新する必要がでてくることになる。かかる場合
は、前述したように、ＣＰＵ１２が、スイッチ２０をＲ
ＡＭ１７と接続されるように切り替え、更に、ＲＡＭ１
７を書き込みモード（制御信号Ｒ／Ｗを０）にし、また
制御信号Ｕ／Ｄを切り替え制御するれば、ＲＡＭ１７の
データは更新される。
り替え、更に、ＲＡＭ１７を読みだしモード（制御信号
Ｒ／Ｗを１）にし、また制御信号Ｕ／Ｄを切り替え制御
するれば、シンセサイザは図６に示す回路と等価な動作
を行なう。図６の回路は、ＰＬＬ方式を用いていず、そ
のために高速に周波数の切り替えが可能となる。ところ
でＰＬＬｌ回路は温度条件等の環境の変化に敏感に反応
する。換言すれば、一旦ＲＡＭ１７にファクタＮと制御
データＤＡＴＡを記憶しても環境条件が変わればその内
容を更新する必要がでてくることになる。かかる場合
は、前述したように、ＣＰＵ１２が、スイッチ２０をＲ
ＡＭ１７と接続されるように切り替え、更に、ＲＡＭ１
７を書き込みモード（制御信号Ｒ／Ｗを０）にし、また
制御信号Ｕ／Ｄを切り替え制御するれば、ＲＡＭ１７の
データは更新される。
【００１６】次に、かかるシンセサイザ回路のＦＭＣＷ
以外への適用の可能性について説明する。ＦＭＣＷに適
用する場合はその出力は図５のようにならなくてはなら
ないから、図４のようなデータをＲＡＭ１７に格納すれ
ばよかった。これは周波数の変化がリニアであるから、
そのリニアな変化はカウンタの計数に直接対応するから
である。周波数の変化が任意な場合には、ＣＰＵ１２が
直接ＲＡＭ１７をアクセスする必要がある。そして、Ｒ
ＡＭ１７にデータを格納する手法も変えなくてはならな
い。即ち、図７に示すように、ＲＡＭ１７のアドレッシ
ングを要求周波数値を用いるのである。周波数値がアド
レスデータとして用いることができない場合には、周波
数を適当に量子化すればよい。図７において、ＲＡＭ１
７を書き込みモードに設定した場合には、要求周波数が
ｆ0の時は、そのときのファクタＮ0と制御データＤＡＴ
Ａ0をＲＡＭ１７のｆ0に対応する番地に書き込み、要求
周波数がｆ1の時は、そのときのファクタＮ1と制御デー
タＤＡＴＡ1をＲＡＭ１７のｆ1に対応する番地に書き込
み、要求周波数がｆ2の時は、そのときのファクタＮ2と
制御データＤＡＴＡ2をＲＡＭ１７のｆ2に対応する番地
に書き込むようにする。オープン制御の時は、前記実施
例と同じように、ＲＡＭ１７を読みだしモードに変更す
ればよい。このように変形すると、ＣＰＵ１２が所望の
周波数でＶＣＯを駆動することができる。
以外への適用の可能性について説明する。ＦＭＣＷに適
用する場合はその出力は図５のようにならなくてはなら
ないから、図４のようなデータをＲＡＭ１７に格納すれ
ばよかった。これは周波数の変化がリニアであるから、
そのリニアな変化はカウンタの計数に直接対応するから
である。周波数の変化が任意な場合には、ＣＰＵ１２が
直接ＲＡＭ１７をアクセスする必要がある。そして、Ｒ
ＡＭ１７にデータを格納する手法も変えなくてはならな
い。即ち、図７に示すように、ＲＡＭ１７のアドレッシ
ングを要求周波数値を用いるのである。周波数値がアド
レスデータとして用いることができない場合には、周波
数を適当に量子化すればよい。図７において、ＲＡＭ１
７を書き込みモードに設定した場合には、要求周波数が
ｆ0の時は、そのときのファクタＮ0と制御データＤＡＴ
Ａ0をＲＡＭ１７のｆ0に対応する番地に書き込み、要求
周波数がｆ1の時は、そのときのファクタＮ1と制御デー
タＤＡＴＡ1をＲＡＭ１７のｆ1に対応する番地に書き込
み、要求周波数がｆ2の時は、そのときのファクタＮ2と
制御データＤＡＴＡ2をＲＡＭ１７のｆ2に対応する番地
に書き込むようにする。オープン制御の時は、前記実施
例と同じように、ＲＡＭ１７を読みだしモードに変更す
ればよい。このように変形すると、ＣＰＵ１２が所望の
周波数でＶＣＯを駆動することができる。
【００１７】
【発明の効果】以上説明したように、本発明は、入力さ
れる制御信号に従って出力周波数を可変とした発振器
と、出力周波数をモニタしながら、出力周波数が所望の
ものとなるように前記制御信号を前記発振器に出力する
第１の発振制御回路と、前記制御信号をデータとして記
憶する記憶回路と、前記発振制御回路による出力周波数
のモニタを禁止し、所望の出力周波数に対応する前記記
憶回路に記憶されたデータを読みだし、読み出したデー
タを制御信号として前記発振器に出力する第２の発信制
御回路とを具備する事を特徴とする。
れる制御信号に従って出力周波数を可変とした発振器
と、出力周波数をモニタしながら、出力周波数が所望の
ものとなるように前記制御信号を前記発振器に出力する
第１の発振制御回路と、前記制御信号をデータとして記
憶する記憶回路と、前記発振制御回路による出力周波数
のモニタを禁止し、所望の出力周波数に対応する前記記
憶回路に記憶されたデータを読みだし、読み出したデー
タを制御信号として前記発振器に出力する第２の発信制
御回路とを具備する事を特徴とする。
【００１８】第１の発信制御回路が動作するときはフィ
ードバック制御動作となり、第２の制御回路が動作する
ときはオープンループ制御となる。オープンループは高
速の周波数変更ができるうえ、その基となるデータはフ
ィードバック制御時に記憶したものであるから精度は高
い。高速に周波数の切り替えが可能となる。しかもその
周波数は事前にＰＬＬ方式で決定したデータに基づいて
いるものなので、周波数精度は高い。
ードバック制御動作となり、第２の制御回路が動作する
ときはオープンループ制御となる。オープンループは高
速の周波数変更ができるうえ、その基となるデータはフ
ィードバック制御時に記憶したものであるから精度は高
い。高速に周波数の切り替えが可能となる。しかもその
周波数は事前にＰＬＬ方式で決定したデータに基づいて
いるものなので、周波数精度は高い。
【００１９】また、更に、記憶回路に記憶されたデータ
を更新することにより、経年変化にも耐ええる。
を更新することにより、経年変化にも耐ええる。
【図１】 従来技術にかかるＦＭーＣＷレーダの構成を
示すブロック図。
示すブロック図。
【図２】 図１のレーダの動作を説明するグラフ図。
【図３】 本発明の実施例にかかる周波数シンセサイザ
の構成を示すブロック図。
の構成を示すブロック図。
【図４】 図３のＲＡＭ１７に格納される各種データの
構成を説明する図。
構成を説明する図。
【図５】 本実施例の動作原理を説明する図。
【図６】 図１の装置がオープンループモードで動作す
るときの回路の等価回路の図。
るときの回路の等価回路の図。
【図７】 他の実施例におけるＲＡＭ１７の格納データ
の構造を説明する図。
の構造を説明する図。
Claims (2)
- 【請求項１】 入力される制御信号に従って出力周波数
を可変とした発振器と、 出力周波数をモニタしながら、出力周波数が所望のもの
となるように前記制御信号を前記発振器に出力する第１
の発振制御回路と、 前記制御信号をデータとして記憶する記憶回路と、 前記発振制御回路による出力周波数のモニタを禁止し、
所望の出力周波数に対応する前記記憶回路に記憶された
データを読みだし、読み出したデータを制御信号として
前記発振器に出力する第２の発信制御回路とを具備する
周波数発生装置。 - 【請求項２】 請求項１に記載の周波数発生装置におい
て、前記第１と第２のいずれかの発振制御回路を選択す
る回路し、所定のタイミングで前記第１の発振制御回路
を動作させて、前記制御信号を前記記憶回路内のデータ
を更新する事を特徴とする周波数発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4077384A JPH05284019A (ja) | 1992-03-31 | 1992-03-31 | 周波数発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4077384A JPH05284019A (ja) | 1992-03-31 | 1992-03-31 | 周波数発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05284019A true JPH05284019A (ja) | 1993-10-29 |
Family
ID=13632399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4077384A Withdrawn JPH05284019A (ja) | 1992-03-31 | 1992-03-31 | 周波数発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05284019A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09113606A (ja) * | 1995-09-15 | 1997-05-02 | Raytheon Co | アナログ・デジタル変換システム |
| JP2004506906A (ja) * | 2000-08-16 | 2004-03-04 | レイセオン・カンパニー | 自動車用レーダ・システムおよび方法 |
| JP2007298317A (ja) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | 周波数変調回路及びｆｍ−ｃｗレーダ装置並びに通信統合レーダ装置 |
| JP2008072257A (ja) * | 2006-09-12 | 2008-03-27 | Fujitsu Ltd | 位相同期発振器及びその制御方法 |
-
1992
- 1992-03-31 JP JP4077384A patent/JPH05284019A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09113606A (ja) * | 1995-09-15 | 1997-05-02 | Raytheon Co | アナログ・デジタル変換システム |
| JP2004506906A (ja) * | 2000-08-16 | 2004-03-04 | レイセオン・カンパニー | 自動車用レーダ・システムおよび方法 |
| JP2011197011A (ja) * | 2000-08-16 | 2011-10-06 | Valeo Radar Systems Inc | 自動車用レーダ・システムおよび方法 |
| JP2007298317A (ja) * | 2006-04-28 | 2007-11-15 | Fujitsu Ltd | 周波数変調回路及びｆｍ−ｃｗレーダ装置並びに通信統合レーダ装置 |
| JP2008072257A (ja) * | 2006-09-12 | 2008-03-27 | Fujitsu Ltd | 位相同期発振器及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487756B1 (ko) | 레이더장치 | |
| US5517197A (en) | Modular radar architecture film (FM/CW or pulse) for automobile collision avoidance applications | |
| US5400034A (en) | Digital phase lock detector | |
| US7352320B2 (en) | FM-CW radar | |
| US4008475A (en) | Stabilizing and calibration circuit for FM-CW radar ranging systems | |
| US20120146845A1 (en) | Narrow-Band Wide-Range Frequency Modulation Continuous Wave (FMCW) Radar System | |
| EP1932015B1 (en) | Traffic sensor and method for providing a stabilized signal | |
| US6674395B2 (en) | Radar system and method of adjusting characteristics thereof | |
| US5014063A (en) | Integrated altimeter and doppler velocity sensor arrangement | |
| JPH06120735A (ja) | 発振回路 | |
| JP3342333B2 (ja) | 電圧制御発振装置およびｆｍｃｗレーダ装置 | |
| JPH05284019A (ja) | 周波数発生装置 | |
| US6087979A (en) | Rangefinder | |
| JP2001356164A (ja) | マイクロ波レーダシステムにおける非線形性の補正方法。 | |
| JP7326730B2 (ja) | 距離速度測定装置 | |
| US7095366B2 (en) | High-frequency oscillation apparatus, radio apparatus, and radar | |
| JP2002156447A (ja) | スイープ発振装置及びｆｍｃｗ距離計測装置 | |
| JP4046293B2 (ja) | 電波レーダ装置 | |
| US2931030A (en) | Radar system | |
| JPH0527020A (ja) | マルチスタテイツクレーダ装置 | |
| JP2909823B2 (ja) | Ｆｍレーダ装置 | |
| JPH0318784A (ja) | Ｆｍ―ｃｗ測距方法 | |
| JP3565646B2 (ja) | Ｆｍ−ｃｗレーダ | |
| KR100426862B1 (ko) | 전압조정 오실레이터의 주파수 선형성 개선방법 | |
| JP2004245647A (ja) | 近距離レーダ装置および近距離レーダ装置を搭載した車両 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |