JPH05276544A - リングバックトーンｐｃｍコード発生回路 - Google Patents
リングバックトーンｐｃｍコード発生回路Info
- Publication number
- JPH05276544A JPH05276544A JP6650892A JP6650892A JPH05276544A JP H05276544 A JPH05276544 A JP H05276544A JP 6650892 A JP6650892 A JP 6650892A JP 6650892 A JP6650892 A JP 6650892A JP H05276544 A JPH05276544 A JP H05276544A
- Authority
- JP
- Japan
- Prior art keywords
- pcm code
- tone
- code
- pcm
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 リングバックトーンのＰＣＭコードを発生す
る回路で、ＰＣＭコードの記憶数量を減らして必要なメ
モリ容量を削減するリングバックトーンＰＣＭコード発
生回路を提供する。 【構成】 アップダウンカウンタ１により４分の１周期
分のＰＣＭコードデータを記憶したＲＯＭ４のアドレス
を発生させてＲＯＭ４に入力し、このＲＯＭ４から出力
されるＰＣＭコードデータをラッチ回路５に入力させ
る。またカウンタ１の桁溢れ情報信号２０を２分周して
カウンタ１のアップ／ダウン設定信号とし、且つこの桁
溢れ情報信号２０を４分周してＰＣＭコードのＭＳＢと
してラッチ回路５の最上位ビットに入力する。これによ
り、ラッチ回路５のＭＳＢが「０」の時、正のトーンＰ
ＣＭコードが、ラッチ回路５のＭＳＢが「１」の時負の
トーンＰＣＭコードが生成される。
る回路で、ＰＣＭコードの記憶数量を減らして必要なメ
モリ容量を削減するリングバックトーンＰＣＭコード発
生回路を提供する。 【構成】 アップダウンカウンタ１により４分の１周期
分のＰＣＭコードデータを記憶したＲＯＭ４のアドレス
を発生させてＲＯＭ４に入力し、このＲＯＭ４から出力
されるＰＣＭコードデータをラッチ回路５に入力させ
る。またカウンタ１の桁溢れ情報信号２０を２分周して
カウンタ１のアップ／ダウン設定信号とし、且つこの桁
溢れ情報信号２０を４分周してＰＣＭコードのＭＳＢと
してラッチ回路５の最上位ビットに入力する。これによ
り、ラッチ回路５のＭＳＢが「０」の時、正のトーンＰ
ＣＭコードが、ラッチ回路５のＭＳＢが「１」の時負の
トーンＰＣＭコードが生成される。
Description
【０００１】
【産業上の利用分野】本発明は、電話機相互を接続する
加入者線ディジタル交換機に用いられるＰＣＭ搬送装置
の呼出し音（リングバックトーン）のトーンＰＣＭコー
ド発生回路に関するものである。
加入者線ディジタル交換機に用いられるＰＣＭ搬送装置
の呼出し音（リングバックトーン）のトーンＰＣＭコー
ド発生回路に関するものである。
【０００２】
【従来の技術】現在の通信網は信号多重化の容易性、信
号方式上の利点等の観点からディジタル化が進んでいる
が、一般的ユーザである各家庭で使用される電話機は従
来のアナログ方式の電話機である。このようなアナログ
式の電話機からのアナログ信号をディジタル信号に変換
してディジタル交換機に与えたり、このディジタル交換
機からのディジタル信号を再びアナログ信号に逆変換し
たりする回線インターフェースであるＰＣＭ搬送装置が
必要である。このＰＣＭ搬送装置は２線式の加入者線に
対応して設置されるもので、集積電子回路技術を使って
できる限り小型経済的に構成されることが加入者線交換
機の規模を小さくする上で必要である。そこで一般に交
換機で使用される多周波符号やトーン信号は周期性を持
っているので、１周期分の波形をサンプルしてＰＣＭ符
号化し、２進コード情報の形でＲＯＭ内に記憶してあ
り、必要に応じてその２進コードを読出してＤ／Ａ変換
してトーン信号を生成している。以下にそのディジタル
信号発生器の一つであるリングバックトーンのトーンＰ
ＣＭコード発生器の従来例を図４に示す。この図４のリ
ングバックトーンＰＣＭコード発生器は、トーンＰＣＭ
コードデータを記憶する読出し専用記憶装置（以下ＲＯ
Ｍ）９と、このＲＯＭ９のアドレス番号を発生するカウ
ンタ８と、前記ＲＯＭ９から抽出されたトーンＰＣＭコ
ードを一定周期毎に出力するラッチ回路１０とかり、こ
のラッチ回路１０のトーンＰＣＭコード出力端子群１２
からトーンＰＣＭコードがクロック毎に出力され図示し
ないディジタル／アナログ変換回路に入力されてアナロ
グ信号のリングバックトーンに変換される。
号方式上の利点等の観点からディジタル化が進んでいる
が、一般的ユーザである各家庭で使用される電話機は従
来のアナログ方式の電話機である。このようなアナログ
式の電話機からのアナログ信号をディジタル信号に変換
してディジタル交換機に与えたり、このディジタル交換
機からのディジタル信号を再びアナログ信号に逆変換し
たりする回線インターフェースであるＰＣＭ搬送装置が
必要である。このＰＣＭ搬送装置は２線式の加入者線に
対応して設置されるもので、集積電子回路技術を使って
できる限り小型経済的に構成されることが加入者線交換
機の規模を小さくする上で必要である。そこで一般に交
換機で使用される多周波符号やトーン信号は周期性を持
っているので、１周期分の波形をサンプルしてＰＣＭ符
号化し、２進コード情報の形でＲＯＭ内に記憶してあ
り、必要に応じてその２進コードを読出してＤ／Ａ変換
してトーン信号を生成している。以下にそのディジタル
信号発生器の一つであるリングバックトーンのトーンＰ
ＣＭコード発生器の従来例を図４に示す。この図４のリ
ングバックトーンＰＣＭコード発生器は、トーンＰＣＭ
コードデータを記憶する読出し専用記憶装置（以下ＲＯ
Ｍ）９と、このＲＯＭ９のアドレス番号を発生するカウ
ンタ８と、前記ＲＯＭ９から抽出されたトーンＰＣＭコ
ードを一定周期毎に出力するラッチ回路１０とかり、こ
のラッチ回路１０のトーンＰＣＭコード出力端子群１２
からトーンＰＣＭコードがクロック毎に出力され図示し
ないディジタル／アナログ変換回路に入力されてアナロ
グ信号のリングバックトーンに変換される。
【０００３】前記ＲＯＭ９には、アナログ電話機に送信
するリングバックトーン信号の一周期分のトーンＰＣＭ
コードｘ（ｔ1 ），ｘ（ｔ2 ），…ｘ（ｔ4N）が下位ア
ドレスから順番に４Ｎバイトの記憶領域内に記憶されて
いる。一方前記カウンタ８はモジュロ（４Ｎ−１）計数
器であって、クロック入力端子１１より入力される任意
のクロックにより、０〜４Ｎ−１の２進コードをサイク
リックに発生させる。このカウンタ８の出力２進コード
は前記ＲＯＭのアドレス情報としてＲＯＭ９に与えら
れ、ＲＯＭ９はそのアドレスに記憶したＰＣＭデータを
ラッチ回路１０に順次出力する。ラッチ回路１０はクロ
ック入力端子１１から入力されるクロックに同期して上
記ＰＣＭデータを、次のクロックのエッジまで保持する
と共にそのＰＣＭデータを出力する。これにより、任意
のクロックの周期毎にＰＣＭデータとしてｘ（ｔ1 ），
ｘ（ｔ2 ），…ｘ（ｔ4N），ｘ（ｔ1 ），ｘ（ｔ2 ），
…という連続したリングバックトーンＰＣＭコードが出
力されることになる。
するリングバックトーン信号の一周期分のトーンＰＣＭ
コードｘ（ｔ1 ），ｘ（ｔ2 ），…ｘ（ｔ4N）が下位ア
ドレスから順番に４Ｎバイトの記憶領域内に記憶されて
いる。一方前記カウンタ８はモジュロ（４Ｎ−１）計数
器であって、クロック入力端子１１より入力される任意
のクロックにより、０〜４Ｎ−１の２進コードをサイク
リックに発生させる。このカウンタ８の出力２進コード
は前記ＲＯＭのアドレス情報としてＲＯＭ９に与えら
れ、ＲＯＭ９はそのアドレスに記憶したＰＣＭデータを
ラッチ回路１０に順次出力する。ラッチ回路１０はクロ
ック入力端子１１から入力されるクロックに同期して上
記ＰＣＭデータを、次のクロックのエッジまで保持する
と共にそのＰＣＭデータを出力する。これにより、任意
のクロックの周期毎にＰＣＭデータとしてｘ（ｔ1 ），
ｘ（ｔ2 ），…ｘ（ｔ4N），ｘ（ｔ1 ），ｘ（ｔ2 ），
…という連続したリングバックトーンＰＣＭコードが出
力されることになる。
【０００４】
【発明が解決しようとする課題】上記したような従来の
リングバックトーンＰＣＭコード発生回路では、送信す
べきリングバックトーン信号の一周期分のＰＣＭコード
データを必要とするため、通常リングバックトーン信号
として用いられる４００ＨZ 信号を発生するには、比較
的大きな記憶領域を持つ記憶素子が必要となっている。
通常リングバックトーンＰＣＭコード発生回路は装置の
小型化の為に他のディジタル回路と共にゲートアレイ内
に収容される場合が多い。しかしながら、一般に記憶部
分に使用されるゲートアレイのセル数は他のディジタル
回路部分より多く必要とし、従来の回路構成ではゲート
アレイ自体の小型化が困難であるという問題点がある。
リングバックトーンＰＣＭコード発生回路では、送信す
べきリングバックトーン信号の一周期分のＰＣＭコード
データを必要とするため、通常リングバックトーン信号
として用いられる４００ＨZ 信号を発生するには、比較
的大きな記憶領域を持つ記憶素子が必要となっている。
通常リングバックトーンＰＣＭコード発生回路は装置の
小型化の為に他のディジタル回路と共にゲートアレイ内
に収容される場合が多い。しかしながら、一般に記憶部
分に使用されるゲートアレイのセル数は他のディジタル
回路部分より多く必要とし、従来の回路構成ではゲート
アレイ自体の小型化が困難であるという問題点がある。
【０００５】本発明の目的は、このような従来の問題点
を除去して、より少ないセル数でゲートアレイを作成で
きるリングバックトーンＰＣＭコード発生回路を提供す
ることにある。
を除去して、より少ないセル数でゲートアレイを作成で
きるリングバックトーンＰＣＭコード発生回路を提供す
ることにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の本発明の解決手段は、ＰＣＭ搬送装置に用いられるリ
ングバックトーンをトーンＰＣＭコードとして送出する
リングバックトーンＰＣＭコード発生回路において、前
記トーンＰＣＭコードのＰＣＭコードデータを所定周期
の四分の一分記憶する読出し専用記憶部と、前記所定周
期の四分の一周期毎にカウントアップとカウントダウン
を繰り返して前記読出し専用記憶部のアドレス番号を作
成するアップダウンカウンタと、前記所定周期の二分の
一周期毎に２進数「０」と「１」とを繰り返す符号変換
信号を発生させるフリップフロップと、最上位ビット信
号として入力される前記符号変換信号と前記読出し専用
記憶部から読み出されたＰＣＭコードデータとを、１ク
ロックパルス期間保持しつつ出力するラッチ回路とを有
することを特徴とする。
の本発明の解決手段は、ＰＣＭ搬送装置に用いられるリ
ングバックトーンをトーンＰＣＭコードとして送出する
リングバックトーンＰＣＭコード発生回路において、前
記トーンＰＣＭコードのＰＣＭコードデータを所定周期
の四分の一分記憶する読出し専用記憶部と、前記所定周
期の四分の一周期毎にカウントアップとカウントダウン
を繰り返して前記読出し専用記憶部のアドレス番号を作
成するアップダウンカウンタと、前記所定周期の二分の
一周期毎に２進数「０」と「１」とを繰り返す符号変換
信号を発生させるフリップフロップと、最上位ビット信
号として入力される前記符号変換信号と前記読出し専用
記憶部から読み出されたＰＣＭコードデータとを、１ク
ロックパルス期間保持しつつ出力するラッチ回路とを有
することを特徴とする。
【０００７】
【実施例】次に本発明の一実施例について図面を参照し
て以下に説明する。図１は本発明の一実施例のブロック
構成図である。この図１において、アップダウンカウン
タ１はクロック入力端子６からの任意のクロックが入力
されるように接続され、このカウンタ１の桁溢れ情報信
号２０が２分周用フリップフロップ２に入力されるよう
に接続され、さらにこのフリップフロップ２の出力であ
る分周信号２１が同じ２分周用フリップフロップ３とア
ップダウンカウンタ１のアップ／ダウンコントロール信
号入力端子に接続入力されている。そしてアップダウン
カウンタ１のカウント値である出力２進コードはトーン
ＰＣＭコード記憶用の読出し専用記憶部であるリードオ
ンリメモリ（以下ＲＯＭ）４のアドレス入力端子に接続
入力される。このＲＯＭ４からの出力ＰＣＭデータはラ
ッチ回路５のデータ入力端子に接続入力されている。こ
のラッチ回路５のデータ入力端子の最上位ビット（以下
ＭＳＢ）入力端子には前記フリップフロップ３の出力す
る符号変換信号２２が接続入力されている。またこのラ
ッチ回路５にはデータラッチ用のクロックとしてクロッ
ク入力端子６からのクロックが入力されている。
て以下に説明する。図１は本発明の一実施例のブロック
構成図である。この図１において、アップダウンカウン
タ１はクロック入力端子６からの任意のクロックが入力
されるように接続され、このカウンタ１の桁溢れ情報信
号２０が２分周用フリップフロップ２に入力されるよう
に接続され、さらにこのフリップフロップ２の出力であ
る分周信号２１が同じ２分周用フリップフロップ３とア
ップダウンカウンタ１のアップ／ダウンコントロール信
号入力端子に接続入力されている。そしてアップダウン
カウンタ１のカウント値である出力２進コードはトーン
ＰＣＭコード記憶用の読出し専用記憶部であるリードオ
ンリメモリ（以下ＲＯＭ）４のアドレス入力端子に接続
入力される。このＲＯＭ４からの出力ＰＣＭデータはラ
ッチ回路５のデータ入力端子に接続入力されている。こ
のラッチ回路５のデータ入力端子の最上位ビット（以下
ＭＳＢ）入力端子には前記フリップフロップ３の出力す
る符号変換信号２２が接続入力されている。またこのラ
ッチ回路５にはデータラッチ用のクロックとしてクロッ
ク入力端子６からのクロックが入力されている。
【０００８】以上の構成において以下その動作について
説明する。図２は電話機に送信すべきリングバックトー
ンのアナログ波形と、その離散的時間ｔ1 ，ｔ2 ，…
ｔN，ｔN+1 ，… ｔ4NとトーンＰＣＭコードｘ
（ｔ1 ），ｘ（ｔ2 ），…ｘ（ｔ4N）との対応関係を示
し、図３はＲＯＭ４のアドレスマップを示す。図３に示
すように、ＲＯＭ４にはアドレス番地「０」にトーンＰ
ＣＭコードｘ（ｔ1 ）が、アドレス番地「１」にトーン
ＰＣＭコードｘ（ｔ2 ）が、以下同じ様にアドレス番地
「Ｎ−１」にトーンＰＣＭコードｘ（ｔN ）がそれぞれ
記憶されている。
説明する。図２は電話機に送信すべきリングバックトー
ンのアナログ波形と、その離散的時間ｔ1 ，ｔ2 ，…
ｔN，ｔN+1 ，… ｔ4NとトーンＰＣＭコードｘ
（ｔ1 ），ｘ（ｔ2 ），…ｘ（ｔ4N）との対応関係を示
し、図３はＲＯＭ４のアドレスマップを示す。図３に示
すように、ＲＯＭ４にはアドレス番地「０」にトーンＰ
ＣＭコードｘ（ｔ1 ）が、アドレス番地「１」にトーン
ＰＣＭコードｘ（ｔ2 ）が、以下同じ様にアドレス番地
「Ｎ−１」にトーンＰＣＭコードｘ（ｔN ）がそれぞれ
記憶されている。
【０００９】今、アップダウンカウンタ１が分周信号２
１によってカウントアップ状態に設定され、而もフリッ
プフロップ２，３は初期状態で、カウンタ１の出力２進
コードは０となっているとする。この様な状態でカウン
タ１はクロックが入力される毎に１ずつカウントアップ
し時間ｔ1 〜ｔN の間、０〜Ｎ−１と順次そのカウント
値である出力２進コードをインクリメントする。この２
進コードに基づいてＲＯＭ４はＰＣＭコードデータｘ
（ｔ1 ），ｘ（ｔ2 ），…ｘ（ｔ4N）をラッチ回路５に
順次出力する。このときフリップフロップ３の符号変換
信号２２は「０」であることでラッチ回路５のＭＳＢに
は０が入力されており、ラッチ回路５の出力は正のトー
ンＰＣＭコードとしてＲＯＭ４のＰＣＭコードデータを
そのまま出力する。このラッチ回路５から出力されるト
ーンＰＣＭコードをＤ／Ａ変換することにより、図２に
於ける区間３０のアナログ信号のリングバックトーンが
生成される。
１によってカウントアップ状態に設定され、而もフリッ
プフロップ２，３は初期状態で、カウンタ１の出力２進
コードは０となっているとする。この様な状態でカウン
タ１はクロックが入力される毎に１ずつカウントアップ
し時間ｔ1 〜ｔN の間、０〜Ｎ−１と順次そのカウント
値である出力２進コードをインクリメントする。この２
進コードに基づいてＲＯＭ４はＰＣＭコードデータｘ
（ｔ1 ），ｘ（ｔ2 ），…ｘ（ｔ4N）をラッチ回路５に
順次出力する。このときフリップフロップ３の符号変換
信号２２は「０」であることでラッチ回路５のＭＳＢに
は０が入力されており、ラッチ回路５の出力は正のトー
ンＰＣＭコードとしてＲＯＭ４のＰＣＭコードデータを
そのまま出力する。このラッチ回路５から出力されるト
ーンＰＣＭコードをＤ／Ａ変換することにより、図２に
於ける区間３０のアナログ信号のリングバックトーンが
生成される。
【００１０】そうしてアップダウンカウンタ１のカウン
ト値がＮ−１を越えて再び０になると、桁溢れして桁溢
れ情報信号２０がカウンタ１より出力される。この桁溢
れ情報信号２０に基づくフリップフロップ２の分周信号
２１はカウンタ１をカウントダウン状態に設定する。ま
たこの分周信号２１が入力されるフリップフロップ３の
出力符号変換信号２２は０のままである。従って続く時
間ｔN+1 〜ｔ2Nの間カウンタ１はクロックパルス毎に出
力２進コードをＮ−１〜０とデクリメントし、これによ
ってＲＯＭ４の出力ＰＣＭコードはｘ（ｔN ），…ｘ
（ｔ3 ），ｘ（ｔ2 ），ｘ（ｔ1 ）と順次変化する。符
号変換信号２２によってラッチ回路５のＭＳＢは「０」
であり、ラッチ回路５は正のトーンＰＣＭコードとして
上記ＰＣＭコードｘ（ｔN ），…ｘ（ｔ3 ），ｘ
（ｔ2 ），ｘ（ｔ1 ）をそのまま出力する。このＰＣＭ
コードをＤ／Ａ変換することで図２の区間３１のアナロ
グ波形が生成される。
ト値がＮ−１を越えて再び０になると、桁溢れして桁溢
れ情報信号２０がカウンタ１より出力される。この桁溢
れ情報信号２０に基づくフリップフロップ２の分周信号
２１はカウンタ１をカウントダウン状態に設定する。ま
たこの分周信号２１が入力されるフリップフロップ３の
出力符号変換信号２２は０のままである。従って続く時
間ｔN+1 〜ｔ2Nの間カウンタ１はクロックパルス毎に出
力２進コードをＮ−１〜０とデクリメントし、これによ
ってＲＯＭ４の出力ＰＣＭコードはｘ（ｔN ），…ｘ
（ｔ3 ），ｘ（ｔ2 ），ｘ（ｔ1 ）と順次変化する。符
号変換信号２２によってラッチ回路５のＭＳＢは「０」
であり、ラッチ回路５は正のトーンＰＣＭコードとして
上記ＰＣＭコードｘ（ｔN ），…ｘ（ｔ3 ），ｘ
（ｔ2 ），ｘ（ｔ1 ）をそのまま出力する。このＰＣＭ
コードをＤ／Ａ変換することで図２の区間３１のアナロ
グ波形が生成される。
【００１１】そうして時間ｔ2Nでカウンタ１は再び桁溢
れして桁溢れ情報信号２０をフリップフロップ２に出力
し、フリップフロップ２の分周信号２１によってカウン
タ１は再びカウントアップ状態に設定される。また、上
記分周信号２１が入力されるフリップフロップ３は出力
の符号変換信号２２を「１」として出力することにな
る。これによりラッチ回路５のＭＳＢが「１」となる
為、ラッチ回路５の出力は負のトーンＰＣＭコードとな
る。つまり時間ｔ2N+1〜ｔ3Nでは、ＲＯＭ４の出力ＰＣ
Ｍコードｘ（ｔ1 ），ｘ（ｔ2 ），…ｘ（ｔN ）はラッ
チ回路５で負のトーンＰＣＭコード−ｘ（ｔ1 ），−ｘ
（ｔ2 ），…−ｘ（ｔN ）に変換される。この負のトー
ンＰＣＭコードをＤ／Ａ変換することで図２の区間３３
のアナログ波形が生成される。
れして桁溢れ情報信号２０をフリップフロップ２に出力
し、フリップフロップ２の分周信号２１によってカウン
タ１は再びカウントアップ状態に設定される。また、上
記分周信号２１が入力されるフリップフロップ３は出力
の符号変換信号２２を「１」として出力することにな
る。これによりラッチ回路５のＭＳＢが「１」となる
為、ラッチ回路５の出力は負のトーンＰＣＭコードとな
る。つまり時間ｔ2N+1〜ｔ3Nでは、ＲＯＭ４の出力ＰＣ
Ｍコードｘ（ｔ1 ），ｘ（ｔ2 ），…ｘ（ｔN ）はラッ
チ回路５で負のトーンＰＣＭコード−ｘ（ｔ1 ），−ｘ
（ｔ2 ），…−ｘ（ｔN ）に変換される。この負のトー
ンＰＣＭコードをＤ／Ａ変換することで図２の区間３３
のアナログ波形が生成される。
【００１２】同様にして時間ｔ3Nでカウンタ１は再び桁
溢れして桁溢れ情報信号２０が出力され、分周信号２１
はカウンタ１をカウントダウン状態に設定する。しかし
符号変換信号２２は「１」のままであるので、時間ｔ
3N+1〜ｔ4NでＲＯＭ４の出力ＰＣＭコードｘ（ｔN ），
ｘ（ｔN-1 ），…ｘ（ｔ1 ）はラッチ回路５によって負
のトーンＰＣＭコード−ｘ（ｔN ），−ｘ（ｔN-1 ），
…−ｘ（ｔ1 ）に変換される。そうしてＤ／Ａ変換する
ことで図２の区間３４のアナログ波形が生成される。
さらに時間ｔ4Nで、カウンタ１は桁溢れ情報信号２０を
出力し、フリップフロップ２からの分周信号２１により
カウンタ１は再びカウントアップ状態にされ、フリップ
フロップ３からの符号変換信号２２も「０」の上記初期
状態に戻る。このようにして順次カウンタ１のカウント
状態のアップ／ダウンを第一周期で繰り返すことと、ラ
ッチ回路５のＭＳＢ入力を「０」と「１」とを第一周期
の１／２周期で繰り返すことにより、図２の様なアナロ
グ波形を連続的に生成することができる。しかもＲＯＭ
４には上記第一周期の１／２時間である時間ｔ1 〜ｔN
分のＰＣＭコードデータを記憶しておくだけでよい。
溢れして桁溢れ情報信号２０が出力され、分周信号２１
はカウンタ１をカウントダウン状態に設定する。しかし
符号変換信号２２は「１」のままであるので、時間ｔ
3N+1〜ｔ4NでＲＯＭ４の出力ＰＣＭコードｘ（ｔN ），
ｘ（ｔN-1 ），…ｘ（ｔ1 ）はラッチ回路５によって負
のトーンＰＣＭコード−ｘ（ｔN ），−ｘ（ｔN-1 ），
…−ｘ（ｔ1 ）に変換される。そうしてＤ／Ａ変換する
ことで図２の区間３４のアナログ波形が生成される。
さらに時間ｔ4Nで、カウンタ１は桁溢れ情報信号２０を
出力し、フリップフロップ２からの分周信号２１により
カウンタ１は再びカウントアップ状態にされ、フリップ
フロップ３からの符号変換信号２２も「０」の上記初期
状態に戻る。このようにして順次カウンタ１のカウント
状態のアップ／ダウンを第一周期で繰り返すことと、ラ
ッチ回路５のＭＳＢ入力を「０」と「１」とを第一周期
の１／２周期で繰り返すことにより、図２の様なアナロ
グ波形を連続的に生成することができる。しかもＲＯＭ
４には上記第一周期の１／２時間である時間ｔ1 〜ｔN
分のＰＣＭコードデータを記憶しておくだけでよい。
【００１３】
【発明の効果】以上説明したように、本発明によれば電
話機に送信すべきアナログ信号であるリングバックトー
ン信号が正弦波であることを利用して、１／４周期分の
トーンＰＣＭコードを読出し専用記憶部に記憶してお
き、その読出し専用記憶部に記憶したＰＣＭコードデー
タ読出しアドレス値を生成するカウンタを上記１／４周
期毎にアップとダウンとを繰り返させ、しかも１／２周
期から１周期までの負のトーンＰＣＭコードをラッチ回
路のＭＳＢ入力値を切り替えることで生成して、一周期
分のトーンＰＣＭコードを生成した。このためＰＣＭコ
ードデータを記憶するためのメモリ記憶領域を従来の１
／４に削減でき、より少ないセル数でゲートアレイを作
成できる。
話機に送信すべきアナログ信号であるリングバックトー
ン信号が正弦波であることを利用して、１／４周期分の
トーンＰＣＭコードを読出し専用記憶部に記憶してお
き、その読出し専用記憶部に記憶したＰＣＭコードデー
タ読出しアドレス値を生成するカウンタを上記１／４周
期毎にアップとダウンとを繰り返させ、しかも１／２周
期から１周期までの負のトーンＰＣＭコードをラッチ回
路のＭＳＢ入力値を切り替えることで生成して、一周期
分のトーンＰＣＭコードを生成した。このためＰＣＭコ
ードデータを記憶するためのメモリ記憶領域を従来の１
／４に削減でき、より少ないセル数でゲートアレイを作
成できる。
【図１】本発明の一実施例に関するものであり、その構
成を示すブロック図である。
成を示すブロック図である。
【図２】リングバックトーンアナログ波形及びトーンＰ
ＣＭコードとの時間との関係図である。
ＣＭコードとの時間との関係図である。
【図３】ＲＯＭのアドレスマップ図である。
【図４】従来回路のブロック図である。
【図５】従来例によるリングバックトーンアナログ波形
及びトーンＰＣＭコードと時間との関係図である。
及びトーンＰＣＭコードと時間との関係図である。
【図６】従来例によるＲＯＭのアドレスマップ図であ
る。
る。
１ アップダウンカウンタ ２，３ フリップフロップ ４，９ ＲＯＭ ５，１０ ラッチ回路 ６，１１ クロック入力端子 ７，１２ トーンＰＣＭコード出力端子群 ８ カウンタ ２０ 桁溢れ情報信号 ２１ 分周信号 ２２ 符号変換信号
Claims (1)
- 【請求項１】ＰＣＭ搬送装置に用いられるリングバック
トーンをトーンＰＣＭコードとして送出するリングバッ
クトーンＰＣＭコード発生回路において、 前記トーンＰＣＭコードのＰＣＭコードデータを所定周
期の四分の一分記憶する読出し専用記憶部と、 前記所定周期の四分の一周期毎にカウントアップとカウ
ントダウンを繰り返して前記読出し専用記憶部のアドレ
ス番号を作成するアップダウンカウンタと、 前記所定周期の二分の一周期毎に２進数「０」と「１」
とを繰り返す符号変換信号を発生させるフリップフロッ
プと、 最上位ビット信号として入力される前記符号変換信号と
前記読出し専用記憶部から読み出されたＰＣＭコードデ
ータとを、１クロックパルス期間保持しつつ出力するラ
ッチ回路とを有することを特徴とするリングバックトー
ンＰＣＭコード発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6650892A JPH05276544A (ja) | 1992-03-25 | 1992-03-25 | リングバックトーンｐｃｍコード発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6650892A JPH05276544A (ja) | 1992-03-25 | 1992-03-25 | リングバックトーンｐｃｍコード発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05276544A true JPH05276544A (ja) | 1993-10-22 |
Family
ID=13317852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6650892A Pending JPH05276544A (ja) | 1992-03-25 | 1992-03-25 | リングバックトーンｐｃｍコード発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05276544A (ja) |
-
1992
- 1992-03-25 JP JP6650892A patent/JPH05276544A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3787836A (en) | Multitone telephone dialing circuit employing digital-to-analog tone synthesis | |
| US4142184A (en) | Digital multitone generator for telephone dialing | |
| US4061886A (en) | Dual tone multiple frequency generator | |
| EP0208141A2 (en) | Waveform generators | |
| US3905030A (en) | Digital source of periodic signals | |
| US4571723A (en) | Pulse code modulated digital telephony tone generator | |
| US4315108A (en) | Integrated circuit chip telephone communication system | |
| US3959604A (en) | Digital calling signal tone generating circuitry | |
| US4498171A (en) | Tone source for telephone systems | |
| JP3549756B2 (ja) | ブロックインターリーブ回路 | |
| EP0095923A2 (en) | Communications scrambling systems | |
| JPH05276544A (ja) | リングバックトーンｐｃｍコード発生回路 | |
| US6215728B1 (en) | Data storage device capable of storing plural bits of data | |
| US5524087A (en) | Method of forming a signal wave from first and second waveform data | |
| JP2762941B2 (ja) | 背景雑音発生装置 | |
| US6373941B1 (en) | Tone generator for electronic exchange | |
| EP0125012B1 (en) | Tone source for telephone systems | |
| JP2894433B2 (ja) | 雑音発生器 | |
| JPS6313607B2 (ja) | ||
| KR800001339B1 (ko) | 전화 다이알링을 위한 디지탈 다중음 발생기 | |
| JP3029112B2 (ja) | 時分割交換装置 | |
| JP2001127618A (ja) | クロック信号発生回路 | |
| JPH0429272B2 (ja) | ||
| SU1483438A1 (ru) | Многофазный импульсный стабилизатор напр жени | |
| JP2882411B2 (ja) | ディジタル信号発生装置 |