JPH05276136A

JPH05276136A - 信号発生方法及び装置

Info

Publication number: JPH05276136A
Application number: JP4355710A
Authority: JP
Inventors: John M Miller; ジョン・マッキンタイア・ミラー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1991-12-18
Filing date: 1992-12-18
Publication date: 1993-10-22
Also published as: EP0547271A1; DE69125613D1; US5430659A; EP0547271B1; DE69125613T2

Abstract

(57)【要約】【目的】SONET,SDHネットワーク等の網同期乱れの耐性
試験に用いる信号を発生する。【構成】１対のシステム間のクロック等の乱れにより入
力データと出力データ間の速度差が発生する状態をシミ
ュレートするための信号を発生する。フレーム・シーケ
ンスとペイロード・シーケンスの周波数差と所定比を成
す平均周波数で、無摂動ポインタ周波数等の異なる周波
数の事象を含む不規則信号を発生する。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、規則的ではないが、第１
の周波数で発生する事象（たとえば、パルス）を含む信
号を発生し、所定の時間間隔における全信号の平均周波
数が、２つの別の信号の周波数間における差に対して、
正確な所定の比をなすようにする為の方法及び装置に関
するものである。

【０００２】

【従来技術とその問題点】通信機能（音声、コンピュー
タ・データ、ビデオ等）に関する将来における需要の大
幅な増大を見越して、新型システムは、現在用いられて
いるシステムに比べて、ネットワークのフレキシビリテ
ィがかなり大きく、高速度で、トラフィック容量が大き
くなるように設計されている。光通信テクノロジに基づ
く特定のシステムの１つに、同期光ネットワーク（ＳＯ
ＮＥＴ）及び相当するＣＣＩＴＴ同期デジタル・ハイア
ラキー（ＳＤＨ）がある。これらのシステムは、最終的
には、既存のいわゆるプレシオクロナス（ほぼ同期し
た）・システムに取って代わることを意図したものであ
る。

【０００３】ＳＯＮＥＴシステムは、単一発生源（例え
ば、プレシオクロナス・システム）から転送されるデー
タ・ストリームをブロックに分割し、制御情報（「オー
バヘッド」と呼ばれる）も含んでいる１つ以上の順次
「フレーム」内の各ブロック（「ペイロード」と呼ばれ
る）を転送するという概念を取り入れたものである。こ
の制御情報によって、該システムは、エラーを検出し、
多くの発生源から多くの宛先に送られる多重化データを
含むことの可能な、全フレーム・ストリーム内における
個々のペイロード・データ・ストリームを識別すること
ができる。

【０００４】最も基本的なレベル（ＳＯＮＥＴＳＴＳ
−１）の場合、フレームは、８１０の８ビット・バイト
から構成され、そのうちの２７は、オーバヘッドに割り
当てられ、そのうちの７８３は、ペイロード・データに
利用することが可能であり、フレームの伝送時、オーバ
ヘッド及びペイロード・データは、３バイトのオーバヘ
ッドに８７バイトのデータが後続する、前部で９回生じ
るパターンをなして、交番する。１秒毎に、８０００の
こうしたフレームが伝送されるので、全ビット伝送速度
は、５１．８４ＭＨｚになる。

【０００５】さらに高いレベルの信号を発生することも
可能である。例えば、ＳＴＳ−１信号をインターリーブ
することによって、ビット伝送速度が１５５．５２ＭＨ
ｚのＳＴＳ−３信号が生じ、ＳＴＳ−３の伝送時、オー
バヘッド及びペイロード・データは、９バイト（７２ビ
ット）のオーバヘッド（各コンポーネント信号ＳＴＳ−
１毎に３つ）に２６１バイト（２０８８ビット）のデー
タが後続するパターンをなして、交番する。代替案とし
て、単一信号のペイロードを含み、ＳＴＳ−１信号の３
倍の容量（２３４９バイト）、８１バイトのオーバヘッ
ド、及び、１５５．５２ＭＨｚのビット伝送速度を備え
た、いわゆるＳＴＳ−３ｃ連結信号を発生することが可
能である。

【０００６】ＳＯＮＥＴのフレームにおけるペイロード
・データの各ブロック・サイズ及びペイロード容量は、
同じであるが、ＳＯＮＥＴシステムは、フレームのペイ
ロード部分の開始と一致するブロックの開始（「ペイロ
ード・エンベロープ」）を必要としない。異なるＳＯＮ
ＥＴシステム間における信号の効率の良い多重化及び転
送を容易にするため、ペイロードのエンベロープは、フ
レームのペイロード部分における任意の位置で開始し、
後続フレームに繰り越すことが可能である。各ＳＯＮＥ
Ｔ信号毎に、オーバヘッド情報には、ペイロード部分の
どのバイトが、そのフレームにおいて開始するペイロー
ド・エンベロープの最初のバイトを構成するかを識別す
る値（「ペイロード・ポインタ」）が含まれている。

【０００７】ＳＯＮＥＴシステムは、動作が同期してい
るが、該システムにとって、クロック信号周波数及び位
相のわずかな摂動に適応できることが不可欠である。こ
うした摂動は、例えば、信号が、１つのＳＯＮＥＴシス
テムからもう１つのＳＯＮＥＴシステムに伝送される場
合（例えば、国境、または、異なるオペレータに属する
システム間における接続）、あるいは、マスター・クロ
ック信号源が故障し、個々のシステム・コンポーネント
が、スタンバイ・ローカル・クロック信号源に頼らなけ
ればならない場合に発生する可能性がある。

【０００８】こうした摂動の影響は、累積すべきデータ
の余剰または不足を生じることにある。従って、接続部
に到着するデータが依存するＳＯＮＥＴシステムのクロ
ック周波数に、接続部から送り出されるデータが依存す
る該システムの周波数を何分の１か下回るオフセットが
生じる場合、完全なバイトの累積不足が、周期的に生じ
ることになる。これが生じると、その時点でアセンブル
されるフレームのペイロード・データ・バイト間に（そ
のフレームのペイロード部分内における既定の位置
に）、「空」のバイトが含まれることになり、従って、
そのデータを含むペイロード・エンベロープは、７８４
のバイト位置を利用して、７８３の実バイトを送信する
ことになり、不足が補償される。後続の通常のペイロー
ド・エンベロープに関するペイロード・ポインタが、
「拡張」ペイロード・エンベロープに関するペイロード
・ポインタに対して１つ分だけインクリメントされ、後
続エンベロープの最初のバイトが、このフレームの開始
に対して、「拡張」ペイロード・エンベロープの最初の
バイトよりも１バイト遅れて発生しなければならないと
いう事実を反映する。

【０００９】同様に、入力クロック周波数に、出力クロ
ック周波数を何分の１が上回るオフセットが生じる場
合、１バイトの余剰が、周期的に累積されることにな
る。この場合、アセンブルされるフレームに関する１バ
イトのデータが、通常のようにペイロード・エンベロー
プ内にではなく、オーバヘッドにおける既定の、通常は
予備のバイト位置に配置されることになり、従って、そ
のフレームは、ペイロード・エンベロープそれ自体にお
ける７８２バイト位置だけしか用いずに、必要な７８３
データ・バイトを送信するので、余剰が吸収される。後
続の通常のペイロード・エンベロープに関するペイロー
ド・ポインタが、「圧縮」ペイロード・エンベロープに
関するペイロード・ポインタに対して１つ分だけデクリ
メントされ、後続エンベロープの最初のバイトが、この
場合、そのフレームの開始に対して、「圧縮」ペイロー
ド・エンベロープの最初のバイトよりも１バイト早く発
生するという事実を反映する。

【００１０】ＳＴＳ−３ｃ連結信号の場合、単一のペイ
ロード・ポインタが存在し、３バイトのステップで、変
更が行われるので、「拡張」ＳＴＳ−３ｃペイロード・
エンベロープは、２３５２バイト位置を利用して、２３
４９の実バイトを送信し、「圧縮」ペイロード・エンベ
ロープは、ペイロード・エンベロープそれ自体における
２３４６バイト位置だけしか用いずに、２３４９バイト
を送信する。

【００１１】通常の動作時、１対のＳＯＮＥＴシステム
は、同期性が高く、周波数の変動は、主として、長期
（例えば、日毎）のふらつきとして生じるが、故障ホー
ルド・オーバ状態の場合、わずかな周波数のオフセット
が生じ、おそらく、短期の揺らぎが重なることになる可
能性がある。結果としてのペイロード・ポインタ値の変
化は、１０〜１００ミリ秒以上といったオーダの間隔で
（例えば、３００〜３０００以上のフレーム毎に）生じ
ることになる。故障ホールド・オーバ状態の場合、一般
に、こうしたペイロード・ポインタの変化が定常シーケ
ンスで生じる可能性がある。最終結果として、ペイロー
ド・エンベロープは、固定シーケンスのＳＯＮＥＴフレ
ームに対して、漸次「移動」するように見える。

【００１２】ＳＯＮＥＴシステムをテストする場合、該
システムが、こうしたペイロード・ポインタの変化によ
って導入されるタイミングの不連続性によって、許容で
きない歪を生じることなく、もとの入力データ・ストリ
ームを正確に再生するということを確認できることが重
要になる。従って、シミュレートされたＳＯＮＥＴトラ
フィック・ストリームを発生するテスト・セットにおい
ては、最悪の場合、ペイロード・ポインタ値が、漸次変
化して、ＳＯＮＥＴフレームに対する周波数のオフセッ
トによって導入されるペイロード・エンベロープの「移
動」をシミュレートする、また、ジッタのような周波数
の摂動の影響をシミュレートするため、ペイロード・ポ
インタ値の追加変化の形をとる偶発的摂動が重ね合わせ
られる、ＳＯＮＥＴフレームを発生することが必要にな
る。

【００１３】従って、公称で３０秒持続する期間にわた
る測定を伴う特定のテストの場合、周波数のオフセット
をシミュレートするためには、３６ｍｓ〜１０ｓ間隔の
ポインタ変化が必要になるが（全部で８３０〜３の変化
に相当する）、摂動が生じると、１つの追加ポインタの
変化が重ね合わせられるか、または、１つの通常の変化
が抑制されることになる。他の環境では、信号には、ほ
ぼ規則的なシーケンスによるポインタの変化が必要とさ
れるが、いくつかの追加変化または抑制された変化の間
欠的なバーストが伴うことになる。

【００１４】こうしたテスト信号の合成には、ポインタ
の変化数、すなわち、該変化が必要になる回数が、ペイ
ロード・エンベロープの周波数とＳＯＮＥＴフレームの
周波数のオフセットによって決まるという、問題があ
る。例えば、任意にトリガする、３６ｍｓ毎のポインタ
の変化は、必ずしもフレームのシーケンスと同期せず、
フレーム・シーケンスとペイロード・エンベロープのシ
ーケンスとの間における累積オフセットを正確に反映し
ないで、最終的に、データの余剰または不足を生じるこ
とになる可能性があるため、十分ではない。

【００１５】さらに、各測定期間における１つ以上のポ
インタの変化を重ね合わせたり、あるいは、抑制したり
する必要があるため、ポインタの変化のシーケンスに不
規則性が導入されることになるが、ポインタの変化間に
おける特定の期間は、この例外とは切り離して維持しな
ければならない。送信されるバイト数を増減させるだけ
では、所望の間隔である１／ｎ秒の代わりに、１／（ｎ
＋１）または１／（ｎ−１）秒毎に、ポインタの変化が
生じることになるので（１回多い変化または１回少ない
変化の場合）、十分ではない。

【００１６】

【発明の目的】従って、本発明の目的はある所定の時間
間隔（この場合、測定期間）にわたって事象の発生する
平均周波数が、他の２つの信号の間における周波数の差
に対して所定の正確な整数比をなし、別の所定の周波数
で生じる事象をも含む不規則な信号を発生することによ
り上記の問題を解決することである。

【００１７】

【発明の概要】本発明の態様の１つによれば、所定の第
１の周波数ｆ１で生じる事象（パルスのような）を含む
第１の信号（例えば、パルス列）を発生し、所定の時間
間隔で発生する全ての事象が、第２と第３の信号間にお
ける差ｄｆに対して正確な所定の比をなす、所定の平均
周波数ｆ２を備えるようにする方法が得られるが、該方
法は、

【００１８】周波数ｆ３で第４の信号を発生するステッ
プと、前記第４の信号から周波数ｆ３＋ｆ４で第５の信
号を発生するステップと、前記第４の信号から前記第２
の信号を導き出し、前記第５の信号から前記第３の信号
を導き出すステップと、前記周波数ｆ１で、前記差周波
数ｄｆに対して所定の比をなすように、前記第４の信号
から中間信号を発生するステップと、前記周波数ｆ１と
ｆ２の差に等しい、前記所定の時間間隔にわたって、平
均周波数を有する摂動信号を発生するステップと、前記
中間信号と前記摂動信号を組み合わせて、前記第１の信
号を形成するステップから構成される。

【００１９】実施例の１つでは、データは、前記第２の
信号と第３の信号の一方の周波数に比例した速度で、弾
性記憶装置に入力され、前記第２の信号と第３の信号の
もう一方の周波数に比例した速度で、取り出されること
になるが、前記弾性記憶装置からのデータの流れに関す
る制御は、少なくとも前記第１の信号に基づいて、行わ
れる。代替案として、少なくとも前記第１の信号に基づ
いて、前記第２の信号のギャップ付きバージョンを発生
することが可能であり、データ発生器は、前記ギャップ
付きバージョンの前記第２の信号によって、データ転送
速度が、前記第３の信号に比例するように刻時される。
第５の信号と中間信号は、位相累積によって、第４の信
号から発生させることができる。

【００２０】本発明のもう１つの態様によれば、所定の
第１の周波数ｆ１で生じる事象を含む第１の信号を発生
し、所定の時間間隔で発生する全ての事象が、第２と第
３の信号間における差ｄｆに対して正確な所定の比をな
す、所定の平均周波数ｆ２を備えるようにする装置が得
られるが、該装置は、

【００２１】周波数ｆ３で第４の信号を発生するための
手段と、前記第４の信号から周波数ｆ３＋ｆ４で第５の
信号を発生するための手段と、前記第４の信号から前記
第２の信号を導き出し、前記第５の信号から前記第３の
信号を導き出すための手段と、前記周波数ｆ１で、前記
差周波数ｄｆに対して所定の比をなすように、前記第４
の信号から中間信号を発生するための手段と、前記周波
数ｆ１とｆ２の差に等しい、前記所定の時間間隔にわた
って、平均周波数を有する摂動信号を発生するための手
段と、前記中間信号と前記摂動信号を組み合わせて、前
記第１の信号を形成するための手段から構成される。

【００２２】本発明によれば、正確な周波数比で、不規
則な信号が関連しているどちらかの信号における周波数
のドリフトとは関係なく、不規則な信号を発生すること
が可能になる。

【００２３】

【発明の実施例】本発明の説明は、ＳＯＮＥＴ信号伝送
装置の動作に対する、周波数のオフセット及び位相の変
動によって生じるペイロード・ポインタの変化の影響を
テストすることを意図した、ＳＯＮＥＴＳＴＳ−３ｃ
連結信号の合成に関連して行うことにする。ただし、理
解しておくべきは、本発明は、他の信号速度及びレベル
で動作するＳＯＮＥＴ装置と、相当するＳＤＨシステム
（例えば、ＳＤＨＳＴＭ−１信号を利用する）の両方
に、また、さらに一般的には、精密な平均周波数を備え
た不規則な信号が必要とされる他の状況にも適用するこ
とが可能という点である。完全なＳＴＳ−３ｃ信号の合
成には、本発明に関連したステップ以外に、いくつかの
ステップが必要になるが、こうした追加ステップは、本
発明の一部をなすものではなく、本発明の完全な理解に
は不要であり、当該技術の通常の技能者にとって周知の
ところである。従って、ここでは、こうした追加ステッ
プに関する説明は、行わない。

【００２４】使用時、合成ＳＴＳ−３ｃ信号は、正確な
割合（８０００フレーム／ｓ）でフレームを含むことが
必要になるが、この場合、ペイロード・エンベロープ
は、上述のように、フレーム・シーケンスに対して時々
「移動」するので、これに関連して、ペイロード・ポイ
ンタの値が変化する。各テスト毎に、ユーザは、関連テ
ストの仕様で示されているように、３６ｍｓ〜１０ｓの
範囲で、ポインタ値の変化の間隔を設定することができ
る必要がある。任意の期間は、シミュレートする周波数
のオフセットの特定の値に対応する−周波数のオフセッ
トが大きければ、余剰または不足データの累積が速くな
り、従って、補償ポインタの変化間の期間が短くなる。

【００２５】ポインタの変化は、インクリメント
（「空」バイト）とデクリメント（「余剰」バイト）の
いずれの方向にも生じる可能性がある。さらに、ユーザ
は、信号に加えるべき追加「摂動」を選択することがで
きるが、この例の場合、該摂動には、インクリメントと
デクリメントのいずれかになる可能性がある、測定期間
中における１つ余分なペイロード・ポインタの変化が含
まれることになる。ただし、留意すべきは、本発明は、
不規則性が１つのシーケンスに対する単一メンバの追加
または削除からなる場合に制限されるものではないとい
う点である。他のテストの場合、追加または脱落するい
くつかのポインタの変化の摂動バーストを含むことが望
ましい場合もある。

【００２６】図１には、簡略化した事例が示されている
が、この場合、ユーザは、ペイロード・ポインタの変化
時期が測定期間を通じて等間隔をなすように、テスト信
号を要求している。各グラフの傾斜したラインは、例え
ば、先入れ先出し（ＦＩＦＯ）バッファにおける、シミ
ュレートされる周波数のオフセットに比例した速度（ラ
インの勾配）によるデータの累積を表している。水平方
向のドット・ラインは、データの累積がデータ転送の完
全な１単位（例えば、１バイト）を超えることになる、
しきい値を示している。垂直方向のライン・セグメント
は、データ累積の補償時における、実ポインタの変化を
示している。時間軸に沿ったチック・マーク（時刻指
示）は、ユーザの要求するポインタの変化が生じる時を
表している。

【００２７】図１のａには、「余剰」バイトで（データ
の漸進的累積）、追加ポインタの変化が１つの場合にお
ける、所望のシーケンスが示されている：従って、測定
期間の１／３が過ぎると、ポインタが１つ分デクリメン
トし、２／３が過ぎると、もう１つ分デクリメントし、
該期間の終了時には、続いて急速に２つ分の変化が生じ
る（実際には、ＳＯＮＥＴ仕様が許容する最小値であ
る、４フレームの間隔をおいて）。図１のｂには、非安
定ＦＩＦＯにデータを供給するだけの効果（望ましくな
い）が示されている：データの累積が、しきい値レベル
を超える毎に、余剰バイトが挿入され、ポインタが変化
する（留意すべきは、測定期間中に、約２４０，０００
ＳＯＮＥＴフレームが合成されるという点である。）

【００２８】従って、実際には、４つの独立したポイン
タの変化が生じるが、二重の変化は生じない。同様に、
図１のｃには、やはり、「余剰」バイトであるが、抑制
されるポインタの変化が１つの場合における、所望のシ
ーケンスが示されている（やはり、期間の終了時）。図
１のｄには、非安定ＦＩＦＯを利用する結果が示されて
いる：２つの変化が生じるが、間隔が不適切であり、終
了時に、抑制された変化は生じない。実際には、ＦＩＦ
Ｏは、あふれることもあれば（データが累積中の場
合）、データの不足をシミュレート中の場合には、完全
に空になることもある。

【００２９】図２及び図３に示す回路は、この問題を回
避するようになっている。

【００３０】図２を参照すると、電圧制御式発振器（Ｖ
ＣＸＯ）１２が、１３９．２６４ＭＨｚのビット伝送速
度でパルス化信号を発生し、この信号は、帯域フィルタ
１４を介してミクサ１６に供給される。水晶発振器１８
は、１６．２５６ＭＨｚのビット伝送速度で、もう１つ
の帯域フィルタ２０を介して、ミクサ１６に第２のパル
ス化信号を供給する。発振器１２及び１８の周波数は、
ミクサ１６によって生じる和信号の周波数が、１５５．
５２ＭＨｚ、すなわち、ＳＯＮＥＴＳＴＳ−３信号の
公称ビット伝送速度になるように選択される。この和信
号は、帯域フィルタ２２を介して、公称クロック信号Ｎ
として供給される。所望の場合、ＶＣＸＯ１２は、公称
クロック信号Ｎとテスト装置の他のどこかにおける信号
との同期をとる位相ロック式ループ（不図示）の一部を
なすことができる。

【００３１】水晶発振器１８の出力は、クロック入力信
号として、例えば、米国カリフォルニア州サンディエゴ
のＱｕａｌｃｏｍｍによって製造されたＱ２３３４Ｄ
ｕａｌＤｉｒｅｃｔＳｙｎｔｈｅｓｉｚｅｒといっ
た、二重チャネル直接デジタル・シンセサイザ（ＤＤ
Ｓ）２４の両方のチャネル２４ａ及び２４ｂにも供給さ
れる。ＤＤＳ２４の各チャネルは、比率記憶回路２６
（例えば、ユーザの入力する選択に基づいて、ルック・
アップ・テーブルからの値を供給するようになっている
記憶装置とすることが可能である）からそれぞれの比率
制御信号も受信する。当該技術の熟練者には周知のよう
に、ＤＤＳ２４の各チャネルは、位相累積によって、そ
の１６．２５６ＭＨｚの入力信号から導き出される信号
のサンプルを表した一連のデジタル値を発生するが、そ
の出力信号の周波数は、入力信号の周波数に対して、そ
れぞれの比率制御信号の値（ｉ）とＤＤＳの分解能
（ｊ）（Ｑ２３３４の場合、この分解能は２³²）に基づ
き、ｉ／ｊの整数比をなす。

【００３２】ＤＤＳチャネル２４ａからの出力信号は、
ラッチ２８を介してデジタル・アナログ変換器（ＤＡ
Ｃ）３０に供給され、該変換器によって、ＤＤＳ２４ａ
からのデジタル・サンプルのシーケンスによって表され
る、実際の振幅サンプル値信号が得られる。ＤＡＣ３０
からのパルス化信号は、ｘ４周波数逓倍器３１及び帯域
フィルタ３２を介してミクサ３４に供給され、該ミクサ
は、また、バッファ増幅器３６を介して、ＶＣＸＯ１２
から１３９．２６４ＭＨｚの信号も受信する。ミクサ３
４からの和信号は、帯域フィルタ３８を介してオフセッ
ト・クロック信号Ｏとして供給される。ＤＤＳ２４ａに
供給される比率制御信号によって、周波数逓倍器３１の
出力周波数は、ＤＤＳ２４ａに対するクロック入力信号
の周波数（１６．２５６ＭＨｚ）と同じになる場合、オ
フセット・クロック信号Ｏの周波数は、１５５．５２Ｍ
Ｈｚ、すなわち、公称クロック信号Ｎと同じになる。Ｄ
ＤＳ２４ａに供給される比率制御信号に関する他の値に
よって、オフセット・クロック信号Ｏの周波数は、この
値から相応じてオフセットすることになる。この比率制
御信号に関して可能性のある値は、ポインタの変化間に
おける平均期間に対応する周波数のオフセットを生じる
ように選択される（非摂動変化の場合、平均期間は、ポ
インタの変化間におけるユーザの選択した実際の間隔に
なり；摂動変化の場合には、平均期間は、摂動を考慮し
て、ユーザの選択した値とはわずかに異なることにな
る）。

【００３３】ＤＤＳ２４ｂに供給される比率制御信号
は、同様に、ポインタの変化間における（摂動であれ、
非摂動であれ）ユーザの選択した期間の整数倍において
（１を含むことが可能）、出力を生じるように選択され
る。

【００３４】ＤＤＳチャネル２４ｂからの出力信号（す
なわち、その信号の符号ビット）が、ペイロード・ポイ
ンタの変化間における所望の規則的間隔によって決まる
値のロードされた割算器４０に供給される。ＤＤＳ２４
ｂからの信号の各順次サイクルに、２つの符号変化が含
まれるので、割算器４０は、その信号のサイクルを有効
にカウントする。割算器４０にロードされる値は、ユー
ザが設定した間隔内で生じるこうしたサイクルの数に基
づいて選択される。割算器４０からの出力は、従って、
１つ以上のフレームのペイロード・エンベロープに
「空」バイトを混入し得る機会の発生（少なくとも４フ
レーム離れる）、あるいは、１つ以上のフレームのオー
バヘッドにおける通常は空の予約位置にデータ・バイト
を挿入し得る機会の発生を示す信号（中間ポインタ信号
Ｐ）であり、いずれの場合にも、関連するペイロード・
ポインタ値の変化を伴うことになる。

【００３５】例えば、１００ｍｓのペイロード・ポイン
タ値の変化と３０．３６８７５ｓ持続するテスト期間の
間における公称間隔の場合、ＤＤＳ２４ｂに供給される
実際の比率は、２６１０であり、１／（２６１０×１６
２５６０００／２³²）＝１０１．２３ｍｓの実間隔が得
られる。ＤＤＳ２４ａに供給される対応する比率は、周
波数が公称値から１６２５×１６２５６０００／２³²×
４＝＋／−２４６．０７９Ｈｚだけオフセットする場合
（１つの「余剰」バイトまたは「空」バイトが追加され
る）、（ｒ＋／−１６２５４）になり、あるいは、周波
数が、１６１４６×１６２５６０００／２³²×４＝＋／
−２４４．４４４Ｈｚだけオフセットする場合（１つの
「余剰」バイトまたは「空」バイトが抑制される）、
（ｒ＋／−１６１４６）になる可能性があるが、ここ
で、ｒは公称クロック信号の周波数を生じる比率であ
る。

【００３６】次に図３を参照すると、オフセット・クロ
ック信号Ｏは、第１のクロック処理回路５０に供給さ
れ、クロック信号に、ペイロード・データではなく、オ
ーバヘッド・データが伝送される期間に対応するギャッ
プが挿入される。従って、ＳＴＳ−３ｃ信号の場合、回
路５０の出力は、７２のパルスが持続する（オーバヘッ
ドの場合）ギャップによって分離された２０８８のクロ
ック・パルス（フレームのペイロード部分の持続時間）
・ブロックから構成される。１フレームには、７２パル
ス・ギャップと２０８８パルス・ブロックが９セット必
要になる。

【００３７】オフセット・ビット伝送速度によるこのギ
ャップ付きクロック信号は、データ発生器５２、及び、
既知の方法により、デュアル・ポート・ランダム・アク
セス・メモリで構成可能な、先入れ先出し（ＦＩＦＯ）
弾性記憶装置５４の第１のクロック入力に供給される。
データ発生器５２は、例えば、疑似ランダム２進シーケ
ンス（ＰＲＢＳ）を組み込むことが可能であり、ＳＴＳ
−３テスト信号に組み込まれて、テストを受けるＳＯＮ
ＥＴ装置に加えられる２進テスト・データ・デジットの
シーケンスを発生する。これらのデータの発生、及び、
該データのＦＩＦＯへの転送は、回路５０からのギャッ
プ付きクロック信号によって同期がとられる。

【００３８】公称クロック信号Ｎは、同様に、第２のク
ロック処理回路５６に供給され、この回路は、さらに、
ポインタ制御回路５８からの信号も受信する。このポイ
ンタ制御回路は、同期のとれたＳＴＳ−３信号に、正の
ポインタ変化（含めるべき「空」バイト）と負のポイン
タ変化（オーバヘッドにおける通常の予約位置に含める
べき「余剰」バイト）のいずれを含めるべきかに関す
る、及び、摂動に、ポインタの変化の追加と抑制のいず
れが伴うかに関するユーザ制御による指示を加えた、中
間ポインタ信号Ｐを受信する（後述のように、信号フレ
ームとの同期の後）。この指示は、ＤＤＳ２４ａに供給
される比率制御信号の値、とりわけ、その値によって生
じる周波数のオフセット方向（それぞれ、低または高）
及び量と連係する。ポインタ制御回路は、必要になる可
能性のあるいくつかのポインタ変化のバーストの周波数
及び持続時間に関する指示を受信することもできる。ポ
インタ制御回路５８は、ポインタ値の変化が生じる毎
に、同期のとれたポインタ変化信号を第２のクロック処
理回路５６に送り、正と負のいずれの変化が必要かを指
示する。

【００３９】ＤＤＳ２４ａによって発生するオフセット
・クロック信号Ｏによって生じるデータ・バイトの余剰
または不足は、摂動と非摂動の両方の場合とも、同期の
とれたポインタ変化信号が誘発するポインタの変化によ
って正確にバランスがとられる。従って、ポインタ制御
回路５８からのポインタ変化信号の全平均周波数は、ク
ロック信号ＯとＮの間の周波数の差に対して正確に比例
する。クロック信号は、ビットに関連しているが、ポイ
ンタ変化信号は、バイトに関連しているので、比率は、
８の因数になる。

【００４０】各フレーム毎に、第２のクロック処理回路
５６は、通常のフレーム、「空」バイトを備えたフレー
ム（正のポインタ変化）、及び、「余剰」バイトを備え
たフレーム（負のポインタ変化）のうちどれを発生すべ
きかによって、連結ＳＴＳ−３ｃペイロードの場合、公
称ビット伝送速度で、ギャップ付きクロック信号の３つ
のシーケンスのうちの１つを発生する：

【００４１】通常フレーム：９セットの７２パルス・ギ
ャップ及び２０８８パルス・ブロック（第１のクロック
処理回路５０に関して）；「空」バイト・フレーム：３
セットの７２パルス・ギャップ及び２０８８パルス・ブ
ロック；１セットの９６パルス・ギャップ及び２０６４
パルス・ブロック；５セットの７２パルス・ギャップ及
び２０８８パルス・ブロック；「余剰」バイト・フレー
ム：３セットの７２パルス・ギャップ及び２０８８パル
ス・ブロック；１セットの４８パルス・ギャップ及び２
１１２パルス・ブロック；５セットの７２パルス・ギャ
ップ及び２０８８パルス・ブロック。

【００４２】従って、「空バイト」フレームの場合、ペ
イロード部分における第４のブロックは、長さが２５８
バイトしかなく、３つの「空」バイトが先行し、「余剰
バイト」フレームの場合、ペイロード部分における第４
のブロックは、長さが２５８バイトであり、これらのう
ち最初の３つは、オーバヘッドにおける通常の予約位置
を占めることになる。

【００４３】公称ビット伝送速度の、第２のクロック処
理回路５６からのギャップ付きクロック信号は、ＦＩＦ
Ｏ５４からオーバヘッド発生器６０へのデータ転送に対
するゲート制御に利用され、該オーバヘッド発生器は、
各ＳＴＳ−３フレームのオーバヘッド部分に含めるべき
システム制御及びエラー検出データを合成し、公称クロ
ック速度信号Ｎと同期して、該データをＦＩＦＯ５４か
らのデータ・ストリームのギャップ付きクロック信号に
よって形成されるギャップに挿入する。オーバヘッド発
生器６０は、また、ポインタ制御回路５８からポインタ
変化制御信号も受信し、この制御信号に基づき、必要に
応じて、オーバヘッドにおけるペイロード・ポインタの
値を変更する。

【００４４】必要に応じてペイロード・ポインタの変化
を組み込んだ、最終合成ＳＴＳ−３信号は、並列・直列
変換及び光形式への変換といった最終処理、及び、テス
トすべきＳＯＮＥＴシステムに対する適用を行うオーバ
ヘッド発生器６０から得られる。さらに、順次フレーム
を指示するフレーム同期信号が、発生器６０によってフ
レーム・カウント及び同期回路６２に供給されるが、該
回路は、さらに、中間ポインタ信号Ｐも受信する。この
回路６２は、発生器６０によるフレームの発生と同期し
て、中間ポインタ信号をポインタ制御回路５８に送るの
で、「空」または「余剰」バイト及び関連するポインタ
の変化の導入は、フレーム内の正確なポイントで誘発す
ることができる。さらに、フレーム・カウント及び同期
回路６２は、例えば、２つ以上の変化を続けて迅速に行
う必要のある場合に、４フレームだけ変化の間隔あける
ため、ポインタ変化間におけるフレームのカウントを示
すことも可能である。

【００４５】ポインタ制御回路５８の効果は、必要な全
ての追加ポインタ変化を１つずつ、または、バーストと
して追加するか、または、抑制することによって、中間
ポインタ信号Ｐを摂動させ、これによって、追加変化を
中間信号自体の正規のシーケンスに重ね合わせて、所望
の不規則な信号（特定の例の場合、必要とされる全てが
１である）が生じるようにすることである。従って、こ
の回路は、所望の追加または抑制余剰または空バイト、
あるいは、こうしたバイトのバーストを生じさせ、さら
に、中間ポインタ信号と組み合わせられることになる
「摂動」信号を発生するものとみなすことが可能であ
る。もちろん、上述の信号のうちには、特定の実施例に
おいて、回路要素によって伝送される実パルス列を構成
するものもあり、あるいは、所望の結果を得るために、
回路コンポーネントによって実施される処置のシーケン
スを構成するものもある。

【００４６】１００ｍｓのペイロード・ポインタ変化間
における公称間隔にわたって（実間隔は１０１．２３ｍ
ｓ）上述の例を利用すると、測定期間が３０．３６８７
５ｓの場合、ペイロード・ポインタの変化する機会は３
００存在することになる。ビット伝送速度のオフセット
が、公称伝送速度を２４６．０７９Ｈｚだけ超えている
場合、測定期間における余剰ビット数は、７４７３（丸
めて）になるが；これは、７４７３×（２６１／２７
０）／８＝９０３余剰バイトのペイロード・データに相
当する（実際には、全部で２７０バイトのうち２６１バ
イトだけしかペイロードに利用されない−残りは、オー
バヘッドに利用されるので、２６１／２７０の係数が含
まれている）。従って、３つの「余剰」バイトを含むこ
とが可能であり（通常の予約オーバヘッド位置に）、ペ
イロード・ポインタは、相応じて、３００あるポインタ
変化の各機会毎に、デクリメントするので、必要な追加
ポインタ変化のために、さらに３つの「余剰」バイトを
利用することが可能になる。

【００４７】ビット伝送速度のオフセットが、公称伝送
速度を２４４，４４４Ｈｚだけ超える場合、測定期間に
おける余剰ビット数は、７４２３（丸めて）になるが；
これは、７４２３×（２６１／２７０）／８＝８９７余
剰バイトのペイロード・データに相当する。従って、通
常の予約オーバヘッド位置に３つの「余剰」バイトを含
むことが可能であり、ペイロード・ポインタは、相応じ
て、２９９あるポインタ変化の各機会毎に、デクリメン
トするので、やはり、必要に応じて、用いられないポイ
ンタ変化の機会が１つ残されることになる。

【００４８】同様に、ビット伝送速度のオフセットが、
公称伝送速度を２４６．０７９Ｈｚまたは２４４，４４
４Ｈｚだけ下回ると、それぞれ、９０３または８９７バ
イトの不足が生じ、３０１または２９９ある（すなわ
ち、３００＋／−１）ポインタ変化の各機会毎に、ペイ
ロード・エンベロープに３つの「空」バイトを含むこと
が可能になる（そして、ペイロード・ポインタが相応じ
てインクリメントする）。

【００４９】注目されるのは、図３の回路の動作は、デ
ータの発生を制御するために利用されるオフセット・ク
ロック伝送速度信号Ｏ、及び、最終出力信号における完
全なフレームの発生を制御するために利用される公称ク
ロック伝送速度信号Ｎに関連して解説してきたが、該回
路は、これらのクロック信号に関して対称性である。従
って、該回路は、公称信号Ｎが、第１のクロック処理回
路５０に供給され、オフセット信号Ｏが、第２のクロッ
ク処理回路５６及びオーバヘッド発生器６０に供給され
るように、動作させることも可能である。

【００５０】ＤＤＳ２４に供給される比率制御信号の値
は、下記のように計算される：（１）ＤＤＳ２４ａによって発生する信号の周波数は、
測定期間ＴにおいてデータのＥ余剰（または不足）バイ
トを発生する量だけオフセットする必要がある；このオ
フセットは、非摂動オフセット・クロック速度に対して（８Ｅ／Ｔ）あるいは、公称クロック信号Ｎに対して（８Ｅ／Ｔ）×（２７０／２６１）である（ＳＴＳ−３フレームにおける全部で２７０バイ
トのうち、２６１バイトだけしかペイロード・データに
利用されないという事実を考慮して）。

【００５１】（２）このオフセットが、ＤＤＳの周波数
分解能によって正確に分解可能な場合、測定期間Ｔは、オフセット／周波数分解能が整数になるように選択しなければならない。周波数分
解能は、Ｆ／Ｒによって得られ、ここで、Ｆは、クロック入力周波数で
あり、Ｒは、ＤＤＳのデジタル分解能である。従って、（２４０×Ｅ×Ｒ）／（Ｔ×２９×Ｆ）は、整数でなければならない。測定期間毎にＥ＝１余剰
バイトという特定の例の場合、Ｆ＝１６．２５６ＭＨｚ
及びＲ＝２³²、（２４０×２³²）／（２９×Ｔ×１６２５６０００）＝２１８６．５５／Ｔ（約）は、整数でなければならない。測定期間が３０ｓの場
合、Ｔに関して都合の良い値は、７２である（７３の方
が近いが、ポインタの変化間における間隔にとって最適
な分解能が得られるようにするため、２４０との公約数
をより多く備えるものとして、７２が選択される）。こ
れによって、測定期間に関する実持続時間２１８６．５
５／７２＝３０．３７ｓが得られる。Ｔに関する正確な
値は、Ｔ＝（２４０ｘ２³²）／（２９ｘ１６２５６００
０ｘ７２）によって得られる。

【００５２】（３）測定期間における整数のポインタ変
化数を求めるため、中間ポインタ信号Ｐの周波数ｆ１
は、１／Ｔの整数倍ｍでなければならない；この数が、
ＤＤＳ２４ｂによって正確に得られるようにするため、
この周波数は、また、ＤＤＳ周波数の分解能Ｆ／Ｒの整
数倍ｋでなければならない。従って、ｆ１＝ｍ／Ｔ＝ｋＦ／Ｒ従って、Ｉがｋ及びｍの最大公約数である場合、Ｋ＝ｋ
／Ｉ及びＭ＝ｍ／Ｉ、Ｒ／ＦＴ＝ｋ／ｍ＝（Ｉ×Ｋ）／（Ｉ×Ｍ）＝Ｋ／ＭＲ及びＴの特定の値が上述の場合、Ｒ／ＦＴ＝（２³²／１６２５６０００）×（２９×１６２５６０００×７２）／（２４０×２³²）＝２９×７２／２４０＝８７／１０＝Ｋ／Ｍ従って、Ｉ＝ｆ１（Ｍ／Ｔ）となり、これにより、ポインタ変化間における公称間隔
が１００ｍｓ（＝１０Ｈｚ）の場合、Ｉ＝ＲＩＮＴ（１０×３０．３７／１０）＝３０が得られるが、ここで、ＲＩＮＴは、最も近い整数値に
対する丸め操作を表している。この場合、ポインタ変化
間における実間隔は、１／ｆ１＝Ｔ／（Ｍ×Ｉ）＝３０．３７／（１０×３０）＝１０１．２３ｍｓ

【００５３】（４）測定期間におけるポインタ変化数
は、ｍ＝Ｉ×Ｍ＝３０×１０＝３００従って、ＳＴＳ−３信号の測定期間に、データの３つの
追加「空」または「余剰」バイトが得られるようにする
ため、オフセット・クロック信号Ｏと公称ＳＴＳ−３ク
ロック周波数との周波数差ｏは、ｏ＝３×２７０／２６１×８×（ｍ＋１）／Ｔ＝３×２７０／２６１×８× ３０１／３０．３７＝２４６．０７９Ｈｚ。３つ少ないバイトに関する同様の計算によって、ｏ＝３×２７０／２６１×８×（ｍ−１）／Ｔ＝３×２７０／２６１×８× ２９９／３０．３７＝２４４．４４４Ｈｚ。

【００５４】（５）ＤＤＳ２４ａの比率制御値は、値ｒ
（公称クロック速度を生じる）からｏ／（Ｆ／Ｒ）／４だけシフトする。余剰データの場合、これは、＝３×２７０／２６１×８×（ｍ＋１）×Ｒ／（Ｆ×Ｔ×４）＝１８０×（ｍ＋１）×Ｋ／（２９×Ｍ）＝５４×（ｍ＋１）。ここで、４で割るのは、逓倍器３１の効果を考慮してい
る。同様に、不足の場合（１つのポインタ変化が抑制さ
れる）、値は、５４×（ｍ−１）。従って、１つのポインタ変化が追加される場合、シフト
は、５４×３０１＝１６２５４。１つのポインタ変化が抑制される場合、シフトは、５４×２９９＝１６１４６。

【００５５】（６）ＤＤＳ２４ｂに関する実比率制御値
は、ｆ１（Ｆ／Ｒ）＝ｆ１×Ｒ／Ｆ＝Ｍ×Ｉ×Ｒ／Ｔ×Ｆ＝Ｍ×Ｉ×Ｋ／Ｍ＝Ｉ×Ｋ従って、間隔が１０１．２３ｍｓの場合、値は、３０×
８７＝２６１０。

【００５６】（７）この例におけるポインタ変化間にお
ける別の間隔ｔに関する値は、下記のように計算するこ
とができる：Ｉ＝ＲＩＮＴ（（Ｔ／Ｍ）／ｔ）ｍ＝Ｍ×ＩＤＤＳ比率シフト（ポインタ変化が１つ追加）＝＋／−
５４ｘ（ｍ＋１）ＤＤＳ比率シフト（ポインタ変化が１つ抑制）＝＋／−
５４ｘ（ｍ−１）ポインタ変化信号に関するＤＤＳ比率＝ＩｘＫポインタの変化方向（インクリメントまたはデクリメン
ト）、余剰または抑制変化の選択、及び、周波数のオフ
セット方向の関係については、下記の表に要約されてい
る：

【００５７】

【表１】

【００５８】「主周波数オフセット」は、オフセット・
クロック信号Ｏを得るため、公称クロック信号Ｎに対し
て、ＤＤＳ比率シフトを加えるべき向き（＋ｖｅまたは
−ｖｅ）を表しており；「追加周波数オフセット」は、
（ｍ＋１）と（ｍ−１）のいずれを利用すべきかを表し
ている。

【００５９】

【発明の効果】本発明によれば、正確な周波数比で、不
規則な信号が関連しているどちらかの信号における周波
数のドリフトとは関係なく、不規則な信号を発生するこ
とが可能になる。それ故、本発明は、ＳＯＮＥＴやＳＤ
Ｈ等のネットワークのテストに極めて有益である。

【図面の簡単な説明】

【図１】本発明の実施例により生じさせうる効果を説明
するためのグラフである。

【図２】本発明の一実施例の装置の第一の部分の概略ブ
ロック図である。

【図３】本発明の一実施例の装置の第二の部分の概略ブ
ロック図である。

【符号の説明】

１２：電圧制御式発振器１８：水晶発振器２４ａ，２４ｂ：直接デジタル・シンセサイザ２４の各
チャネル２６：比率記憶回路

Claims

【特許請求の範囲】

【請求項１】後記（イ）及至（ヘ）のステップから成
り、所定の第１の周波数ｆ１で生じる事象を含む第１の
信号を発生し、所定の時間間隔で発生する全ての事象
が、第２と第３の信号間における周波数差ｄｆに対して
正確な所定の比をなす、所定の平均周波数ｆ２を備える
ようにする信号発生方法。（イ）周波数ｆ３で第４の信号を発生するステップ，（ロ）前記第４の信号から周波数ｆ３＋ｆ４で第５の信
号を発生するステップ，（ハ）前記第４の信号から前記第２の信号を導き出し、
前記第５の信号から前記第３の信号を導き出すステッ
プ，（ニ）前記周波数ｆ１で、前記差周波数ｄｆに対して所
定の比をなすように、前記第４の信号から中間信号を発
生するステップ，（ホ）前記周波数ｆ１とｆ２の差に等しい、前記所定の
時間間隔にわたる平均周波数を有する摂動信号を発生す
るステップ，（ヘ）前記中間信号と前記摂動信号を組み合わせて、前
記第１の信号を生成するステップ。
【請求項２】前記第１，第２，第３，第４，第５の信号
と前記中間信号と前記摂動信号とが、パルス列から成
り，前記事象が前記第１の信号におけるパルスを含むも
のである。請求項１記載の信号発生方法。
【請求項３】後記（イ）及至（ヘ）とから成り、所定の
第１の周波数ｆ１で生じる事象を含む第１の信号を発生
し、所定の時間間隔で発生する全ての事象が、第２と第
３の信号間における周波数ｄｆに対して正確な所定の比
をなす、所定の平均周波数ｆ２を備えるようにするため
の信号発生装置。（イ）周波数ｆ３で第４の信号を発生するための手段，（ロ）前記第４の信号から周波数ｆ３＋ｆ４で第５の信
号を発生するための手段，（ハ）前記第４の信号から前記第２の信号を導き出し、
前記第５の信号から前記第３の信号を導き出すための手
段，（ニ）前記周波数ｆ１で、前記差周波数ｄｆに対して所
定の比をなすように、前記第４の信号から中間信号を発
生するための手段，（ホ）前記周波数ｆ１とｆ２の差に等しい、前記所定の
時間間隔にわたって、平均周波数を有する摂動信号を発
生するための手段，（ヘ）前記中間信号と前記摂動信号を組み合わせて、前
記第１の信号を形成するための手段。
【請求項４】前記信号の各々がそれぞれのパルス列から
成り，前記事象が前記第１の信号のパルス列を含む請求
項３記載の信号発生装置。