JPH05275682A - Compound semiconductor device - Google Patents

Compound semiconductor device

Info

Publication number
JPH05275682A
JPH05275682A JP6725192A JP6725192A JPH05275682A JP H05275682 A JPH05275682 A JP H05275682A JP 6725192 A JP6725192 A JP 6725192A JP 6725192 A JP6725192 A JP 6725192A JP H05275682 A JPH05275682 A JP H05275682A
Authority
JP
Japan
Prior art keywords
layer
ohmic electrode
angstroms
compound semiconductor
electrode material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6725192A
Other languages
Japanese (ja)
Inventor
Hiroyuki Kamiyama
博幸 神山
Hiroshi Yano
浩 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP6725192A priority Critical patent/JPH05275682A/en
Publication of JPH05275682A publication Critical patent/JPH05275682A/en
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To prevent the components of an alloyed electrode from diffusing in a lateral direction near the upside of a semiconductor by a method wherein electrode material specified in the weight ratio of Au to Ge is laminated and alloyed into an ohmic electrode. CONSTITUTION:An electrode material where the weight ratio of Au to Ge (weight of Ge/weight of Au) is set less than 0.14 is laminated. A first Ge layer 19, an second Au layer 20, and a third Ni layer 21 are successively laminated on a contact layer 16 for the formation of an N-type ohmic electrode 17. The weight ratio of Au to Ge is set to 0. 21. The layers 19, 20, and 21 are set to 400, 300, and 300Angstrom in thickness respectively. The laminate is alloyed by heating. Therefore, the components of ohmic electrode material can be restrained from diffusing in a lateral direction near the upside of a compound semiconductor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、n型オーミック接合を
有することを特徴とする化合物半導体装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor device having an n-type ohmic junction.

【0002】[0002]

【従来の技術】従来の技術としては、例えば、エピタキ
シャル成長されたInAlAs層若しくはInGaAs
層を有する化合物半導体上への低抵抗接触なn型オーミ
ック接合を得るための電極材料として、Au、Ni、A
uGe(Geの含有率すなわちAuGe中の重量%は1
2w%、Ge/Auの重量比は0.1364)を用いて
おり、例えば、Auを2000オングストローム、Au
Geを900オングストローム、Niを580オングス
トローム(ここでAu、Ge、Niの換算された等価的
な膜厚はそれぞれ2600オングストローム、300オ
ングストローム、580オングストローム)などが実施
されている。その詳細は、Solid-stateElectronics,
Vol.30,No.12,pp1345-1349 等に記載されている。
2. Description of the Related Art As a conventional technique, for example, an epitaxially grown InAlAs layer or InGaAs is used.
As an electrode material for obtaining an n-type ohmic junction with low resistance contact on a compound semiconductor having a layer, Au, Ni, A
uGe (Ge content, ie wt% in AuGe is 1
2 w%, and the Ge / Au weight ratio is 0.1364). For example, Au is 2000 angstroms, Au is
For example, 900 angstroms of Ge and 580 angstroms of Ni (equivalent film thicknesses of Au, Ge, and Ni converted here are 2600 angstroms, 300 angstroms, and 580 angstroms, respectively) are performed. For details, see Solid-state Electrics,
Vol.30, No.12, pp1345-1349 etc.

【0003】[0003]

【発明が解決しようとする課題】しかし、InAlAs
層若しくはInGaAs層をコンタクト層として有する
MESFETのn型オーミック電極材料として、Ni、
Au及びGeを主成分に用いる場合、AuとGeの重量
比が最適化されていないか、または、Au、Ge及びN
iのそれぞれの膜厚が最適化されていない。このため
に、接触抵抗を低減させる合金化プロセスの後に電極成
分が化合物半導体上部付近で横方向に不規則に拡散し、
短ゲート長のMESFET等を形成した場合には、ゲー
トとソース・ドレインが短絡してしまう問題があった。
また、横方向への拡散を押さえようとすると、オーミッ
ク電極とコンタクト層の接触抵抗が高いという問題があ
った。
[Problems to be Solved by the Invention] However, InAlAs
As an n-type ohmic electrode material of MESFET having a contact layer or InGaAs layer as a contact layer, Ni,
When Au and Ge are used as main components, the weight ratio of Au and Ge is not optimized, or Au, Ge and N
The respective film thicknesses of i are not optimized. For this reason, after the alloying process to reduce the contact resistance, the electrode components diffuse irregularly in the lateral direction near the top of the compound semiconductor,
When forming a MESFET or the like having a short gate length, there is a problem that the gate and the source / drain are short-circuited.
In addition, there is a problem that the contact resistance between the ohmic electrode and the contact layer is high when the diffusion in the lateral direction is suppressed.

【0004】そこで、本発明は上記問題点を解決した化
合物半導体装置を提供することを目的とする。
Therefore, an object of the present invention is to provide a compound semiconductor device which solves the above problems.

【0005】[0005]

【課題を解決するための手段】本発明は、基板上にIn
AlAsもしくはInGaAsの結晶成長層を形成し、
この結晶成長層上にAu、Ge及びNiを主成分とした
オーミック電極を設けた化合物半導体装置において、オ
ーミック電極はAuとGeの重量比が(Geの重量)/
(Auの重量)>0.14となる電極材料が積層されて
合金化されることにより形成されていることを特徴とす
る。
SUMMARY OF THE INVENTION The present invention provides In
Form a crystal growth layer of AlAs or InGaAs,
In the compound semiconductor device in which the ohmic electrode containing Au, Ge, and Ni as the main components is provided on the crystal growth layer, the ohmic electrode has a weight ratio of Au and Ge (weight of Ge) /
It is characterized by being formed by stacking and alloying electrode materials satisfying (weight of Au)> 0.14.

【0006】また、本発明は、基板上にInAlAsも
しくはInGaAsの結晶成長層を形成し、この結晶成
長層上にAu、Ge及びNiを主成分としたオーミック
電極を設けた化合物半導体装置において、オーミック電
極は、20オングストロームから600オングストロー
ムの間の厚さのAuからなる第1層と、20オングスト
ロームから500オングストロームの間の厚さのGeか
らなる第2層と、20オングストロームから400オン
グストロームの間の厚さのNiからなる第3層を順次に
積層して合金化されることにより形成されていることを
特徴とする。
Further, the present invention provides a compound semiconductor device in which a crystal growth layer of InAlAs or InGaAs is formed on a substrate, and an ohmic electrode containing Au, Ge and Ni as a main component is provided on the crystal growth layer. The electrode comprises a first layer of Au having a thickness of between 20 Å and 600 Å, a second layer of Ge having a thickness of between 20 Å and 500 Å, and a thickness of between 20 Å and 400 Å. It is characterized in that it is formed by sequentially stacking and alloying a third layer made of Ni.

【0007】[0007]

【作用】上記の構成によれば、本発明のオーミック電極
はAu、Ge及びNiを主成分とした電極材料からな
り、かつAuとGeの重量比が(Geの重量)/(Au
の重量)>0.14となる電極材料が積層されて形成さ
れているので、オーミック電極における低い接触抵抗を
保持しながら、合金化後に電極成分が化合物半導体上部
付近で横方向に拡散することを防ぐことが可能となる。
According to the above structure, the ohmic electrode of the present invention is made of an electrode material containing Au, Ge and Ni as main components, and the weight ratio of Au and Ge is (weight of Ge) / (Au).
Electrode weight)> 0.14, the electrode components are laterally diffused near the upper part of the compound semiconductor after alloying while maintaining a low contact resistance in the ohmic electrode. It becomes possible to prevent it.

【0008】さらに、本発明のオーミック電極はAu、
Ge及びNiを主成分とした電極材料からなり、Auは
20オングストロームから600オングストロームの間
の膜厚であり、Geは20オングストロームから500
オングストロームの間の膜厚であり、Niは20オング
ストロームから400オングストロームの間の膜厚で形
成されるので、上記と同様に、オーミック電極における
低い接触抵抗を保持しながら、合金化後に電極成分が化
合物半導体上部付近で横方向に拡散することを防ぐこと
が可能となる。
Further, the ohmic electrode of the present invention is Au,
It is made of an electrode material containing Ge and Ni as main components, Au has a film thickness of 20 angstroms to 600 angstroms, and Ge has a film thickness of 20 angstroms to 500 angstroms.
The film thickness is between angstroms, and Ni is formed with a film thickness between 20 angstroms and 400 angstroms. Therefore, similarly to the above, while maintaining low contact resistance in the ohmic electrode, the electrode component is a compound after alloying. It becomes possible to prevent lateral diffusion near the top of the semiconductor.

【0009】[0009]

【実施例】以下、添付図面を参照して本発明に係る実施
例を説明する。なお、図面の説明において同一要素には
同一符号を付し、重複する説明を省略する。
Embodiments of the present invention will be described below with reference to the accompanying drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.

【0010】図1(a)は、本発明の実施例である変調
ドープ構造のMESFETの断面図である。図に示すよ
うに,InPを用いた半絶縁性の半導体基板11上に
は,アンドープInPをエピタキシャル結晶成長したバ
ッファ層12が形成され、このバッファ層12上にはア
ンドープInGaAsがエピタキシャル成長したチャネ
ル層13、アンドープInAlAsがエピタキシャル成
長したスペーサ層14、n型ドーパントを添加したIn
AlAsのドーピング層15が形成され、この上にn型
ドーパントを添加したInGaAsのコンタクト層16
が順次形成されている。さらに、このコンタクト層16
の上には一対のオーミック電極17がn型オーミック接
合をとるために形成され、かつ、この一対のオーミック
電極17の間でコンタクト層16とド−ピング層15の
上部がエッチングで除去され、ここにショットキー接合
をとるためのゲート電極18が形成されることにより、
リセス構造のMESFETが構成されている。
FIG. 1A is a cross-sectional view of a modulation-doped MESFET according to an embodiment of the present invention. As shown in the figure, a buffer layer 12 formed by epitaxial crystal growth of undoped InP is formed on a semi-insulating semiconductor substrate 11 using InP, and a channel layer 13 formed by epitaxial growth of undoped InGaAs is formed on the buffer layer 12. , A spacer layer 14 in which undoped InAlAs is epitaxially grown, In added with an n-type dopant
An AlAs doping layer 15 is formed, and an InGaAs contact layer 16 having an n-type dopant added thereto is formed.
Are sequentially formed. Furthermore, this contact layer 16
A pair of ohmic electrodes 17 are formed on the upper surface of the contact layer 16 to form an n-type ohmic contact, and the upper portions of the contact layer 16 and the doping layer 15 are removed by etching between the pair of ohmic electrodes 17. By forming the gate electrode 18 for forming the Schottky junction on the
A MESFET having a recess structure is configured.

【0011】また、図1(b)は、本発明の実施例であ
るMESFETのn型オーミック電極材料の積層直後の
断面図である。図に示すように、コンタクト層16上
に、Geを用いた第1層19を積層し、この第1層19
上にAuを用いた第2層20を積層し、さらに、この第
2層20上にNiを用いた第3層21を積層してn型オ
ーミック電極17を形成する。この実施例の電極材料に
おいて積層されたAu、Ge及びNiの中で、AuとG
eの重量比は(Geの重量)/(Auの重量)=0.2
1であり、また、Au、Ge及びNiの膜厚は、それぞ
れ400オングストローム、300オングストローム、
300オングストロームである。積層後には、450℃
の温度で60秒間の加熱をして合金化を施した。
FIG. 1B is a sectional view of the MESFET according to the embodiment of the present invention immediately after the n-type ohmic electrode material is laminated. As shown in the figure, a first layer 19 using Ge is laminated on the contact layer 16, and the first layer 19 is formed.
An n-type ohmic electrode 17 is formed by stacking a second layer 20 made of Au on the second layer 20 and further stacking a third layer 21 made of Ni on the second layer 20. Among Au, Ge and Ni laminated in the electrode material of this example, Au and G
The weight ratio of e is (weight of Ge) / (weight of Au) = 0.2
And the film thicknesses of Au, Ge and Ni are 400 angstrom, 300 angstrom and 300 angstrom, respectively.
It is 300 angstroms. After lamination, 450 ℃
The alloy was formed by heating at the temperature of 60 seconds for 60 seconds.

【0012】ここで、AuとGeとの重量比の影響に関
して、本発明の実施例におけるn型オーミック接合の特
性と電極材料の横方向への拡散の有無を従来例と比較す
るために、従来例としてAuとGeとの重量比が(Ge
の重量)/(Auの重量)=0.136となるようにN
iとAuGe(Geの含有率12w%)を積層したものを
オーミック電極として有するMESFETを試作した。
図2は従来のMESFETのn型オーミック電極の積層
直後の断面図である。図に示すように、従来例として、
第1層22としてはAuGeの合金を用いており、この
上に積層する第2層23にはNiを用いることとした。
なお、n型オーミック電極材料の合金化の条件は本発明
の実施例と同じである。
Here, regarding the influence of the weight ratio of Au and Ge, in order to compare the characteristics of the n-type ohmic junction and the presence or absence of lateral diffusion of the electrode material in the embodiment of the present invention, a conventional method is used. As an example, the weight ratio of Au and Ge is (Ge
N weight) / (Au weight) = 0.136
A prototype of MESFET having a stack of i and AuGe (Ge content 12 w%) as an ohmic electrode was manufactured.
FIG. 2 is a cross-sectional view of a conventional MESFET immediately after the n-type ohmic electrode is laminated. As shown in the figure, as a conventional example,
An alloy of AuGe is used for the first layer 22, and Ni is used for the second layer 23 laminated thereon.
The conditions for alloying the n-type ohmic electrode material are the same as those in the examples of the present invention.

【0013】図3にMESFETにおけるオーミック電
極材料の化合物半導体上部における横方向への拡散の状
況を示す。図3(a)は本発明の実施例について、図3
(b)は従来例について示している。
FIG. 3 shows the lateral diffusion of the ohmic electrode material in the MESFET in the upper part of the compound semiconductor. FIG. 3A shows an embodiment of the present invention.
(B) shows a conventional example.

【0014】さらに、Au、Ge及びNiの積層時の膜
厚の影響に関して、本発明の実施例におけるn型オーミ
ック接合の特性と電極材料の横方向への拡散の有無を従
来例と比較するために、以下の3種類のMESFETを
試作した。図4はn型オーミック電極の従来例A、B、
Cのそれぞれの積層直後の断面図である。図に示すいず
れの従来例においても、コンタクト層16上に、Geを
用いた第1層19を積層し、この第1層19上にAuを
用いた第2層20を積層し、さらにこの第2層20上に
Niを用いた第3層21を積層してn型オーミック電極
17を形成する。従来例Aとして、Au、Ge及びNi
の積層時の膜厚をそれぞれ700オングストローム、3
00オングストローム、300オングストロームとした
もの(図4(a)に示す)、従来例Bとして、Au、G
e及びNiの積層時の膜厚をそれぞれ500オングスト
ローム、600オングストローム、300オングストロ
ームとしたもの(図4(b)に示す)、従来例Cとし
て、Au、Ge及びNiの積層時の膜厚をそれぞれ40
0オングストローム、400オングストローム、500
オングストローム(図4(c)に示す)の3種類のME
SFETである。なお、この試作においても、n型オー
ミック電極材料の合金化の条件は本発明の実施例と同じ
である。
Further, regarding the influence of the film thickness when Au, Ge, and Ni are laminated, the characteristics of the n-type ohmic junction and the presence or absence of lateral diffusion of the electrode material in the embodiment of the present invention are compared with the conventional example. In addition, the following three types of MESFETs were prototyped. FIG. 4 shows conventional examples A, B of n-type ohmic electrodes,
It is sectional drawing immediately after each lamination | stacking of C. In any of the conventional examples shown in the drawings, the first layer 19 made of Ge is laminated on the contact layer 16, the second layer 20 made of Au is laminated on the first layer 19, and The third layer 21 made of Ni is laminated on the two layers 20 to form the n-type ohmic electrode 17. As the conventional example A, Au, Ge and Ni
The film thickness when laminated is 700 angstroms, 3
00 angstroms and 300 angstroms (shown in FIG. 4 (a)), as conventional example B, Au, G
The film thicknesses of e and Ni when laminated are 500 angstroms, 600 angstroms and 300 angstroms, respectively (shown in FIG. 4 (b)). As conventional example C, the film thicknesses of Au, Ge and Ni when laminated are 40
0 Å, 400 Å, 500
Three types of ME in Angstrom (shown in Fig. 4 (c))
It is an SFET. Also in this prototype, the conditions for alloying the n-type ohmic electrode material are the same as those in the embodiment of the present invention.

【0015】図5にMESFETにおけるオーミック電
極材料の化合物半導体上部における横方向への拡散の状
況を示す。図5(a)は本発明の実施例について、図5
(b)は従来例について示している。
FIG. 5 shows the lateral diffusion of the ohmic electrode material in the MESFET in the upper part of the compound semiconductor. FIG. 5A shows an example of the present invention.
(B) shows a conventional example.

【0016】以上のようにして作製したMESFETに
おいて、コンタクト層とn型オーミック電極17との間
の接触抵抗は、本発明の実施例及びいくつかの従来例の
いずれも0.1〜0.2Ωmmと低い値が得られたが、従
来例のn型オーミック電極17では、電極材料の横方向
への拡散24が生じたため、ゲート電極18とオーミッ
ク電極17が短絡し、MESFETとして正常に動作し
ないものが少なからずあった。一方、本発明の実施例で
は電極材料の横方向への拡散が生じることなく、ほぼ全
てのMESFETが正常に動作した。
In the MESFET manufactured as described above, the contact resistance between the contact layer and the n-type ohmic electrode 17 is 0.1 to 0.2 Ωmm in both the embodiment of the present invention and some conventional examples. However, in the n-type ohmic electrode 17 of the conventional example, the lateral diffusion 24 of the electrode material occurred, so that the gate electrode 18 and the ohmic electrode 17 were short-circuited, and the MESFET did not operate normally. There was not a little. On the other hand, in the example of the present invention, almost all the MESFETs worked normally without the lateral diffusion of the electrode material.

【0017】従って、本発明によれば、オーミック電極
材料が化合物半導体上部で横方向に拡散することを防
ぎ、かつ電極における接触抵抗を低減するとともに、化
合物半導体装置の性能を向上させることができる。
Therefore, according to the present invention, the ohmic electrode material can be prevented from laterally diffusing above the compound semiconductor, the contact resistance at the electrode can be reduced, and the performance of the compound semiconductor device can be improved.

【0018】[0018]

【発明の効果】以上、詳細に説明したように本発明のオ
ーミック電極はAu、Ge及びNiを主成分とした電極
材料からなり、かつAuとGeの重量比が(Geの重
量)/(Auの重量)>0.14となる電極材料が積
層、合金化されて形成されているか、Auは20オング
ストロームから600オングストロームの間の膜厚であ
り、Geは20オングストロームから500オングスト
ロームの間の膜厚であり、Niは20オングストローム
から400オングストロームの間の膜厚で堆積、合金化
形成されるので、従来のものには存在していたオーミッ
ク電極材料成分の化合物半導体上部での横方向への拡散
が抑制される。このため、短い電極間距離が要求される
ような化合物半導体のMESFET等に利用すると効果
的である。
As described above in detail, the ohmic electrode of the present invention is made of an electrode material containing Au, Ge and Ni as the main components, and the weight ratio of Au and Ge is (the weight of Ge) / (Au). Of the electrode material such that Au has a thickness of between 20 Å and 600 Å and Ge has a thickness of between 20 Å and 500 Å. Since Ni is deposited and alloyed with a film thickness of 20 angstroms to 400 angstroms, lateral diffusion of the ohmic electrode material components existing in the conventional ones in the upper part of the compound semiconductor is prevented. Suppressed. Therefore, it is effective to use it for a compound semiconductor MESFET or the like which requires a short distance between electrodes.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例である変調ドープ構造のMES
FETの断面図、及び本発明の実施例であるMESFE
Tのn型オーミック電極材料の積層直後の断面図であ
る。
FIG. 1 is an embodiment of a modulation-doped MES according to the present invention.
Cross-sectional view of FET and MESFE which is an embodiment of the present invention
FIG. 6 is a cross-sectional view of a T-type ohmic electrode material immediately after being laminated.

【図2】従来のMESFETのn型オーミック電極の電
極材料積層直後の断面図である。
FIG. 2 is a cross-sectional view of an n-type ohmic electrode of a conventional MESFET immediately after being laminated with an electrode material.

【図3】MESFETにおけるオーミック電極材料の化
合物半導体上部における横方向への拡散の状況を示す図
である。
FIG. 3 is a diagram showing a state of lateral diffusion of an ohmic electrode material in a compound semiconductor in a MESFET.

【図4】従来のMESFETのn型オーミック電極の電
極材料積層直後の断面図である。
FIG. 4 is a cross-sectional view of an n-type ohmic electrode of a conventional MESFET immediately after being laminated with an electrode material.

【図5】MESFETにおけるオーミック電極材料の化
合物半導体上部における横方向への拡散の状況を示す図
である。
FIG. 5 is a diagram showing a lateral diffusion state of an ohmic electrode material in a MESFET in the upper part of a compound semiconductor.

【符号の説明】[Explanation of symbols]

11…基板、16、19…コンタクト層、17…オーミ
ック電極、18…ゲート電極、19…第1層、20…第
2層、21…第3層、24…電極材料の横方向への拡散
したもの。
11 ... Substrate, 16, 19 ... Contact layer, 17 ... Ohmic electrode, 18 ... Gate electrode, 19 ... First layer, 20 ... Second layer, 21 ... Third layer, 24 ... Electrode material diffused in the lateral direction thing.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上にInAlAsもしくはInGa
Asの結晶成長層を形成し、この結晶成長層上にAu、
Ge及びNiを主成分としたオーミック電極を設けた化
合物半導体装置において、 前記オーミック電極はAuとGeの重量比が(Geの重
量)/(Auの重量)>0.14となる電極材料が積層
されて合金化されることにより形成されていることを特
徴とする化合物半導体装置。
1. InAlAs or InGa on a substrate
A crystal growth layer of As is formed, and Au,
In a compound semiconductor device provided with an ohmic electrode containing Ge and Ni as main components, the ohmic electrode is formed by laminating an electrode material having a weight ratio of Au and Ge of (Ge weight) / (Au weight)> 0.14. And a compound semiconductor device formed by being alloyed.
【請求項2】 基板上にInAlAsもしくはInGa
Asの結晶成長層を形成し、この結晶成長層上にAu、
Ge及びNiを主成分としたオーミック電極を設けた化
合物半導体装置において、 前記オーミック電極は、20オングストロームから60
0オングストロームの間の厚さのAuからなる第1層
と、 20オングストロームから500オングストロームの間
の厚さのGeからなる第2層と、 20オングストロームから400オングストロームの間
の厚さのNiからなる第3層を順次に積層して合金化さ
れることにより形成されていることを特徴とする化合物
半導体装置。
2. InAlAs or InGa on a substrate
A crystal growth layer of As is formed, and Au,
In a compound semiconductor device provided with an ohmic electrode containing Ge and Ni as main components, the ohmic electrode has a thickness of 20 Å to 60 Å.
A first layer of Au having a thickness between 0 angstroms, a second layer of Ge having a thickness of 20 angstroms to 500 angstroms, and a first layer of Ni having a thickness of 20 angstroms to 400 angstroms. A compound semiconductor device, which is formed by sequentially stacking three layers and alloying.
JP6725192A 1992-03-25 1992-03-25 Compound semiconductor device Pending JPH05275682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6725192A JPH05275682A (en) 1992-03-25 1992-03-25 Compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6725192A JPH05275682A (en) 1992-03-25 1992-03-25 Compound semiconductor device

Publications (1)

Publication Number Publication Date
JPH05275682A true JPH05275682A (en) 1993-10-22

Family

ID=13339528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6725192A Pending JPH05275682A (en) 1992-03-25 1992-03-25 Compound semiconductor device

Country Status (1)

Country Link
JP (1) JPH05275682A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920121A (en) * 1998-02-25 1999-07-06 Micron Technology, Inc. Methods and structures for gold interconnections in integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920121A (en) * 1998-02-25 1999-07-06 Micron Technology, Inc. Methods and structures for gold interconnections in integrated circuits

Similar Documents

Publication Publication Date Title
US4583105A (en) Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
EP0725432B1 (en) Refractory gate heterostructure field effect transistor and method
JPH0837291A (en) Lattice mis-matching laminated crystal structure and semiconuctor device formed thereof
JP3173080B2 (en) Field effect transistor
JPH03286526A (en) Formation of electrode
JPS62283675A (en) Semiconductor device and manufacture thereof
JP2636840B2 (en) Semiconductor device
US4866491A (en) Heterojunction field effect transistor having gate threshold voltage capability
JPS59103389A (en) Superconductive element and manufacture thereof
JPH05275682A (en) Compound semiconductor device
JP2964637B2 (en) Field effect transistor
JPS61147577A (en) Complementary semiconductor device
JPH098285A (en) Hetero-junction semiconductor device
JP3094500B2 (en) Field effect transistor
JPH0818033A (en) Negative differential resistant fet
JPH02109360A (en) Semiconductor device
JPS59181060A (en) Semiconductor device
EP0278110B1 (en) Heterojunction field effect transistor
JP2616634B2 (en) Field effect transistor
KR930007758B1 (en) Step type high electrton mobility transistor and its manufacturing method
JP2844995B2 (en) Field effect transistor and method for manufacturing the same
JP3120611B2 (en) Heterojunction type field effect transistor and method of manufacturing the same
JP2817726B2 (en) Tunnel transistor and manufacturing method thereof
JPH05283439A (en) Semiconductor device
JPH05275683A (en) Compound semiconductor device and manufacture thereof