JPH05268255A - フレームリレー交換方式 - Google Patents

フレームリレー交換方式

Info

Publication number
JPH05268255A
JPH05268255A JP6424492A JP6424492A JPH05268255A JP H05268255 A JPH05268255 A JP H05268255A JP 6424492 A JP6424492 A JP 6424492A JP 6424492 A JP6424492 A JP 6424492A JP H05268255 A JPH05268255 A JP H05268255A
Authority
JP
Japan
Prior art keywords
cell
frame relay
header
information
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6424492A
Other languages
English (en)
Inventor
Satoshi Matsuo
聡 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6424492A priority Critical patent/JPH05268255A/ja
Publication of JPH05268255A publication Critical patent/JPH05268255A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】本発明はフレームリレーパケットを交換するフ
レームリレー交換方式に関し,可変長のデータ長をもつ
フレームを高速に交換できるフレームリレー交換方式を
提供することを目的とする。 【構成】端末から送信した可変長のフレームリレーパケ
ットをATMスイッチの加入者回線に設けられたセル化
部において,固定長のATMセルに順次分解してATM
セルを作成すると共に各セルのヘッダにフレームリレー
パケットの宛先に対応したVPI・VCIを設定してA
TMスイッチへ入力し,ATMスイッチから出力された
セルは送信相手の加入者回線に設けられたデセル化部に
入力し,ヘッダを廃棄して組立てられて元のフレームリ
レーパケットが作成されて相手端末へ送信されるよう構
成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はフレームリレー交換方式
に関する。フレームリレーはCCITTにより1992
年に勧告化される予定の新しいパケット交換方式であ
る。従来のパケット交換方式に対して,高速パケットサ
ービスの要求に応える技術として期待されている。
【0002】
【従来の技術】フレームリレー技術はデータリンク層で
フレーム多重を行うことによりレイヤ2以上のプロトコ
ルを規定しておらず,網が関与しないため,レイヤ2の
プロトコルであるX25によるパケット交換方式に比し
てハードウェアマッチングが容易となり,スループット
の高速化が実現できる。また,従来のパケット交換方式
では端末と網(交換機),交換機と交換機の間で,再送
制御(LAPBのプロトコルによる)が行われたが,フ
レームリレーでは端末と網間での再送制御を行なわない
ので,その制御処理が無くなることもあって高速な伝送
が可能となる。
【0003】
【発明が解決しようとする課題】ところが,フレームリ
レーでは,従来のX25のパケット交換方式と同様にフ
レーム長が可変長であるために,ATMのような固定長
パケットでのスイッチングに比べて高速な交換処理が難
しいという問題がある。
【0004】本発明は可変長のデータ長をもつフレーム
を高速に交換できるフレームリレー交換方式を提供する
ことを目的とする。
【0005】
【課題を解決するための手段】図1は本発明の原理構成
図である。図1において,1はフレームリレーパケッ
ト,2はセル化デセル化部(CLAD:Cell Assemble
Deassembler),3はセル,4はATMスイッチである。
【0006】本発明はフレームリレーは呼設定がコネク
ションオリエンテッドであること等によりATMと親和
性がある点に着目し,端末からの可変長のフレームリレ
ーパケットを固定長のATMのセルに変換して宛先に対
応したルーチングを行ってATMスイッチへ出力し,A
TMスイッチから出力されたセルをデセル化して元のフ
レームリレーパケットに組立てて端末へ送出するもので
ある。
【0007】
【作用】フレームリレーパケット1はフラグが前後に付
加され,先頭のフラグの後にヘッダが設けられ,そのヘ
ッダに相手先番号のラベルが付加され,その後に可変長
のデータが設定された構成である。フレームリレーのパ
ケットは,セル化デセル化部2に入力すると,可変長の
情報部についてセル3の情報部分を構成する固定長毎に
分解されると共に,各固定長の情報単位毎にヘッダが付
加される。このヘッダには,フレームリレーパケット1
のヘッダの相手先に対応したATM交換用のVCI(論
理チャネル識別番号)情報が取り出され設定されてお
り,各セル3の先頭のヘッダの部分に複写される。ヘッ
ダと情報部分とで構成したセル3はATMスイッチ4に
入力されて,セル3のヘッダに対応したスイッチングが
行われて出力する。出力された各セル3は相手端末と接
続するセル化デセル化部2へ入力すると,各セル3はヘ
ッダが除去されて組立てられ(デセル化),元のフレー
ムが復元されて,通信の相手に対しフレームリレーパケ
ットの形式で送信される。
【0008】
【実施例】図2は実施例のブロック構成図,図3はセル
化デセル化部(CLAD)の実施例の構成図,図4はフ
レームリレーパケットとセルの関係説明図である。
【0009】図2において20はフレームリレー端末,
21は加入者回線対応部,22は加入者線終端装置,2
3はセル化デセル化部(CLAD),24はラインユニ
ット,25はATMスイッチである。
【0010】フレームリレー端末20はフレームリレー
による可変長のパケットの送受信を行う。加入者回線対
応部21の加入者線終端装置22は加入者線と物理的な
終端を行い,セル化デセル化部(以下,CLADとい
う)23は,後述する図3に示す構成により,フレーム
リレーパケットを分解してセル化し,セルを組立ててフ
レームリレーパケットを作成する。CLAD23から出
力したセルは,ラインユニット24に入力されて,AT
Mスイッチ25側から指示された制御情報によりスイッ
チ内のルーティング情報が付加される。このルーティン
グ情報は,複数段で構成するスイッチ内における切替え
の制御情報である。ATMスイッチ25から出力された
セルは通信相手側の加入者回線対応部21(または中継
線に接続する図示しない回線対応部)へ入力する。加入
者回線対応部21ではCLAD23においてセルのヘッ
ダを廃棄して元のフレームリレーを作成して相手のフレ
ームリレー端末へ送信される。
【0011】図3に示すセル化デセル化部(CLAD)
の実施例の構成を示す。図中30はフラグ検出部,31
はバッファメモリ,32はVCI付加部,33はDLC
I・VCI変換部,34は変換テーブル,35はプロセ
ッサである。
【0012】図3の動作を図4を参照しながら説明す
る。図4に示すようにフレームリレー情報(パケット)
のフォーマットは,先頭と後部にフラグ(011111
10)が設けられ,先頭のフラグの後に送信相手を識別
するためのDLCI(Data Link Connection Identifir
e:データリンク接続識別番号)が設定され,その後に可
変長の情報が格納されている。
【0013】このようなフォーマットのフレームリレー
情報が図3のフラグ検出部30に入力される。ここで先
頭のフラグが検出されると廃棄され,その後のDLCI
が入力するとDLCI・VCI変換部33に供給され
る。DLCI・VCI変換部33は予め,プロセッサ3
5により変換テーブル34に設定されたDLCIからV
CIへの変換情報が設定されているので,入力したDL
CIにより変換テーブル34を参照して変換先のVCI
を取り出しVCI付加部32に供給される。なお,プロ
セッサ35はフレームリレー端末から発呼時に送られて
来る呼設定情報(セットアップ)により通信相手に対応
するDLCIを記憶しており,ATMスイッチ用のVC
Iを割り当てて変換テーブル34に設定することができ
る。
【0014】一方,フレームリレー情報の中の可変長の
情報は,バッファメモリ31に48バイト(ATMセル
の情報部の長さに相当)ずつ分解される。その時VCI
付加部32には5バイトのATMセルのヘッダ内にVC
Iが設定されている。こうして,VCI付加部32に格
納された5バイトのヘッダとバッファメモリ31に格納
された48バイトの情報がその順番に読み出されて1つ
のATMセルが,図4に示すセルフォーマットのように
作成されて出力される。このATMセルは,図2のライ
ンユニット24へ入力する。先頭のセルが出力される
と,フレームリレー情報の後続の情報も同様に分解さ
れ,それぞれのセルの先頭に同じVCIが複写されたヘ
ッダを備えて順次出力される。フレームリレーパケット
の最後のフラグも廃棄される。
【0015】ATMスイッチから出力されたATMセル
を復元する構成は図示省略するが,この場合は,セル化
の時と逆に入力したセルのVCIからフレームリレーの
DLCIへ変換して,各ATMセルのヘッダを廃棄して
セルを組立てることによりフレームの情報を復元し,先
頭及び後部にフラグを付加して,相手のフレームリレー
端末へ送出すればよい。
【0016】なお,図3の構成では,DLCI・VCI
変換部33においてVCIが変換されてVCI付加部3
2に供給されるものと説明したが,VPIも同時に付加
してもよい。
【0017】また,この実施例ではATMセル(53バ
イト)の場合について説明したが,固定長のセルであれ
ば,その長さは限定されない。
【0018】
【発明の効果】本発明によれば可変長のフレームを持つ
フレームリレーを固定長セルに変換して高速セルスイッ
チングを適用することにより大容量のフレームリレー交
換機を実現することができる。
【図面の簡単な説明】
【図1】本発明の原理構成図である。
【図2】実施例のブロック構成図である。
【図3】セル化デセル化部(CLAD)の実施例の構成
図である。
【図4】フレームリレーパケットとセルの関係説明図で
ある。
【符号の説明】
1 フレームリレーパケット 2 セル化デセル化部(CLAD) 3 セル 4 ATMスイッチ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 フレームリレーパケットを交換するフレ
    ームリレー交換方式において, 端末から送信した可変長のフレームリレーパケットをA
    TMスイッチの加入者回線に設けられたセル化部におい
    て,固定長のATMセルに順次分解してATMセルを作
    成すると共に各セルのヘッダにフレームリレーパケット
    の宛先に対応したATM交換用のVCI情報を設定して
    ATMスイッチへ入力し, ATMスイッチから出力されたセルは送信相手の加入者
    回線に設けられたデセル化部に入力し,各セルを組立て
    て元のフレームリレーパケットが作成されて相手端末へ
    送信されることを特徴とするフレームリレー交換方式。
JP6424492A 1992-03-19 1992-03-19 フレームリレー交換方式 Pending JPH05268255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6424492A JPH05268255A (ja) 1992-03-19 1992-03-19 フレームリレー交換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6424492A JPH05268255A (ja) 1992-03-19 1992-03-19 フレームリレー交換方式

Publications (1)

Publication Number Publication Date
JPH05268255A true JPH05268255A (ja) 1993-10-15

Family

ID=13252547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6424492A Pending JPH05268255A (ja) 1992-03-19 1992-03-19 フレームリレー交換方式

Country Status (1)

Country Link
JP (1) JPH05268255A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490141A (en) * 1994-09-30 1996-02-06 International Business Machines Corporation System and method for providing SVC service through an ATM network for frame relay DTEs with a terminal adapter
US5675642A (en) * 1995-02-16 1997-10-07 Fujitsu Limited Variable length data switch and a variable length data relaying method using the variable length data switch
US6205145B1 (en) 1997-01-31 2001-03-20 Nec Corporation Fibre channel fabric
US6975651B1 (en) 1999-01-20 2005-12-13 Fujitsu Limited Cell processing apparatus, ATM exchange and cell discarding method
KR100678264B1 (ko) * 2004-02-06 2007-02-01 삼성전자주식회사 고속 순방향 패킷 접속 방식을 사용하는 이동 통신시스템에서 데이터 처리 속도를 향상시키는 방법 및 그이동 통신 시스템
US7664092B2 (en) 1996-05-28 2010-02-16 Microsoft Corporation Multi-packet transport structure and method for encoding and transmitting network data over satellite network

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222243A (ja) * 1989-02-23 1990-09-05 Toshiba Corp デジタル交換方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222243A (ja) * 1989-02-23 1990-09-05 Toshiba Corp デジタル交換方式

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490141A (en) * 1994-09-30 1996-02-06 International Business Machines Corporation System and method for providing SVC service through an ATM network for frame relay DTEs with a terminal adapter
US5675642A (en) * 1995-02-16 1997-10-07 Fujitsu Limited Variable length data switch and a variable length data relaying method using the variable length data switch
US7664092B2 (en) 1996-05-28 2010-02-16 Microsoft Corporation Multi-packet transport structure and method for encoding and transmitting network data over satellite network
US6205145B1 (en) 1997-01-31 2001-03-20 Nec Corporation Fibre channel fabric
EP2109249A2 (en) 1997-01-31 2009-10-14 Juniper Networks, Inc. Fibre channel fabric
US6975651B1 (en) 1999-01-20 2005-12-13 Fujitsu Limited Cell processing apparatus, ATM exchange and cell discarding method
KR100678264B1 (ko) * 2004-02-06 2007-02-01 삼성전자주식회사 고속 순방향 패킷 접속 방식을 사용하는 이동 통신시스템에서 데이터 처리 속도를 향상시키는 방법 및 그이동 통신 시스템

Similar Documents

Publication Publication Date Title
US6148001A (en) Multipoint-to-point system which multiplexes complete packets comprised of ATM cells on to a single virtual channel connection
JP3077677B2 (ja) 品質保証ノード装置
JP2861771B2 (ja) パケット網における論理中継経路情報を用いたシグナリング方式
JP4602794B2 (ja) Atmデータをリアルタイムで再組立するシステム、方法、およびプログラム
JP2000124920A (ja) コネクション型ネットワ―クの接続を管理するための方法、およびコネクション型ネットワ―クを介してコネクションレス型通信プロトコルを支持するための方法
US6256323B1 (en) Method and apparatus for efficiently transporting asynchronous characters over an ATM network
US6028861A (en) Method and apparatus for performing packet synchronized switch-over
US6032272A (en) Method and apparatus for performing packet based policing
JP2991501B2 (ja) パケットモードデータ接続をリルーティングする方法
JPH05268255A (ja) フレームリレー交換方式
JP3204081B2 (ja) 交換機におけるatmセル中継方式
JP2905475B1 (ja) Atmゲートウェイ装置
JPH07202895A (ja) セル多重化方式およびセル多重化装置
JP3006951B2 (ja) 通信網における呼設定方式
JP3246638B2 (ja) 端末収容装置およびその動作方法
JP2001237891A (ja) パケット転送装置
KR100194592B1 (ko) 비연결형 데이터 서비스 제공 방법
JP3349725B2 (ja) Lan間接続制御方法
JP3128337B2 (ja) パケット多重化装置
KR0129179B1 (ko) Sscop부계층에서 pdu 해석회로
JPH09181726A (ja) Atmネットワークで接続を結合する方法及びシステム
KR100284043B1 (ko) 프레임 릴레이와 비동기식 전송 모드간의 상호 접속 기능수행 방법
JP3253470B2 (ja) 非同期通信網内での動的pvcの抑制による高効率セル多重方式
JP3469166B2 (ja) 結合ネットワークを有するatm交換装置
EP1161818B1 (en) Method and apparatus for performing packet synchronized switch-over

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980609