JPH05267664A - Thin-film transistor and its manufacture - Google Patents

Thin-film transistor and its manufacture

Info

Publication number
JPH05267664A
JPH05267664A JP9007492A JP9007492A JPH05267664A JP H05267664 A JPH05267664 A JP H05267664A JP 9007492 A JP9007492 A JP 9007492A JP 9007492 A JP9007492 A JP 9007492A JP H05267664 A JPH05267664 A JP H05267664A
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
silicon
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9007492A
Other languages
Japanese (ja)
Inventor
Toshihiko Sato
俊彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP9007492A priority Critical patent/JPH05267664A/en
Publication of JPH05267664A publication Critical patent/JPH05267664A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a thin-film transistor of high dielectric strength and improved reproducibility, by forming a gate oxide film by thermally oxidizing single-crystal silicon. CONSTITUTION:A polysilicon film 2 for forming an active layer is formed on an insulating substrate 1. A single-crystal silicon film 3 for forming a gate oxide film is formed and thermally oxidized, and a silicon oxide film 3a for forming a gate oxide film is formed only on the surface of the polysilicon film 2 for forming an active layer. A polysilicon film 4 for forming a gate electrode is formed at the central part of the upper surface of the silicon oxide 3a. On the surface of the polysilicon film 4, a silicon oxide film 5a for protecting side etching is formed by thermally oxidizing single-crystal silicon. When both of the silicon films 5a, 3a are etched at the same time, the silicon oxide film 3a turning to a gate oxide film is left only between the polysilicon films 2 and 4. Single-crystal silicon which is excellent in quality and forms a gate oxide film can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and its manufacturing method.

【0002】[0002]

【従来の技術】ポリシリコンを活性層とする薄膜トラン
ジスタには、活性層を形成するためのポリシリコン膜の
表面側を熱酸化することにより、熱酸化されないポリシ
リコン膜によって活性層を形成するとともに、該活性層
の表面に酸化シリコンからなるゲート酸化膜を形成した
ものがある。この場合、高温の熱酸化法によってゲート
酸化膜を形成しているので、最も膜質のよいものとする
ことができる。
2. Description of the Related Art In a thin film transistor using polysilicon as an active layer, the surface side of a polysilicon film for forming the active layer is thermally oxidized to form an active layer with a polysilicon film which is not thermally oxidized. There is one in which a gate oxide film made of silicon oxide is formed on the surface of the active layer. In this case, since the gate oxide film is formed by the high temperature thermal oxidation method, the film quality can be the best.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタでは、ポリシリコン膜の表
面に結晶粒子に起因する凹凸が形成されている関係か
ら、この凹凸の表面側を熱酸化してなるゲート酸化膜に
電界に弱い部分が生じ、このため絶縁耐圧が低く、また
再現性もよくないという問題があった。なお、ゲート酸
化膜の膜厚を厚くすると絶縁耐圧を高くすることができ
るが、この場合、熱酸化膜の形成速度が時間の経過に対
して指数関数的に遅くなるので、生産性が低下するとい
う別の問題があった。この発明の目的は、絶縁耐圧を高
くすることができ、また再現性もよくすることができ、
さらに生産性が低下しないようにすることのできる薄膜
トランジスタおよびその製造方法を提供することにあ
る。
However, in such a conventional thin film transistor, the surface of the unevenness is thermally oxidized because the unevenness due to the crystal particles is formed on the surface of the polysilicon film. There is a problem in that the gate oxide film has a weak portion against an electric field, which results in a low withstand voltage and poor reproducibility. It should be noted that if the film thickness of the gate oxide film is increased, the dielectric strength voltage can be increased, but in this case, the rate of formation of the thermal oxide film is exponentially slower with the passage of time, and thus the productivity is reduced. There was another problem. The object of the present invention is to increase the withstand voltage and also improve the reproducibility,
It is another object of the present invention to provide a thin film transistor and a method of manufacturing the thin film transistor that can prevent productivity from decreasing.

【0004】[0004]

【課題を解決するための手段】請求項1記載の発明は、
ポリシリコンを活性層とする薄膜トランジスタにおい
て、ゲート酸化膜を単結晶シリコンを熱酸化してなるも
のによって形成したものである。請求項4記載の発明
は、活性層を形成するためのポリシリコン膜の表面にゲ
ート酸化膜を形成するための単結晶シリコン膜を形成
し、該単結晶シリコン膜を熱酸化して酸化シリコン膜と
し、該酸化シリコン膜によってゲート酸化膜を形成する
ようにしたものである。
The invention according to claim 1 is
In a thin film transistor using polysilicon as an active layer, a gate oxide film is formed by thermally oxidizing single crystal silicon. According to a fourth aspect of the present invention, a single crystal silicon film for forming a gate oxide film is formed on the surface of a polysilicon film for forming an active layer, and the single crystal silicon film is thermally oxidized to form a silicon oxide film. The gate oxide film is formed of the silicon oxide film.

【0005】[0005]

【作用】この発明によれば、ゲート酸化膜を単結晶シリ
コンを熱酸化してなるものによって形成しているので、
ゲート酸化膜を形成するための単結晶シリコン膜を比較
的薄く形成しても良好な膜質とすることができ、したが
ってこの単結晶シリコン膜を熱酸化してなるゲート酸化
膜の絶縁耐圧を高くすることができ、また再現性もよく
することができ、さらに生産性が低下しないようにする
ことができる。
According to the present invention, since the gate oxide film is formed by thermally oxidizing single crystal silicon,
Even if the single crystal silicon film for forming the gate oxide film is formed to be relatively thin, good quality can be obtained, and thus the dielectric strength of the gate oxide film formed by thermally oxidizing the single crystal silicon film is increased. In addition, the reproducibility can be improved, and the productivity can be prevented from decreasing.

【0006】[0006]

【実施例】図1〜図6はそれぞれこの発明の一実施例を
適用した薄膜トランジスタの各製造工程を示したもので
ある。そこで、これらの図を順に参照しながら、薄膜ト
ランジスタの構造についてその製造方法と併せ説明す
る。
1 to 6 show respective steps of manufacturing a thin film transistor to which an embodiment of the present invention is applied. Therefore, the structure of the thin film transistor will be described together with its manufacturing method with reference to these drawings in order.

【0007】まず、図1に示すように、ガラスやセラミ
ックあるいは半導体基板の表面に熱酸化による酸化膜を
形成してなるもの等からなる絶縁基板1の上面にプラズ
マCVD、減圧CVD、スパッタ等によってポリシリコ
ンを堆積し、パターニングして活性層を形成するための
島状のポリシリコン膜2を形成する。次に、全表面にM
BE(Molecular Beam Epitaxy)、MO(Metal Oxide)C
VD等によってゲート酸化膜を形成するための単結晶シ
リコン膜3を形成する。次に、ゲート酸化膜形成用の単
結晶シリコン膜3を熱酸化し、次いでこの熱酸化したも
のをパターニングすると、図2に示すように、活性層形
成用のポリシリコン膜2の表面のみにゲート酸化膜形成
用の酸化シリコン膜3aが形成される。
First, as shown in FIG. 1, the upper surface of an insulating substrate 1 made of glass, ceramic, or a semiconductor substrate having an oxide film formed by thermal oxidation on the surface thereof is subjected to plasma CVD, low pressure CVD, sputtering, or the like. Polysilicon is deposited and patterned to form an island-shaped polysilicon film 2 for forming an active layer. Next, M on all surfaces
BE (Molecular Beam Epitaxy), MO (Metal Oxide) C
A single crystal silicon film 3 for forming a gate oxide film is formed by VD or the like. Next, the single crystal silicon film 3 for forming the gate oxide film is thermally oxidized, and then this thermally oxidized product is patterned. As shown in FIG. 2, the gate is formed only on the surface of the polysilicon film 2 for forming the active layer. A silicon oxide film 3a for forming an oxide film is formed.

【0008】次に、全表面にプラズマCVD、減圧CV
D、スパッタ等によってポリシリコンを堆積し、パター
ニングすると、図3に示すように、ゲート酸化膜形成用
の酸化シリコン膜3aの上面中央部にゲート電極を形成
するためのポリシリコン膜4が形成される。次に、全表
面にMBE、MOCVD等によってサイドエッチング防
止用の酸化シリコン膜を形成するための単結晶シリコン
膜5をゲート酸化膜形成用の単結晶シリコン膜3(図1
参照)の膜厚と同じ膜厚に形成する。次に、サイドエッ
チング防止用の酸化シリコン膜形成用の単結晶シリコン
膜5を熱酸化し、次いでこの熱酸化したものをパターニ
ングすると、図4に示すように、ゲート電極形成用のポ
リシリコン膜4の表面のみにサイドエッチング防止用の
酸化シリコン膜5aがゲート酸化膜形成用の酸化シリコ
ン膜3aの膜厚と同じ膜厚で形成される。
Next, plasma CVD and reduced pressure CV are performed on the entire surface.
When polysilicon is deposited by D, sputtering or the like and patterned, a polysilicon film 4 for forming a gate electrode is formed in the central portion of the upper surface of the silicon oxide film 3a for forming a gate oxide film, as shown in FIG. It Next, the single crystal silicon film 5 for forming a silicon oxide film for preventing side etching is formed on the entire surface by MBE, MOCVD or the like, and the single crystal silicon film 3 for forming a gate oxide film (see FIG. 1).
The film thickness is the same as the film thickness of the reference). Next, the single crystal silicon film 5 for forming a silicon oxide film for preventing side etching is thermally oxidized, and then the thermally oxidized product is patterned to form a polysilicon film 4 for forming a gate electrode, as shown in FIG. A side-etching-preventing silicon oxide film 5a is formed only on the surface of the film with the same thickness as the gate oxide film-forming silicon oxide film 3a.

【0009】次に、両酸化シリコン膜5a、3aを同時
にエッチングすると、図5に示すように、活性層形成用
のポリシリコン膜2とゲート電極形成用のポリシリコン
膜4との間にのみゲート酸化膜形成用の酸化シリコン膜
3aが残存され、この残存された酸化シリコン膜3aに
よってゲート酸化膜3bが形成される。この場合、サイ
ドエッチング防止用の酸化シリコン膜5aの存在によ
り、ゲート酸化膜3bのサイドエッチングが防止され
る。次に、図6に示すように、ゲート電極形成用のポリ
シリコン膜4をマスクとしてイオン注入装置により不純
物を注入して拡散すると、ゲート電極形成用のポリシリ
コン膜4の両側における活性層形成用のポリシリコン膜
2にソース・ドレイン領域が形成され、このソース・ド
レイン領域が形成されたポリシリコン膜2によって活性
層2aが形成される。このとき、ゲート電極形成用のポ
リシリコン膜4にも不純物が注入され、その抵抗値が減
少することにより、この不純物が注入されたポリシリコ
ン膜4によってゲート電極4aが形成される。以下、周
知の方法により、層間絶縁膜、コンタクトホールおよび
ソース・ドレイン電極を形成すると、薄膜トランジスタ
が製造される。
Next, when both silicon oxide films 5a and 3a are simultaneously etched, as shown in FIG. 5, the gate is formed only between the polysilicon film 2 for forming the active layer and the polysilicon film 4 for forming the gate electrode. The silicon oxide film 3a for forming the oxide film remains, and the remaining silicon oxide film 3a forms the gate oxide film 3b. In this case, the presence of the silicon oxide film 5a for preventing side etching prevents side etching of the gate oxide film 3b. Next, as shown in FIG. 6, impurities are injected and diffused by the ion implantation device using the polysilicon film 4 for forming the gate electrode as a mask, and the active layer forming films on both sides of the polysilicon film 4 for forming the gate electrode are formed. The source / drain regions are formed in the polysilicon film 2 and the active layer 2a is formed by the polysilicon film 2 in which the source / drain regions are formed. At this time, the impurity is also implanted into the polysilicon film 4 for forming the gate electrode, and the resistance value thereof is reduced, so that the gate electrode 4a is formed by the polysilicon film 4 into which the impurity is implanted. Hereinafter, a thin film transistor is manufactured by forming an interlayer insulating film, contact holes, and source / drain electrodes by a known method.

【0010】このようにして製造された薄膜トランジス
タでは、ゲート酸化膜3bを形成するための単結晶シリ
コン膜3を比較的薄く形成しても良好な膜質とすること
ができるので、この単結晶シリコン膜3を熱酸化してな
るゲート酸化膜3bの絶縁耐圧を高くすることができ、
また再現性もよくすることができ、さらに生産性が低下
しないようにすることができる。また、サイドエッチン
グ防止用の酸化シリコン膜5aの存在により、ゲート酸
化膜3bのサイドエッチングを防止することができるの
で、絶縁耐圧の劣化を防止することができる。
In the thin film transistor thus manufactured, the single crystal silicon film 3 for forming the gate oxide film 3b can have a good quality even if it is formed relatively thin. 3, the gate oxide film 3b formed by thermal oxidation of 3 can be increased in withstand voltage,
In addition, reproducibility can be improved, and productivity can be prevented from lowering. In addition, the presence of the silicon oxide film 5a for preventing side etching can prevent side etching of the gate oxide film 3b, so that the breakdown voltage can be prevented from deteriorating.

【0011】なお、上記実施例では、ゲート酸化膜3b
上にゲート電極4aを形成した薄膜トランジスタに適用
した場合について説明したが、これに限らず、例えばメ
モリトランジスタにも適用することができる。この場
合、例えば図2に示す状態において、ゲート酸化膜形成
用の単結晶シリコン膜3上にトンネル酸化膜形成用の単
結晶シリコン膜、窒化シリコン膜およびゲート電極形成
用のポリシリコン膜を形成し、これらをパターンニング
した後、全表面にサイドエッチング防止用の酸化シリコ
ン膜形成用の単結晶シリコン膜を形成して熱酸化した後
パターンニングし、次いで両単結晶シリコン膜を熱酸化
してなる両酸化シリコン膜を同時にエッチングした後不
純物を注入するようにすればよい。このような構造のメ
モリトランジスタでは、耐久性および信頼性を高くする
ことができる。
In the above embodiment, the gate oxide film 3b is used.
The case where the invention is applied to the thin film transistor having the gate electrode 4a formed thereon has been described, but the invention is not limited to this, and the invention can be applied to, for example, a memory transistor. In this case, for example, in the state shown in FIG. 2, a single crystal silicon film for forming a tunnel oxide film, a silicon nitride film, and a polysilicon film for forming a gate electrode are formed on the single crystal silicon film 3 for forming a gate oxide film. After patterning these, a single crystal silicon film for forming a silicon oxide film for preventing side etching is formed on the entire surface, thermally oxidized, and then patterned, and then both single crystal silicon films are thermally oxidized. Impurities may be implanted after simultaneously etching both silicon oxide films. The memory transistor having such a structure can have high durability and reliability.

【0012】[0012]

【発明の効果】以上説明したように、この発明によれ
ば、ゲート酸化膜を形成するための単結晶シリコン膜を
比較的薄く形成しても良好な膜質とすることができるの
で、この単結晶シリコン膜を熱酸化してなるゲート酸化
膜の絶縁耐圧を高くすることができ、また再現性もよく
することができ、さらに生産性が低下しないようにする
ことができる。
As described above, according to the present invention, even if the single crystal silicon film for forming the gate oxide film is formed to be relatively thin, good film quality can be obtained. The withstand voltage of the gate oxide film formed by thermally oxidizing the silicon film can be increased, reproducibility can be improved, and productivity can be prevented from lowering.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例における薄膜トランジスタ
の製造に際し、絶縁基板上に活性層形成用のポリシリコ
ン膜およびゲート酸化膜形成用の単結晶シリコン膜を形
成した状態の断面図。
FIG. 1 is a cross-sectional view showing a state in which a polysilicon film for forming an active layer and a single crystal silicon film for forming a gate oxide film are formed on an insulating substrate in manufacturing a thin film transistor according to an embodiment of the present invention.

【図2】同薄膜トランジスタの製造に際し、ゲート酸化
膜形成用の単結晶シリコン膜を熱酸化して酸化シリコン
膜とした後パターンニングした状態の断面図。
FIG. 2 is a cross-sectional view of a state in which a single crystal silicon film for forming a gate oxide film is thermally oxidized into a silicon oxide film and then patterned in manufacturing the same thin film transistor.

【図3】同薄膜トランジスタの製造に際し、ゲート電極
形成用のポリシリコン膜およびサイドエッチング防止用
の酸化シリコン膜形成用の単結晶シリコン膜を形成した
状態の断面図。
FIG. 3 is a cross-sectional view of a state in which a polysilicon film for forming a gate electrode and a single crystal silicon film for forming a silicon oxide film for preventing side etching are formed in manufacturing the same thin film transistor.

【図4】同薄膜トランジスタの製造に際し、サイドエッ
チング防止用の酸化シリコン膜形成用の単結晶シリコン
膜を熱酸化して酸化シリコン膜とした後パターンニング
した状態の断面図。
FIG. 4 is a cross-sectional view showing a state in which a single crystal silicon film for forming a silicon oxide film for preventing side etching is thermally oxidized into a silicon oxide film and then patterned in manufacturing the same thin film transistor.

【図5】同薄膜トランジスタの製造に際し、両酸化シリ
コン膜を同時にエッチングした状態の断面図。
FIG. 5 is a cross-sectional view showing a state in which both silicon oxide films are simultaneously etched in manufacturing the same thin film transistor.

【図6】同薄膜トランジスタの製造に際し、不純物を注
入した状態の断面図。
FIG. 6 is a cross-sectional view of a state in which impurities are implanted in manufacturing the same thin film transistor.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 活性層形成用のポリシリコン膜 2a 活性層 3 ゲート酸化膜形成用の単結晶シリコン膜 3a ゲート酸化膜形成用の酸化シリコン膜 3b ゲート酸化膜 4 ゲート電極形成用のポリシリコン膜 4a ゲート電極 5 サイドエッチング防止用の酸化シリコン膜形成用の
単結晶シリコン膜 5a サイドエッチング防止用の酸化シリコン膜
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Polysilicon film for forming active layer 2a Active layer 3 Single crystal silicon film for forming gate oxide film 3a Silicon oxide film for forming gate oxide film 3b Gate oxide film 4 Polysilicon film for forming gate electrode 4a Gate electrode 5 Single-crystal silicon film for forming silicon oxide film for preventing side etching 5a Silicon oxide film for preventing side etching

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ポリシリコンを活性層とする薄膜トラン
ジスタにおいて、単結晶シリコンを熱酸化してなるゲー
ト酸化膜を備えていることを特徴とする薄膜トランジス
タ。
1. A thin film transistor having polysilicon as an active layer, comprising a gate oxide film formed by thermally oxidizing single crystal silicon.
【請求項2】 ポリシリコンからなるゲート電極を備え
ていることを特徴とする請求項1記載の薄膜トランジス
タ。
2. The thin film transistor according to claim 1, further comprising a gate electrode made of polysilicon.
【請求項3】 前記ゲート酸化膜は前記ゲート電極に対
応する領域のみに形成されていることを特徴とする請求
項2記載の薄膜トランジスタ。
3. The thin film transistor according to claim 2, wherein the gate oxide film is formed only in a region corresponding to the gate electrode.
【請求項4】 活性層を形成するためのポリシリコン膜
の表面にゲート酸化膜を形成するための単結晶シリコン
膜を形成し、該単結晶シリコン膜を熱酸化して酸化シリ
コン膜とし、該酸化シリコン膜によってゲート酸化膜を
形成することを特徴とする薄膜トランジスタの製造方
法。
4. A single crystal silicon film for forming a gate oxide film is formed on the surface of a polysilicon film for forming an active layer, and the single crystal silicon film is thermally oxidized to form a silicon oxide film. A method of manufacturing a thin film transistor, characterized in that a gate oxide film is formed of a silicon oxide film.
【請求項5】 前記ゲート酸化膜形成用の単結晶シリコ
ン膜を熱酸化してなる前記酸化シリコン膜の上面中央部
にゲート電極を形成するためのポリシリコン膜を形成
し、これらの表面にサイドエッチング防止用の酸化シリ
コン膜を形成するための単結晶シリコン膜を形成し、該
単結晶シリコン膜を熱酸化して酸化シリコン膜とし、前
記両酸化シリコン膜を同時にエッチングすることによ
り、前記両ポリシリコン膜の間にのみ前記ゲート酸化膜
を形成することを特徴とする請求項4記載の薄膜トラン
ジスタの製造方法。
5. A polysilicon film for forming a gate electrode is formed at the center of the upper surface of the silicon oxide film formed by thermally oxidizing the single crystal silicon film for forming the gate oxide film, and a side surface is formed on these surfaces. A single crystal silicon film for forming a silicon oxide film for preventing etching is formed, the single crystal silicon film is thermally oxidized to form a silicon oxide film, and the both silicon oxide films are simultaneously etched to thereby remove the poly silicon film. 5. The method of manufacturing a thin film transistor according to claim 4, wherein the gate oxide film is formed only between silicon films.
JP9007492A 1992-03-17 1992-03-17 Thin-film transistor and its manufacture Pending JPH05267664A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9007492A JPH05267664A (en) 1992-03-17 1992-03-17 Thin-film transistor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9007492A JPH05267664A (en) 1992-03-17 1992-03-17 Thin-film transistor and its manufacture

Publications (1)

Publication Number Publication Date
JPH05267664A true JPH05267664A (en) 1993-10-15

Family

ID=13988382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9007492A Pending JPH05267664A (en) 1992-03-17 1992-03-17 Thin-film transistor and its manufacture

Country Status (1)

Country Link
JP (1) JPH05267664A (en)

Similar Documents

Publication Publication Date Title
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
US5093700A (en) Single gate structure with oxide layer therein
JPH10163501A (en) Insulating gate type transistor
JP3173114B2 (en) Thin film transistor
JPH05267664A (en) Thin-film transistor and its manufacture
JPH06260644A (en) Manufacture of semiconductor device
JP2671607B2 (en) Semiconductor device and manufacturing method thereof
JPH07122737A (en) Semiconductor device and its manufacture
JPH039572A (en) Manufacture of semiconductor device
KR0163934B1 (en) Oxide gate insulating layer of polycrystalline silicon and method of manufacturing thereof, polycrystalline silicon thin transister using the same
JP3082288B2 (en) Thin film memory transistor and method of manufacturing the same
KR970011502B1 (en) Thin film transistor manufacturing method
JPH05136416A (en) Thin-film transistor utilizing plasma oxidation and method thereof
JP2536423B2 (en) Method for manufacturing semiconductor device
JPH0669503A (en) Thin-film transistor and its manufacture
JPH0296377A (en) Manufacture of semiconductor device
JP3208816B2 (en) Method for manufacturing thin film transistor
JPH06338611A (en) Thin-film transistor and manufacture thereof
KR19980058438A (en) Silicide Formation Method of Semiconductor Device
JPH01200672A (en) Coplanar transistor and manufacture thereof
JPS61154177A (en) Manufacture of semiconductor device
EP0434383B1 (en) Semiconductor device gate structure with oxide layer therein
JPS6181665A (en) Formation of semiconductor region
JP2838932B2 (en) Field effect type semiconductor device
KR0172041B1 (en) Method of manufacturing transistor of semiconductor device