JPH05267541A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05267541A
JPH05267541A JP9194592A JP9194592A JPH05267541A JP H05267541 A JPH05267541 A JP H05267541A JP 9194592 A JP9194592 A JP 9194592A JP 9194592 A JP9194592 A JP 9194592A JP H05267541 A JPH05267541 A JP H05267541A
Authority
JP
Japan
Prior art keywords
leads
lead
package
row
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9194592A
Other languages
Japanese (ja)
Inventor
Hiroshi Kiyotera
広志 清寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP9194592A priority Critical patent/JPH05267541A/en
Publication of JPH05267541A publication Critical patent/JPH05267541A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

PURPOSE:To miniaturize a package, reduce the rate of defective contact between bonding wires for interconnecting a lead and a semiconductor device. CONSTITUTION:A lead 11 is disposed up and down in a zigzag manner, and a distance between lower stage inner leads 13IN is more narrowed than the width of an upper stage inner lead 12IN. Further, the end position of the lower stage inner lead 13IN is located on a die pad 9 side more closely to the die pad 9 than the end position of the upper stage inner lead 12IN is.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、半導体装置に係り、特
には、半導体素子と電気的に接続される複数本のリード
の構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a structure of a plurality of leads electrically connected to a semiconductor element.

【０００２】[0002]

【従来の技術】半導体装置の高集積化，多機能化が目ま
ぐるしく進行し、半導体装置のリードの本数が増加する
傾向にある中で、半導体装置を実装する基板の縮小化に
伴い、半導体装置パッケージの小型化が要望されてい
る。基本的には、各リードの配列間隔の縮小，リード幅
の縮小等が行われるが、これらの縮小化は精度，リード
の強度と共に今や限界に達している。そこで、リードの
構造を変えてパッケージの小型化を図る手法が種々提案
されている。そのような一例（特開平２−26059)を図５
に示す。2. Description of the Related Art As semiconductor devices are highly integrated and multifunctional, and the number of leads of the semiconductor device tends to increase, the semiconductor device package becomes smaller as the substrate on which the semiconductor device is mounted shrinks. There is a demand for downsizing. Basically, the arrangement interval of each lead is reduced, the lead width is reduced, etc., but these reductions have reached their limits together with accuracy and lead strength. Therefore, various methods have been proposed for changing the lead structure to reduce the package size. Such an example (Japanese Patent Laid-Open No. 26059/1990) is shown in FIG.
Shown in.

【０００３】複数本のリード１を上下に配列し、下段列
のリード１ａと上段列のリード１ｂとを重ね合わせ、こ
れらを図中ハッチングで示しているエポキシ樹脂等の電
気絶縁性接着剤２で固着して二段型構造としている。パ
ッケージ３内における下段列のリード１ａの端部は、上
段列のリード１ｂの端部よりもダイパッド６側に位置し
ており、各リード１ａ，１ｂの端部とダイパッド６上の
半導体素子４とがワイヤ５ａ，５ｂで接続される。上下
二段にリード１を配列しているので、同一面内にリード
１を配列するものに比べ、リード配列方向Ｘのサイズを
約２分の１程度に縮小化できる。A plurality of leads 1 are arranged vertically, and the lower row of leads 1a and the upper row of leads 1b are overlapped with each other, and these are joined by an electrically insulating adhesive 2 such as an epoxy resin shown by hatching in the figure. It is fixed and has a two-stage structure. The ends of the leads 1a in the lower row in the package 3 are located closer to the die pad 6 side than the ends of the leads 1b in the upper row, and the ends of the leads 1a and 1b and the semiconductor element 4 on the die pad 6 are Are connected by wires 5a and 5b. Since the leads 1 are arranged in the upper and lower two stages, the size in the lead arrangement direction X can be reduced to about half as compared with the case where the leads 1 are arranged in the same plane.

【０００４】また、特開昭60−107848号公報では、パッ
ケージの内外にあってリードを千鳥状に二段に配列する
ことにより、パッケージの小型化を図ったものが提案さ
れている。Further, Japanese Unexamined Patent Publication No. 60-107848 proposes a package miniaturized by arranging the leads inside and outside the package in a zigzag pattern in two stages.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、特開平
２−26059 のパッケージによれば、(1) 下段列のリード
１ａと上段列のリード１ｂとが重ね合わせになっている
ため、各ワイヤ５ａ，５ｂが略同一の垂直平面内に配線
されることと、(2) 上記の各ワイヤ５ａ，５ｂが、例え
ばエポキシ樹脂等を硬化させて形成されるパッケージ３
の硬化時の収縮力をうけても断線しないように、ある程
度のたわみを有する状態でボンディングされることを総
合すると、ワイヤボンディング時や、パッケージ剤とし
てのエポキシ樹脂等の流入時に、上方のワイヤ５ｂが垂
れて下方のワイヤ５ａと接触する可能性が極めて高く、
ショート不良率の増加、これに伴う生産性の低下を招
く。However, according to the package of Japanese Unexamined Patent Publication No. 2-26059, (1) since the lower row lead 1a and the upper row lead 1b are superposed, each wire 5a, 5b are laid in substantially the same vertical plane, and (2) each of the wires 5a and 5b is a package 3 formed by curing epoxy resin or the like.
When bonding is performed with a certain degree of bending so as not to be broken even if it receives a contracting force at the time of curing, the upper wire 5b can be used at the time of wire bonding or when an epoxy resin or the like as a packaging agent flows in. It is very likely that the wire will hang down and contact the wire 5a below,
This causes an increase in the short-circuit defect rate and a consequent decrease in productivity.

【０００６】このように、パッケージを小型化しようと
してリードの構造を、平面配列から上下二段の配列構造
に変えると、各リードと半導体素子とを接続するワイヤ
ボンディングが複雑化し、ワイヤ同士の接触等の問題が
起こる。As described above, when the structure of the leads is changed from the planar arrangement to the upper and lower two-stage arrangement structure in order to miniaturize the package, wire bonding for connecting the leads and the semiconductor element becomes complicated, and the wires come into contact with each other. Problems such as occur.

【０００７】特開昭60−107848のパッケージによれば、
内部リードの先端部はダイパッド周辺に同一平面上に配
置されるので、各内部リード間の絶縁性を確保するため
にリード間隔を余り狭くできないことや、リード先端部
へワイヤボンディングを容易を行うために、内部リード
先端幅をある程度確保する必要性から、ダイパッド周辺
に配置される内部リードの数が制限されるという問題点
がある。According to the package of JP-A-60-107848,
Since the tips of the internal leads are arranged on the same plane around the die pad, the lead spacing cannot be made too narrow in order to ensure insulation between the internal leads, and in order to facilitate wire bonding to the lead tips. In addition, there is a problem that the number of internal leads arranged around the die pad is limited because it is necessary to secure the width of the tip of the internal leads to some extent.

【０００８】本発明は、このような事情に鑑みてなされ
たものであって、パッケージの小型化を図るとともに、
小型化に伴って過密に配列されるリードと、半導体素子
とを接続するボンディングワイヤ同士の接触不良率を低
くすること、およびワイヤボンディングを容易にするこ
とができる半導体装置を提供することを目的としてい
る。The present invention has been made in view of the above circumstances, and aims to reduce the size of a package and
An object of the present invention is to provide a semiconductor device that can reduce the contact failure rate between the bonding wires that connect the semiconductor elements and the leads that are densely arranged with miniaturization and that facilitates wire bonding. There is.

【０００９】[0009]

【課題を解決するための手段】本発明は、上記目的を達
成するために次のような構成をとる。すなわち、本発明
は、半導体素子を封入したパッケージと、このパッケー
ジの内部から外部にわたって延在する複数本のリードと
を有する半導体装置において、(a) 前記複数本のリード
を千鳥状に上下に配列し、(b) 前記パッケージ内端部の
下段列のリードの配列間隔を上段列のリード幅よりも狭
くし、(c) 前記パッケージ内部における下段列のリード
端を上段列のリード端よりもダイパッド側に位置させて
あることを特徴とする。The present invention has the following constitution in order to achieve the above object. That is, the present invention is a semiconductor device having a package encapsulating a semiconductor element and a plurality of leads extending from the inside to the outside of the package, in which (a) the plurality of leads are arranged in a zigzag pattern vertically. And (b) the arrangement interval of the leads of the lower row of the inner end of the package is narrower than the lead width of the upper row, and (c) the lead end of the lower row inside the package is die pad less than the lead end of the upper row. It is characterized by being located on the side.

【００１０】[0010]

【作用】本発明の構成による作用は、次のとおりであ
る。 (a) 複数本のリードを千鳥状に上下に配列してあること
と、(b) パッケージ内端部における下段列のリードの配
列間隔を上段列のリード幅よりも狭くしてあることか
ら、リードはパッケージ内において高密度に配置され、
パッケージは小型になる。これに加えて、 (a) 上段列のリードと下段列のリードとが千鳥状に配列
されていることから、半導体素子と各段のリードとを接
続するボンディングワイヤが同一の垂直面内に配線され
ることはなく、ワイヤボンディング時やパッケージ剤の
流入過程において上方に位置するワイヤが垂れ下がった
としても、下方のワイヤと接触する可能性は極めて低く
なる。 (b) パッケージ内端部における下段列のリードの配列間
隔Ｐを上段列のリード幅Ｗよりも狭くしてある（Ｗ＞Ｐ
である）から、ワイヤボンディングの際に上段列のリー
ドが下段列のリード上に支えられた状態になるので、上
段列のリードへのワイヤボンディングが容易になる。し
かし、Ｗ＞Ｐであると、逆に下段列のリードへのワイヤ
ボンディングが困難になる可能性がある。そこで、 (c) パッケージ内部における下段列のリード端を上段列
のリード端よりもダイパッド側に位置させて、平面視で
千鳥状になるように交互に上下段のリード端部を配列す
ることで、下段列のリード端部へのワイヤボンディング
も容易になる。The function of the present invention is as follows. (a) Since multiple leads are arranged in a zigzag pattern in the vertical direction, and (b) the arrangement interval of the leads in the lower row at the inner end of the package is made narrower than the lead width in the upper row, The leads are densely arranged in the package,
The package becomes smaller. In addition to this, (a) The upper row of leads and the lower row of leads are arranged in a staggered manner, so that the bonding wires connecting the semiconductor element and the leads of each row are arranged in the same vertical plane. Even if the wire positioned above hangs down during wire bonding or during the inflow process of the packaging material, the possibility of contact with the wire below will be extremely low. (b) The array pitch P of the lower row leads at the inner end of the package is made narrower than the lead width W of the upper row (W> P
Therefore, since the leads in the upper row are supported on the leads in the lower row during wire bonding, wire bonding to the leads in the upper row is facilitated. However, if W> P, it may be difficult to wire-bond the leads on the lower row. Therefore, (c) by arranging the lead ends of the lower row inside the package closer to the die pad than the lead ends of the upper row, and arranging the lead ends of the upper and lower rows alternately in a zigzag shape in plan view. Also, wire bonding to the lead ends in the lower row can be facilitated.

【００１１】[0011]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１はパッケージの一部平面図，図２はその側
面図である。ダイパッド９上にダイボンディングされた
半導体素子10を例えばエポキシ樹脂等で封止するパッケ
ージ３の内部から外部にわたって多数本のリード11が延
在している。リード11はパッケージ３の側面に沿って千
鳥状に上下に配列された二段構造になっている。なお、
図１では、パッケージ３の１側面から導出されるリード
11のみを示しているが、リード11はパッケージ３の周囲
の４側面、あるいは対向する２側面から導出されてい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a partial plan view of the package, and FIG. 2 is a side view thereof. A large number of leads 11 extend from the inside to the outside of the package 3 that seals the semiconductor element 10 die-bonded on the die pad 9 with, for example, an epoxy resin. The leads 11 have a two-step structure in which the leads 11 are vertically arranged in a staggered pattern along the side surface of the package 3. In addition,
In FIG. 1, the leads drawn from one side of the package 3
Although only 11 is shown, the leads 11 are led out from four side surfaces around the package 3 or two opposite side surfaces.

【００１２】上段列のリード12と、下段列のリード13の
うち、パッケージ３の外部に延出しているリード部（以
下ではそれぞれを上段アウターリード12OUT ，下段アウ
ターリード13OUT と記載する）は互いに重なり合わない
ように、微小な間隔をおいて配列されている。上段アウ
ターリード12OUT 、および下段アウターリード13OUTは
途中で階段状に一段折れ曲がり、先端部下面はパッケー
ジ３の下面と略同一面、あるいはパッケージ下面よりも
若干下方に位置するようになっている。また、上段アウ
ターリード12OUT は下段アウターリード13OUT よりも外
方に長く延びており、各リードの先端部は平面視で千鳥
状になっている。Of the leads 12 in the upper row and the leads 13 in the lower row, the lead portions extending to the outside of the package 3 (hereinafter referred to as the upper outer lead 12 OUT and the lower outer lead 13 OUT , respectively) They are arranged at a minute interval so that they do not overlap each other. The upper outer lead 12 OUT and the lower outer lead 13 OUT are bent in a stepwise manner in the middle, and the lower surface of the tip end portion is substantially flush with the lower surface of the package 3 or slightly below the lower surface of the package. The upper outer leads 12 OUT extend longer than the lower outer leads 13 OUT , and the tips of the leads are staggered in plan view.

【００１３】上段列のリード12と、下段列のリード13の
うち、パッケージ３の内部に収納されているリード部
（以下ではそれぞれを上段インナーリード12IN ,下段イ
ンナーリード13INと記載する）は、その端部において交
互に重なり合うように配列されている。図３に示すよう
に、下段インナーリード13INの配列間隔Ｐは、上段イン
ナーリード12INのリード幅Ｗよりも狭くなっており、Ｗ
＞Ｐである。また、下段インナーリード13INの端部位置
Ａは、上段インナーリード12INの端部位置Ｂよりも内方
（ダイパッド９側）にあり、各リードの端部は平面視で
千鳥状になっている。Of the leads 12 in the upper row and the leads 13 in the lower row, the lead portions housed inside the package 3 (hereinafter referred to as the upper inner lead 12 IN and the lower inner lead 13 IN , respectively) , Are arranged so as to alternately overlap at their ends. As shown in FIG. 3, the arrangement interval P of the lower inner leads 13 IN is smaller than the lead width W of the upper inner leads 12 IN.
> P. Further, the end position A of the lower inner lead 13 IN is located more inward (the die pad 9 side) than the end position B of the upper inner lead 12 IN , and the ends of the respective leads are staggered in plan view. There is.

【００１４】上記のようなリード構造を有するパッケー
ジは次のような作用を及ぼす。 (1) リード11をパッケージ３の内外において千鳥状に上
下に配列し、さらに、下段インナーリード13INの配列間
隔Ｐを上段インナーリード12INのリード幅Ｗよりも狭く
してあるから、リード11はダイパッド９の周辺で高密度
に配置される。The package having the lead structure as described above has the following effects. (1) The leads 11 are arranged in a staggered pattern inside and outside the package 3, and the arrangement interval P of the lower inner leads 13 IN is made narrower than the lead width W of the upper inner leads 12 IN. Are densely arranged around the die pad 9.

【００１５】(2) 上段インナーリード12INと、下段イン
ナーリード13INとが千鳥状に配列されているので、図４
の断面図に示すように、各リードと半導体素子10とを接
続するワイヤ14UPと14UNとは互いに位置が異なった垂直
平面内に配線される。したがって、ワイヤボンディング
時や、パッケージ剤としてのエポキシ樹脂等の注入時
に、上方に位置するワイヤ14UPが垂れ下がっても、下方
に位置するワイヤ14UNに接触する可能性は殆ど無くな
る。(2) Since the upper inner leads 12 IN and the lower inner leads 13 IN are arranged in a zigzag pattern,
As shown in the sectional view of FIG. 1, the wires 14 UP and 14 UN connecting the leads and the semiconductor element 10 are wired in vertical planes whose positions are different from each other. Therefore, even if the wire 14 UP located above hangs down during wire bonding or when an epoxy resin or the like as a packaging material is injected, there is almost no possibility of contacting the wire 14 UN located below.

【００１６】(3) 上段インナーリード12INの端部におけ
るリード幅Ｗは、下段インナーリード13INの端部におけ
るリードピッチＰよりも幅広であり、また、上段インナ
ーリード12INの端部と下段インナーリード13INの端部と
は平面視で千鳥状に配列されているから、リード11が過
密であっても、上下段のインナーリード12IN，13INの端
部面積を充分大きく確保することでき、また、ワイヤボ
ンディングの際に押え板によってインナーリード12IN，
13INを上から押え込むと、上段インナーリード12INは下
段インナーリード13INの上で安定して支えられるので、
ワイヤボンディングが容易になる。[0016] (3) lead width W at the end of the upper inner leads 12 IN is wider in than the lead pitch P at the end of the lower inner leads 13 IN, also, the ends of the upper inner leads 12 IN and the lower Since the ends of the inner leads 13 IN are arranged in a zigzag pattern in a plan view, even if the leads 11 are overcrowded, ensure that the end areas of the upper and lower inner leads 12 IN , 13 IN are sufficiently large. In addition, the inner lead 12 IN ,
When 13 IN is pressed down from above, the upper inner lead 12 IN can be stably supported on the lower inner lead 13 IN .
Wire bonding becomes easy.

【００１７】[0017]

【発明の効果】以上の説明から明らかなように、本発明
の半導体装置は、リードを千鳥状に上下に配列し、パッ
ケージ内端部の下段列のリードの配列間隔を上段列のリ
ード幅よりも狭くし、パッケージ内部における下段列の
リード端を上段列のリード端よりもダイパッド側に位置
させるようなリード構造を有するので、リードを高密度
にパッケージ内に収納してパッケージを小型化すること
ができ、また、各リードと半導体素子とを接続するワイ
ヤ同士の接触を避けてショート不良の発生率を低下で
き、しかもワイヤボンディングを容易にすることができ
る。As is apparent from the above description, in the semiconductor device of the present invention, the leads are arranged in a zigzag pattern in the vertical direction, and the arrangement interval of the leads in the lower row of the package inner end is set to be smaller than the lead width of the upper row. Has a lead structure in which the lead ends of the lower row in the package are located closer to the die pad than the lead ends of the upper row. In addition, it is possible to avoid the contact between the wires connecting the leads and the semiconductor element, thereby reducing the occurrence rate of short-circuit defects and facilitating the wire bonding.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例に係るパッケージの一部平面
図である。FIG. 1 is a partial plan view of a package according to an embodiment of the present invention.

【図２】その側面図である。FIG. 2 is a side view thereof.

【図３】パッケージのインナーリードの一部拡大斜視図
である。FIG. 3 is a partially enlarged perspective view of an inner lead of a package.

【図４】パッケージの一部断面図である。FIG. 4 is a partial cross-sectional view of a package.

【図５】従来の半導体装置を示す斜視図である。FIG. 5 is a perspective view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

３・・・パッケージ ９・・・ダイパッド 10・・・半導体素子 11・・・リード 12・・・上段列のリード 12IN・・・上段インナーリード 12OUT ・・・上段アウターリード 13・・・下段列のリード 13IN・・・下段インナーリード 13OUT ・・・下段アウターリード3 ... Package 9 ... Die pad 10 ... Semiconductor element 11 ... Lead 12 ... Upper row lead 12 IN ... Upper row inner lead 12 OUT ... Upper row outer lead 13 ... Lower row Row lead 13 IN・ ・ ・ Lower inner lead 13 OUT・ ・ ・ Lower outer lead

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 半導体素子を封入したパッケージと、こ
のパッケージの内部から外部にわたって延在する複数本
のリードとを有する半導体装置において、 前記複数本のリードを千鳥状に上下に配列し、 前記パッケージ内端部の下段列のリードの配列間隔を上
段列のリード幅よりも狭くし、 前記パッケージ内部における下段列のリード端を上段列
のリード端よりもダイパッド側に位置させてあることを
特徴とする半導体装置。1. A semiconductor device having a package encapsulating a semiconductor element and a plurality of leads extending from the inside to the outside of the package, wherein the plurality of leads are arranged in a staggered pattern in the vertical direction. The arrangement interval of the leads of the lower row of the inner end portion is made narrower than the lead width of the upper row, and the lead ends of the lower row inside the package are located closer to the die pad than the lead ends of the upper row. Semiconductor device.
JP9194592A 1992-03-17 1992-03-17 Semiconductor device Pending JPH05267541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9194592A JPH05267541A (en) 1992-03-17 1992-03-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9194592A JPH05267541A (en) 1992-03-17 1992-03-17 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05267541A true JPH05267541A (en) 1993-10-15

Family

ID=14040731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9194592A Pending JPH05267541A (en) 1992-03-17 1992-03-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05267541A (en)

Similar Documents

Publication Publication Date Title
US5543658A (en) Method of manufacturing resin-sealed semiconductor device, lead frame used in this method for mounting plurality of semiconductor elements, and resin-sealed semiconductor device
US6229205B1 (en) Semiconductor device package having twice-bent tie bar and small die pad
US5757082A (en) Semiconductor chips, devices incorporating same and method of making same
US20060099740A1 (en) High density direct connect loc assembly
JPH06252328A (en) Lead frame for mounting semiconductor element
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
JPH10223698A (en) Tape-bga type semiconductor
KR100287243B1 (en) Semiconductor device having loc structure and manufacturing method therefor
JPH06302638A (en) Semiconductor device
JPH06188352A (en) Resin-sealed semiconductor device
JPH05267541A (en) Semiconductor device
JPS5927558A (en) Lead frame for semiconductor device
JPH0770553B2 (en) Method for manufacturing semiconductor integrated circuit device
JP2747260B2 (en) Ceramic composite lead frame and semiconductor device using the same
JPH1050750A (en) Semiconductor device and manufacture thereof
KR200163131Y1 (en) structure of semiconductor
KR0128247Y1 (en) Lead frame
JP2004363224A (en) Connection structure of semiconductor chip
JPH02211643A (en) Semiconductor device
JP3887620B2 (en) Semiconductor element and semiconductor device
JPH0750314A (en) Semiconductor device and its wire bonding method
JPH0322448A (en) Lead frame for tab type semiconductor device
JPS621239A (en) Semiconductor device
KR0136823Y1 (en) Lead frame and semiconductor package
JPH0290635A (en) Lead frame of resin sealed semiconductor device