JPH05265749A - レジスタファイル回路 - Google Patents
レジスタファイル回路Info
- Publication number
- JPH05265749A JPH05265749A JP6048392A JP6048392A JPH05265749A JP H05265749 A JPH05265749 A JP H05265749A JP 6048392 A JP6048392 A JP 6048392A JP 6048392 A JP6048392 A JP 6048392A JP H05265749 A JPH05265749 A JP H05265749A
- Authority
- JP
- Japan
- Prior art keywords
- register file
- file
- register
- words
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 機能上、書込ポートを複数必要とするレジス
タファイル回路において、レジスタファイル回路を実現
するハードウェア規模を小さくする。 【構成】 レジスタファイル回路は、機能上、必要なワ
ード数を有するが、機能上必要な数に満たない書込ポー
トを有するレジスタファイル１０１と、不足する数の書
込ポートを有し、レジスタファイル１０１のワードアド
レスとその更新データを対で保持することができるレジ
スタファイル１０２を有する。
タファイル回路において、レジスタファイル回路を実現
するハードウェア規模を小さくする。 【構成】 レジスタファイル回路は、機能上、必要なワ
ード数を有するが、機能上必要な数に満たない書込ポー
トを有するレジスタファイル１０１と、不足する数の書
込ポートを有し、レジスタファイル１０１のワードアド
レスとその更新データを対で保持することができるレジ
スタファイル１０２を有する。
Description
【０００１】
【産業上の利用分野】本発明は演算処理装置のレジスタ
ファイル回路に関し、特に複数個の読出・書込ポートを
備えるレジスタファイル回路に関する。
ファイル回路に関し、特に複数個の読出・書込ポートを
備えるレジスタファイル回路に関する。
【０００２】
【従来の技術】図２はレジスタファイル回路の従来例を
示すブロック図である。
示すブロック図である。
【０００３】レジスタファイル２０１から読出されたデ
ータは各々、入力データレジスタ２０４，２０５へ格納
される。入力データは演算器２０２，２０３へ格納さ
れ、演算結果は、それぞれ出力データレジスタ２０６，
２０７へ格納され、その内容がレジスタファイル２０１
へ書込まれる。
ータは各々、入力データレジスタ２０４，２０５へ格納
される。入力データは演算器２０２，２０３へ格納さ
れ、演算結果は、それぞれ出力データレジスタ２０６，
２０７へ格納され、その内容がレジスタファイル２０１
へ書込まれる。
【０００４】２つの３オペランド演算器２０２，２０３
を並列に動作させるためにレジスタファイル２０１は、
読出ポートを４個、書込ポートを２個備えている。
を並列に動作させるためにレジスタファイル２０１は、
読出ポートを４個、書込ポートを２個備えている。
【０００５】
【発明が解決しようとする課題】上述した従来のレジス
タファイル回路では、書込ポートが複数必要な場合、レ
ジスタセルへの書込回路が複雑になり、機能上レジスタ
のワード数が多く必要な場合、レジスタファイルのハー
ドウェア規模が大きくなるという欠点があった。
タファイル回路では、書込ポートが複数必要な場合、レ
ジスタセルへの書込回路が複雑になり、機能上レジスタ
のワード数が多く必要な場合、レジスタファイルのハー
ドウェア規模が大きくなるという欠点があった。
【０００６】本発明の目的は、機能上、レジスタのワー
ド数が多く必要な場合でも、レジスタファイルのハード
ウェア規模を大きくする必要がないレジスタファイル回
路を提供することである。
ド数が多く必要な場合でも、レジスタファイルのハード
ウェア規模を大きくする必要がないレジスタファイル回
路を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明のレジスタファイル回路は、複数の演算器
と、機能上必要とされる数よりは少ない数の書込ポート
と機能上必要な数の読出ポートとワード数を備え、複数
の演算器に対し、必要な数のオペランドデータを供給す
る第１のレジスタファイルと、機能上必要とされる数よ
りは少ない数のワード数と、機能上必要な数に、第１の
レジスタファイルが不足する数を加えた数の書込ポート
を備え、第１のレジスタファイルの任意のワードの内容
を保持することができ、複数の演算器に対し必要な数の
オペランドデータの供給する第２のレジスタファイル
と、第２のレジスタファイルに有効なデータが格納され
ている場合には、第１のレジスタファイルの内容に代え
て第２のレジスタファイルの内容を演算器に供給する供
給手段と、第２のレジスタファイルの空きワードが無く
なった場合には、第２のレジスタファイルの適当なワー
ドの内容を第１のレジスタファイルへ転送する転送手段
とを有する。
に、本発明のレジスタファイル回路は、複数の演算器
と、機能上必要とされる数よりは少ない数の書込ポート
と機能上必要な数の読出ポートとワード数を備え、複数
の演算器に対し、必要な数のオペランドデータを供給す
る第１のレジスタファイルと、機能上必要とされる数よ
りは少ない数のワード数と、機能上必要な数に、第１の
レジスタファイルが不足する数を加えた数の書込ポート
を備え、第１のレジスタファイルの任意のワードの内容
を保持することができ、複数の演算器に対し必要な数の
オペランドデータの供給する第２のレジスタファイル
と、第２のレジスタファイルに有効なデータが格納され
ている場合には、第１のレジスタファイルの内容に代え
て第２のレジスタファイルの内容を演算器に供給する供
給手段と、第２のレジスタファイルの空きワードが無く
なった場合には、第２のレジスタファイルの適当なワー
ドの内容を第１のレジスタファイルへ転送する転送手段
とを有する。
【０００８】
【作用】第１のレジスタファイルと第２のレジスタファ
イルとの組合せでレジスタファイル回路を実現するの
で、大きなワード数の複数書込ポートレジスタファイル
を用いることを避けて、ハードウェア全体の面積を小さ
くできる。
イルとの組合せでレジスタファイル回路を実現するの
で、大きなワード数の複数書込ポートレジスタファイル
を用いることを避けて、ハードウェア全体の面積を小さ
くできる。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の一実施例のレジスタファイ
ル回路のブロック図である。
ル回路のブロック図である。
【００１１】演算器１０３，１０４は２入力オペラン
ド、１出力オペランドの演算器である。レジスタファイ
ル１０１はレジスタファイル回路の機能上必要とされる
数のワード数と、１つの書込ポート、４つの読出ポート
を有する。レジスタファイル１０２はレジスタファイル
回路の機能上必要とされる数よりは少ない数のワード数
と、１つの書込ポートと、４つの読出ポートを有する。
入力データレジスタ１０５，１０６はレジスタファイル
１０１から読出されたデータを保持する。入力データセ
レクタ１０９は入力データレジスタ１０５に保持されて
いるデータまたはレジスタファイル１０２から読出され
たデータを選択し、演算器１０３に出力する。入力デー
タセレクタ１１０は入力データレジスタ１０６に保持さ
れているデータまたはレジスタファイル１０２から読出
されたデータを選択し、演算器１０４に出力する。出力
データレジスタ１０７，１０８はそれぞれ演算器１０
３，１０４の演算結果を保持する。出力データセレクタ
１１１は演算器１０３の演算結果または演算器１０４の
演算結果を選択し、レジスタファイル１０２に出力す
る。出力データセレクタ１１２は出力データレジスタ１
０７に保持されている演算結果または出力データレジス
タ１０８に保持されている演算結果を選択する。書込デ
ータセレクタ１１３は出力データセレクタ１１２で選択
されたデータまたはレジスタファイル１０２から読出さ
れたデータを選択し、レジスタファイル１０１に書込
む。
ド、１出力オペランドの演算器である。レジスタファイ
ル１０１はレジスタファイル回路の機能上必要とされる
数のワード数と、１つの書込ポート、４つの読出ポート
を有する。レジスタファイル１０２はレジスタファイル
回路の機能上必要とされる数よりは少ない数のワード数
と、１つの書込ポートと、４つの読出ポートを有する。
入力データレジスタ１０５，１０６はレジスタファイル
１０１から読出されたデータを保持する。入力データセ
レクタ１０９は入力データレジスタ１０５に保持されて
いるデータまたはレジスタファイル１０２から読出され
たデータを選択し、演算器１０３に出力する。入力デー
タセレクタ１１０は入力データレジスタ１０６に保持さ
れているデータまたはレジスタファイル１０２から読出
されたデータを選択し、演算器１０４に出力する。出力
データレジスタ１０７，１０８はそれぞれ演算器１０
３，１０４の演算結果を保持する。出力データセレクタ
１１１は演算器１０３の演算結果または演算器１０４の
演算結果を選択し、レジスタファイル１０２に出力す
る。出力データセレクタ１１２は出力データレジスタ１
０７に保持されている演算結果または出力データレジス
タ１０８に保持されている演算結果を選択する。書込デ
ータセレクタ１１３は出力データセレクタ１１２で選択
されたデータまたはレジスタファイル１０２から読出さ
れたデータを選択し、レジスタファイル１０１に書込
む。
【００１２】次に、本実施例の動作を説明する。最初に
レジスタファイル１０２には有効なデータが格納されて
いないものとする。演算操作で指定されるオペランドデ
ータは、演算器１０３側は、入力データレジスタ１０５
に格納され、演算器１０４側は、入力データレジスタ１
０６に格納される。
レジスタファイル１０２には有効なデータが格納されて
いないものとする。演算操作で指定されるオペランドデ
ータは、演算器１０３側は、入力データレジスタ１０５
に格納され、演算器１０４側は、入力データレジスタ１
０６に格納される。
【００１３】いま、レジスタファイル１０２には有効な
データが格納されていないため、入力データセレクタ１
０９，１１０は、各々入力データレジスタ１０５，１０
６に保持されているレジスタファイル１０１の内容を選
択する。演算器１０３，１０４の演算結果はそれぞれ出
力データレジスタ１０７，１０８に格納される。そして
２つの演算結果のうち一方が出力データセレクタ１１２
で選択され、レジスタファイル１０１へ書込みが行なわ
れる。レジスタファイル１０１へ書込が行なわれなかっ
た他方のデータは出力データセレクタ１１１で選択さ
れ、レジスタファイル１０２へ、レジスタファイル１０
１に書戻されるべきワードアドレスと共に格納される。
これら出力データセレクタ１１１，１１２の選択は、通
常固定されている。次のサイクルの演算でも先と同様
に、レジスタファイル１０１から入力オペランドの読出
しが行なわれる。ただし、レジスタファイル１０２に有
効なデータが保持されている、つまりレジスタファイル
１０１の内容が、以前の演算結果を反映していない場合
には、レジスタファイル１０２に保持されている内容の
うち該当するデータが読出され、入力データセレクタ１
０９または１１０により、演算器１０３または１０４の
入力として供給される。また、演算結果を書戻す際に、
レジスタファイル１０２に有効なデータが格納されてい
る場合には以下の様に制御が行なわれる。演算結果の一
方のワードがレジスタファイル１０２に有効なデータと
して格納されている場合には、それに該当する方をレジ
スタファイル１０２へ書込み、他の一方をレジスタファ
イル１０１へ書込むよう出力データセレクタ１１１，１
１２を制御する。演算結果の両方の内容がレジスタファ
イル１０２に有効なデータとして格納されている場合に
は、レジスタファイル１０１に書込んだワードについて
レジスタファイル１０２に保持している内容を無効にす
る。
データが格納されていないため、入力データセレクタ１
０９，１１０は、各々入力データレジスタ１０５，１０
６に保持されているレジスタファイル１０１の内容を選
択する。演算器１０３，１０４の演算結果はそれぞれ出
力データレジスタ１０７，１０８に格納される。そして
２つの演算結果のうち一方が出力データセレクタ１１２
で選択され、レジスタファイル１０１へ書込みが行なわ
れる。レジスタファイル１０１へ書込が行なわれなかっ
た他方のデータは出力データセレクタ１１１で選択さ
れ、レジスタファイル１０２へ、レジスタファイル１０
１に書戻されるべきワードアドレスと共に格納される。
これら出力データセレクタ１１１，１１２の選択は、通
常固定されている。次のサイクルの演算でも先と同様
に、レジスタファイル１０１から入力オペランドの読出
しが行なわれる。ただし、レジスタファイル１０２に有
効なデータが保持されている、つまりレジスタファイル
１０１の内容が、以前の演算結果を反映していない場合
には、レジスタファイル１０２に保持されている内容の
うち該当するデータが読出され、入力データセレクタ１
０９または１１０により、演算器１０３または１０４の
入力として供給される。また、演算結果を書戻す際に、
レジスタファイル１０２に有効なデータが格納されてい
る場合には以下の様に制御が行なわれる。演算結果の一
方のワードがレジスタファイル１０２に有効なデータと
して格納されている場合には、それに該当する方をレジ
スタファイル１０２へ書込み、他の一方をレジスタファ
イル１０１へ書込むよう出力データセレクタ１１１，１
１２を制御する。演算結果の両方の内容がレジスタファ
イル１０２に有効なデータとして格納されている場合に
は、レジスタファイル１０１に書込んだワードについて
レジスタファイル１０２に保持している内容を無効にす
る。
【００１４】また、演算結果の全てがレジスタファイル
１０２に該当するワードが存在しない場合、一方をレジ
スタファイル１０１、一方をレジスタファイル１０２に
書込む。この時レジスタファイル１０２は構成ワード数
がレジスタファイル１０１より少ないためデータを格納
する空エントリが無い場合がある。この場合には、演算
サイクルを停止し、適当なアルゴリズムで選択されたエ
ントリの内容をレジスタファイル１０２から読出し、書
込データセレクタ１１３で切換えて、レジスタファイル
１０１へ書込を行ない、レジスタファイル１０２の該当
エントリを無効化する。
１０２に該当するワードが存在しない場合、一方をレジ
スタファイル１０１、一方をレジスタファイル１０２に
書込む。この時レジスタファイル１０２は構成ワード数
がレジスタファイル１０１より少ないためデータを格納
する空エントリが無い場合がある。この場合には、演算
サイクルを停止し、適当なアルゴリズムで選択されたエ
ントリの内容をレジスタファイル１０２から読出し、書
込データセレクタ１１３で切換えて、レジスタファイル
１０１へ書込を行ない、レジスタファイル１０２の該当
エントリを無効化する。
【００１５】
【発明の効果】以上説明したように、本発明は、レジス
タファイル回路の機能上、複数の書込ポートの多くのワ
ードレジスタファイルを要する場合に、同じワード数
で、書込ポートが少ないレジスタファイルと、それより
少ないワード数で、機能上の不足を補う数の書込ポート
を有し、前記レジスタファイルへの書込データを一時的
に格納するレジスタファイルとの組合せで、レジスタフ
ァイル回路を実現することにより、大きなワード数の複
数の書込ポートのレジスタファイルを用いることを避け
て、ハードウェア全体の面積を小さくできるという効果
を有する。
タファイル回路の機能上、複数の書込ポートの多くのワ
ードレジスタファイルを要する場合に、同じワード数
で、書込ポートが少ないレジスタファイルと、それより
少ないワード数で、機能上の不足を補う数の書込ポート
を有し、前記レジスタファイルへの書込データを一時的
に格納するレジスタファイルとの組合せで、レジスタフ
ァイル回路を実現することにより、大きなワード数の複
数の書込ポートのレジスタファイルを用いることを避け
て、ハードウェア全体の面積を小さくできるという効果
を有する。
【図１】本発明の一実施例のレジスタファイル回路のブ
ロック図である。
ロック図である。
【図２】従来のレジスタファイル回路のブロック図であ
る。
る。
１０１，１０２ レジスタファイル １０３，１０４ ３オペランド演算器 １０５，１０６ 入力データレジスタ １０７，１０８ 出力データレジスタ １０９，１１０ 入力データセレクタ １１１，１１２ 出力データセレクタ １１３ 書込データセレクタ ２０１ レジスタファイル ２０２，２０３ ３オペランド演算器 ２０４，２０５ 入力データレジスタ ２０６，２０７ 出力データレジスタ
Claims (1)
- 【請求項１】 複数の演算器と、 機能上必要とされる数よりは少ない数の書込ポートと機
能上必要な数の読出ポートとワード数を備え、複数の演
算器に対し、必要な数のオペランドデータを供給する第
１のレジスタファイルと、 機能上必要とされる数よりは少ない数のワード数と、機
能上必要な数に、第１のレジスタファイルが不足する数
を加えた数の書込ポートを備え、第１のレジスタファイ
ルの任意のワードの内容を保持することができ、複数の
演算器に対し必要な数のオペランドデータの供給する第
２のレジスタファイルと第２のレジスタファイルに有効
なデータが格納されている場合には、第１のレジスタフ
ァイルの内容に代えて第２のレジスタファイルの内容を
演算器に供給する供給手段と、 第２のレジスタファイルの空きワードが無くなった場合
には、第２のレジスタファイルの適当なワードの内容を
第１のレジスタファイルの転送する転送手段とを有する
レジスタファイル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6048392A JP2842024B2 (ja) | 1992-03-17 | 1992-03-17 | レジスタファイル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6048392A JP2842024B2 (ja) | 1992-03-17 | 1992-03-17 | レジスタファイル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05265749A true JPH05265749A (ja) | 1993-10-15 |
| JP2842024B2 JP2842024B2 (ja) | 1998-12-24 |
Family
ID=13143576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6048392A Expired - Fee Related JP2842024B2 (ja) | 1992-03-17 | 1992-03-17 | レジスタファイル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842024B2 (ja) |
-
1992
- 1992-03-17 JP JP6048392A patent/JP2842024B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842024B2 (ja) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5832290A (en) | Apparatus, systems and method for improving memory bandwidth utilization in vector processing systems | |
| US7457941B2 (en) | Vector processing system | |
| US6687810B2 (en) | Method and apparatus for staggering execution of a single packed data instruction using the same circuit | |
| US5175862A (en) | Method and apparatus for a special purpose arithmetic boolean unit | |
| US4229801A (en) | Floating point processor having concurrent exponent/mantissa operation | |
| KR940015852A (ko) | 긴 명령 워드를 갖는 처리기 | |
| US7743237B2 (en) | Register file bit and method for fast context switch | |
| JPH03219345A (ja) | 多ポートキャッシュメモリ制御装置 | |
| US7350057B2 (en) | Scalar result producing method in vector/scalar system by vector unit from vector results according to modifier in vector instruction | |
| US20030093648A1 (en) | Method and apparatus for interfacing a processor to a coprocessor | |
| US5053986A (en) | Circuit for preservation of sign information in operations for comparison of the absolute value of operands | |
| US5119324A (en) | Apparatus and method for performing arithmetic functions in a computer system | |
| US5787454A (en) | Recorder buffer with interleaving mechanism for accessing a multi-parted circular memory array | |
| US6175912B1 (en) | Accumulator read port arbitration logic | |
| JP2842024B2 (ja) | レジスタファイル回路 | |
| JPH0345420B2 (ja) | ||
| JP5145659B2 (ja) | ベクトルリネーミング方式およびベクトル型計算機 | |
| EP0224691B1 (en) | A multiple read/write access memory system | |
| JP3259732B2 (ja) | レジスタファイル回路 | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JP3607548B2 (ja) | ベクトル演算装置 | |
| US6564303B1 (en) | Dual port memory for digital signal processor | |
| JPH01243123A (ja) | 情報処理装置 | |
| JPS61194566A (ja) | ベクトルデ−タ参照制御方式 | |
| JPH1124926A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071023 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20081023 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091023 |
|
| LAPS | Cancellation because of no payment of annual fees |