JPH05265020A - Tape carrier package - Google Patents

Tape carrier package

Info

Publication number
JPH05265020A
JPH05265020A JP4060794A JP6079492A JPH05265020A JP H05265020 A JPH05265020 A JP H05265020A JP 4060794 A JP4060794 A JP 4060794A JP 6079492 A JP6079492 A JP 6079492A JP H05265020 A JPH05265020 A JP H05265020A
Authority
JP
Japan
Prior art keywords
terminal
film
thermal expansion
connection
ttm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4060794A
Other languages
Japanese (ja)
Inventor
Toshio Futami
Akio Hasebe
Toshiharu Ishida
Masaru Sakaguchi
Koji Serizawa
Takao Tanabe
Hiroyuki Tanaka
Koji Yuda
利男 二見
勝 坂口
耕治 湯田
大之 田中
貴雄 田部
寿治 石田
弘二 芹沢
昭男 長谷部
Original Assignee
Hitachi Device Eng Co Ltd
Hitachi Ltd
日立デバイスエンジニアリング株式会社
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Eng Co Ltd, Hitachi Ltd, 日立デバイスエンジニアリング株式会社, 株式会社日立製作所 filed Critical Hitachi Device Eng Co Ltd
Priority to JP4060794A priority Critical patent/JPH05265020A/en
Publication of JPH05265020A publication Critical patent/JPH05265020A/en
Application status is Granted legal-status Critical

Links

Abstract

PURPOSE:To decrease the deviation between connecting terminals and the terminals of a device to be connected so that sure connection can be made by setting the thickness of the terminal part provided with the connecting terminals of a base film smaller than the thickness on other parts. CONSTITUTION:The tension of the thermal expansion in the terminal part TMP of the base film BFI is small and, therefore, the thermal expansion in the terminal part TMP of the base film is suppressed by the metallic film constituting the connecting terminals TTM when the connecting terminal part TMP is heated in order to connect the connecting terminals TTM and the terminals of the device to be connected if the thickness of the terminal part TMP of the file is made smaller than that of the other parts. The thermal expansion of the terminal part TMP is further suppressed by a low thermal expansion plate having the coefft. smaller than the coefft. of thermal expansion of the material of the base film if the low thermal expansion plate is provided in the terminal part TMP of such tape carrier package. Then, the generation of the mis-registration of the connecting terminals and the terminal part of the device to be connected is prevented and the connection of these terminals is more surely executed.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】この発明はテープキャリアパッケージのようなフレキシブル配線基板の接続端子と液晶表示装置等のような電子部品の接続端子との接続技術に関するものである。 BACKGROUND OF THE INVENTION This invention relates to connection technique between the connection terminals of electronic components, such as connection terminals and a liquid crystal display device such as a flexible wiring board such as a tape carrier package.

【0002】 [0002]

【従来の技術】このテープキャリアパッケージTCPにおいては、ポリイミド樹脂等からなるベースフィルムB BACKGROUND OF THE INVENTION The tape carrier package TCP, a base film B made of a polyimide resin or the like
FIに配線接続端子TTMが形成されている(参考:図40、図21)。 Wiring connection terminals TTM to FI is formed (reference: Fig. 40, Fig. 21). 半導体チップCHIは端子TTMに接続されている。 The semiconductor chip CHI is connected to the terminal TTM. 接続端子TTMとたとえば液晶表示装置の映像信号入力端子すなわちドレイン端子DTMとは熱硬化性樹脂に導電粒子を分散した異方性導電膜ACFを介して接続される(参考:図22)。 Connection terminals TTM is the example video signal input terminal or the drain terminal DTM of the liquid crystal display device is connected via an anisotropic conductive film ACF obtained by dispersing conductive particles in a thermosetting resin (Reference: Figure 22). ここで、接続端子TTMとドレイン端子DTMとを異方性導電膜ACFを介して接続するには、接続端子TTMとドレイン端子D Here, in order to connect the connection terminal TTM and the drain terminal DTM via the anisotropic conductive film ACF, the connection terminal TTM and the drain terminal D
TMとの間に異方性導電膜ACFを位置させのち、加熱加圧ヘッドによって加熱、加圧する。 Later to position the anisotropic conductive film ACF between the TM, heated by the heat pressure head, pressurized.

【0003】なお、この種のテープキャリアパッケージに関連するものとしては、特開昭63−177499号公報、特開平1−303785号公報に記載されたものが挙げられる。 [0003] Incidentally, as related to this kind of tape carrier package, JP 63-177499 and JP include those described in JP-A-1-303785.

【0004】 [0004]

【発明が解決しようとする課題】しかし、このようなテープキャリアパッケージにおいては、接続端子TTMとドレイン端子DTMとを接続する際、テープキャリアパッケージTCPの接続端子TTM部を加熱するから、接続端子TTM部がベースフィルムの熱膨張により外側へ広がり、接続端子TTMとドレイン端子DTMとの位置ずれが発生するため、接続端子TTMとドレイン端子D [SUMMARY OF THE INVENTION However, in such a tape carrier package, when connecting the connection terminal TTM and the drain terminal DTM, because heating the connection terminal TTM portion of the tape carrier package TCP, a connection terminal TTM since part widens outward by the thermal expansion of the base film, misalignment between the connection terminal TTM and the drain terminal DTM is generated, the connection terminals TTM and the drain terminal D
TMとの接続不良が発生する。 Connection failure occurs with TM.

【0005】この発明の一つの目的は接続端子と被接続装置の端子とのずれを低減したテープキャリアパッケージを提供することである。 [0005] One object of the present invention is to provide a tape carrier package having a reduced deviation between the terminals of the connecting terminal and the connected device.

【0006】この発明の他の目的は歩留りあるいは信頼性の高い表示装置を提供することにある。 Another object of the invention is to provide a display device with high yield or reliability.

【0007】 [0007]

【課題を解決するための手段】この目的を達成するため、この発明においては、ベースフィルムの端子部に接続端子が設けられたテープキャリアパッケージにおいて、上記ベースフィルムの上記端子部の厚さを他の部分の厚さより小さくする。 Means for Solving the Problems] To achieve this object, in the present invention, in the tape carrier package connection terminals are provided in the terminal portion of the base film, the other a thickness of the terminal portion of the base film smaller than the thickness of the part.

【0008】この場合、上記ベースフィルムの上記端子部に上記ベースフィルムの材質の熱膨張係数よりも熱膨張係数の小さい材質の低熱膨張板を設けてもよい。 [0008] In this case, it may be provided a low thermal expansion board of a small material having thermal expansion coefficient than the thermal expansion coefficient of the material of the base film to the terminal portion of the base film.

【0009】また、ベースフィルムに設けられた配線に接続された接続端子を有するテープキャリアパッケージにおいて、上記接続端子部に上記ベースフィルムの材質の熱膨張係数よりも熱膨張係数の小さい材質の低熱膨張板を設ける。 Further, in the tape carrier package having a connection connection terminal to the wiring provided on the base film, the low thermal expansion of less material having thermal expansion coefficient than the thermal expansion coefficient of the material of the base film to the connection terminal portions providing a plate.

【0010】 [0010]

【作用】ベースフィルムの端子部の厚さを他の部分の厚さより小さくすれば、接続端子と被接続装置の端子とを接続するために、接続端子部を加熱したとき、ベースフィルムの端子部の熱膨張力は小さいから、接続端子を構成する金属膜によってベースフィルムの端子部の熱膨張が抑制される。 [Action] is made smaller than the thickness of the thickness of other portions of the terminal portions of the base film, in order to connect the connection terminal and the terminal of the connecting device, when heated the connection terminal portion, the terminal portions of the base film since the thermal expansion force is small, the thermal expansion of the terminal portion of the base film is suppressed by the metal film constituting the connection terminal.

【0011】また、上述のテープキャリアパッケージにおいて、ベースフィルムの端子部に低熱膨張板を設ければ、低熱膨張板によってベースフィルムの端子部の熱膨張がさらに抑制される。 Further, in the tape carrier package described above, by providing the low thermal expansion plate terminal portions of the base film, the thermal expansion of the terminal portion of the base film by the low thermal expansion board is further suppressed.

【0012】また、接続端子部に低熱膨張板を設ければ、接続端子と被接続装置の端子とを接続するために、 Further, by providing the low thermal expansion plate to the connection terminal portion, for connecting the connection terminal and the terminal of the connected device,
接続端子部を加熱したとき、低熱膨張板の熱膨張量は小さい。 When heating the connection terminal portion, the thermal expansion of the low thermal expansion plate is small.

【0013】 [0013]

【実施例】本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。 EXAMPLES The invention further another aspect of the other objects and the present invention of the present invention will become apparent from the following description with reference to the drawings.

【0014】《アクティブ・マトリクス液晶表示装置》 [0014] "active matrix liquid crystal display device"
以下、アクティブ・マトリクス方式のカラー液晶表示装置にこの発明を適用した実施例を説明する。 Hereinafter, an embodiment of the present invention is applied to a color liquid crystal display device of active matrix type. なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 In the following description drawings, parts having identical functions are given same symbols and their repeated explanation is omitted.

【0015】《マトリクス部の概要》図1はこの発明が適用されるアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図、図2は図1の2 [0015] Figure 1 "Overview of the matrix portion" is a plan view showing one pixel and its periphery of the active matrix system color liquid crystal display device to which the present invention is applied, 2 of Figure 2 Figure 1
−2切断線における断面を示す図、図3は図1の3−3 Shows a cross section taken -2 cutting line 3-3 of Figure 3 Figure 1
切断線における断面図である。 It is a cross-sectional view taken along a line. また、図4には図1に示す画素を複数配置したときの平面図を示す。 Further, FIG. 4 shows a plan view when arranging a plurality of pixels shown in FIG.

【0016】図1に示すように、各画素は隣接する2本の走査信号線(ゲート信号線または水平信号線)GL [0016] As shown in FIG. 1, each pixel adjacent two scanning signal lines (gate signal lines or horizontal signal lines) GL
と、隣接する2本の映像信号線(ドレイン信号線または垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。 When it is disposed adjacent two video signal lines (drain signal lines or vertical signal lines) intersecting with the DL region (region enclosed by four signal lines). 各画素は薄膜トランジスタTFT、透明画素電極ITO1および保持容量素子Caddを含む。 Each pixel includes a thin film transistor TFT, a transparent pixel electrode ITO1 and the storage capacitor element Cadd. 走査信号線GLは列方向に延在し、行方向に複数本配置されている。 Scanning signal lines GL extend in the column direction and are parallelly arranged in the row direction. 映像信号線DLは行方向に延在し、列方向に複数本配置されている。 It extends to the video signal line DL row direction and are parallelly arranged in the column direction.

【0017】図2に示すように、液晶LCを基準に下部透明ガラス基板SUB1側には薄膜トランジスタTFT As shown in FIG. 2, the lower transparent glass substrate SUB1 side relative to the liquid crystal LC thin film transistor TFT
および透明画素電極ITO1が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFIL、遮光用ブラックマトリクスパターンBMが形成されている。 And the transparent pixel electrode ITO1 is formed, the color filter FIL and the upper transparent glass substrate SUB2 side, the light-shielding black matrix pattern BM is formed. 下部透明ガラス基板SUB1はたとえば1.1mm程度の厚さで構成されている。 Lower transparent glass substrate SUB1 is formed of a thickness of for example, about 1.1 mm. また、透明ガラス基板SUB1、S In addition, the transparent glass substrate SUB1, S
UB2の両面にはディップ処理等によって形成された酸化シリコン膜SIOが設けられている。 Silicon oxide film SIO formed by dipping treatment or the like is provided on both sides of UB2. このため、透明ガラス基板SUB1、SUB2の表面に鋭い傷があったとしても、鋭い傷を酸化シリコン膜SIOで覆うことができるので、その上にデポジットされる走査信号線G Therefore, even if there is a sharp scratches on the surface of the transparent glass substrates SUB1, SUB2, it is possible to cover the sharp scratches silicon oxide film SIO, the scanning signal lines is deposited thereon G
L、遮光膜BM等の膜質を均質に保つことができる。 L, it is possible to maintain homogeneous film quality, such as the light-shielding film BM.

【0018】上部透明ガラス基板SUB2の内側(液晶LC側)の表面には、遮光膜BM、カラーフィルタFI [0018] On the surface of the inner upper transparent glass substrate SUB2 (liquid crystal LC side), the light shielding film BM, a color filter FI
L、保護膜PSV2、共通透明画素電極ITO2(CO L, the protective film PSV2, common transparent pixel electrode ITO2 (CO
M)および上部配向膜ORI2が順次積層して設けられている。 M) and the upper orientation film ORI2 is formed by sequentially stacking.

【0019】《マトリクス周辺の概要》図16は上下のガラス基板SUB1,SUB2を含む表示パネルPNL The display panel PNL 16 "Summary of the surrounding elements", including the upper and lower glass substrates SUB1, SUB2
のマトリクス(AR)周辺の要部平面を、図17はその周辺部を更に誇張した平面を、図18は図16及び図1 The matrix (AR) around the main portion plan, Figure 17 is a plan that further exaggerate the periphery 18 16 and 1
7のパネル左上角部に対応するシール部SL付近の拡大平面を示す図である。 The panel upper left corner of the 7 shows an enlarged plane near the corresponding seal portion SL. また、図19は図2の断面を中央にして、左側に図18の19a−19a切断線における断面を、右側に映像信号駆動回路が接続されるべき外部接続端子DTM付近の断面を示す図である。 Further, FIG. 19 is a cross-section of Figure 2 in the center, a cross section taken along 19a-19a section line of FIG. 18 on the left, a view showing an external connection section in the vicinity of the terminal DTM to the video signal driver circuit on the right is connected is there. 同様に図2 Similarly, FIG. 2
0は、左側に走査回路が接続されるべき外部接続端子G 0, an external connection terminal G to the scanning circuit to the left is connected
TM付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。 The cross-section of the vicinity of TM, is a diagram showing a cross section of the vicinity of the seal portion where no external connection terminal on the right.

【0020】このパネルの製造では、小さいサイズであればスループット向上のため1枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。 [0020] Any For this panel In the manufacture of, if small size divided from simultaneously processing a plurality fraction of the device in one glass substrate for increased throughput, manufacturing facilities if large size shared reducing the size of the glass substrate which is standardized in varieties after machining to a size that fits to each breed, in either case the glass is cut through the one way process. 図16〜図18は後者の例を示すもので、図16、図17の両図とも上下基板SUB 16 to 18 are intended to show the latter example, FIG. 16, upper and lower substrates SUB both figures of 17
1,SUB2の切断後を、図18は切断前を表しており、LNは両基板の切断前の縁を、CT1とCT2はそれぞれ基板SUB1,SUB2の切断すべき位置を示す。 1, SUB2 the after cleavage of FIG. 18 represents a front cutting, LN is the edge of the front cutting the two substrates, CT1 and CT2 indicates the position to be cut of the substrate SUB1, SUB2, respectively. いずれの場合も、完成状態では外部接続端子群T In either case, the external connection terminal group T is a completed state
g,Td(添字略)が存在する(図で上下辺と左辺の) g, Td (subscript omitted) are present (the upper and lower sides and the left side in the drawing)
部分はそれらを露出するように上側基板SUB2の大きさが下側基板SUB1よりも内側に制限されている。 Portion the size of the upper substrate SUB2 so as to expose them is limited to the inside than the lower substrate SUB1. 端子群Tg,Tdはそれぞれ後述する走査回路接続用端子GTM、映像信号回路接続用端子DTMとそれらの引出配線部を集積回路チップCHIが搭載されたテープキャリアパッケージTCP(図20、図21)の単位に複数本まとめて名付けたものである。 Terminal groups Tg, the scanning circuit connection terminals GTM which will be described later, respectively Td, the video signal circuit connecting terminals DTM and the tape carrier package TCP which they lead line section an integrated circuit chip CHI is mounted (Figure 20, Figure 21) one in which was named in a plurality of summarized in the unit. 各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。 Lead-out lines from the matrix of each group to the external connection terminal portion are inclined as they approach both ends. これは、パッケージTCPの配列ピッチ及び各パッケージTCPにおける接続端子ピッチに表示パネルPNLの端子DTM,GTMを合わせるためである。 This is to accommodate the connection terminal pitch in the arrangement pitch and each package TCP package TCP terminal DTM of the display panel PNL, a GTM.

【0021】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入口INJを除き、液晶LC [0021] Between the transparent glass substrates SUB1, SUB2, along margins thereof, except for a liquid crystal filling port INJ, the liquid crystal LC
を封止するようにシールパターンSLが形成される。 Seal pattern SL is formed so as to seal. シール材は例えばエポキシ樹脂から成る。 Sealing material made of, for example, epoxy resin. 上部透明ガラス基板SUB2側の共通透明画素電極ITO2は、少なくとも一箇所において、本実施例ではパネルの4角で銀ペースト材AGPによって下部透明ガラス基板SUB1側に形成されたその引出配線INTに接続されている。 Common transparent pixel electrode ITO2 of the upper transparent glass substrate SUB2 side, at least one place, in the present embodiment is connected to the lead wire INT formed on the lower transparent glass substrate SUB1 side by silver paste material AGP at four corners of the panel ing. この引出配線INTは後述するゲート端子GTM、ドレイン端子DTMと同一製造工程で形成される。 The lead-out wiring INT is formed by a gate terminal GTM, the drain terminal DTM and the same manufacturing process described below.

【0022】配向膜ORI1、ORI2、透明画素電極ITO1、共通透明画素電極ITO2、それぞれの層は、シールパターンSLの内側に形成される。 The orientation film ORI1, ORI2, the transparent pixel electrode ITO1, common transparent pixel electrode ITO2, each layer is formed inside the seal pattern SL. 偏光板P Polarizer P
OL1、POL2はそれぞれ下部透明ガラス基板SUB OL1, POL2 lower each transparent glass substrate SUB
1、上部透明ガラス基板SUB2の外側の表面に形成されている。 1, are formed on the outer surface of the upper transparent glass substrate SUB2. 液晶LCは液晶分子の向きを設定する下部配向膜ORI1と上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。 The liquid crystal LC is filled in a region partitioned by the seal pattern SL between the lower orientation film ORI1 and the upper orientation film ORI2 for setting an orientation of liquid crystal molecules. 下部配向膜ORI1は下部透明ガラス基板SUB1側の保護膜P Protective film P of the lower orientation film ORI1 is lower transparent glass substrate SUB1 side
SV1の上部に形成される。 It is formed on top of the SV1.

【0023】この液晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側で別個に種々の層を積み重ね、シールパターンSLを基板SUB2 [0023] The liquid crystal display device includes a lower transparent glass substrate SUB1 side, separately stacking the various layers in the upper transparent glass substrate SUB2 side, the seal pattern SL substrate SUB2
側に形成し、下部透明ガラス基板SUB1と上部透明ガラス基板SUB2とを重ね合わせ、シール材SLの開口部INJから液晶LCを注入し、注入口INJをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。 Formed on the side, superimposing the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2, injecting a liquid crystal LC through the opening INJ of the seal material SL, the inlet INJ is sealed with an epoxy resin, the upper and lower substrates assembled by cutting.

【0024】《薄膜トランジスタTFT》薄膜トランジスタTFTは、ゲート電極GTに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。 The "thin film transistor TFT" thin film transistor TFT, when a positive bias is applied to the gate electrode GT, the source - channel resistance between the drain is reduced, when the zero bias, the channel resistance is operated so as to increase.

【0025】各画素の薄膜トランジスタTFTは、画素内において2つ(複数)に分割され、薄膜トランジスタ(分割薄膜トランジスタ)TFT1およびTFT2で構成されている。 The thin film transistor TFT of each pixel is divided into two in the pixel (s), and a thin film transistor (divided thin film transistors) TFT 1 and TFT 2. 薄膜トランジスタTFT1、TFT2のそれぞれは実質的に同一サイズ(チャネル長、チャネル幅が同じ)で構成されている。 Is of thin-film transistors TFT1, TFT2 of each of which is composed of substantially the same size (the channel length, channel width is the same). この分割された薄膜トランジスタTFT1、TFT2のそれぞれは、ゲート電極GT、ゲート絶縁膜GI、i型(真性、intrinsic、導電型決定不純物がドープされていない)非晶質シリコン(Si)からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。 The split of thin-film transistors TFT1, TFT2 of each of the gate electrodes GT, the gate insulating film GI, i-type (intrinsic, intrinsic, conductivity determining impurities are not doped) i-type semiconductor made of amorphous silicon (Si) layer AS, the pair of source electrodes SD1, having a drain electrode SD2. なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。 The source and drain are originally determined by the bias polarity between them, since the circuit of this liquid crystal display device the polarity is inverted during the operation, the source, drain is to be understood as interchanged during the operation. しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。 However, the following description, expressed in fixed and convenience one source, drain the other.

【0026】《ゲート電極GT》ゲート電極GTは図5 [0026] "gate electrode GT" gate electrode GT FIG. 5
(図1の第2導電膜g2およびi型半導体層ASのみを描いた平面図)に示すように、走査信号線GLから垂直方向(図1および図5において上方向)に突出する形状で構成されている(T字形状に分岐されている)。 As shown in (plan view depicting only the second conductive film g2 and i-type semiconductor layer AS of FIG. 1), composed of the scanning signal line GL in a shape protruding (upward direction in FIG. 1 and FIG. 5) vertically are (is branched in a T-shape). ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。 The gate electrode GT protrudes to beyond the respective active regions of the thin film transistors TFT 1, TFT 2. 薄膜トランジスタTFT1、TFT2のそれぞれのゲート電極G Of thin-film transistors TFT1, TFT2 of each of the gate electrodes G
Tは、一体に(共通ゲート電極として)構成されており、走査信号線GLに連続して形成されている。 T is (as a common gate electrode) integrally is constituted, it is formed continuously to the scanning signal line GL. 本例では、ゲート電極GTは、単層の第2導電膜g2で形成されている。 In this example, the gate electrode GT is formed of a second conductive film g2 of the monolayer. 第2導電膜g2はたとえばスパッタで形成されたアルミニウム(Al)膜を用い、1000〜550 The second conductive film g2 is an aluminum (Al) film formed, for example, sputtering, 1000-550
0Å程度の膜厚で形成する。 To have a thickness of about 0 Å. また、ゲート電極GT上にはAlの陽極酸化膜AOFが設けられている。 Moreover, the anodic oxide film AOF of Al is provided on the gate electrode GT.

【0027】このゲート電極GTは図1、図2および図5に示されているように、i型半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成される。 [0027] The gate electrode GT is 1, as shown in FIGS. 2 and 5, so as to completely cover the i-type semiconductor layer AS (not viewed from below) it from being larger form.
したがって、下部透明ガラス基板SUB1の下方に蛍光灯等のバックライトBLを取り付けた場合、この不透明なAlからなるゲート電極GTが影となって、i型半導体層ASにはバックライト光が当たらず、光照射による導電現象すなわち薄膜トランジスタTFTのオフ特性劣化は起きにくくなる。 Therefore, when attaching the backlight BL such as a fluorescent lamp below the lower transparent glass substrate SUB1, so the gate electrode GT formed of the opaque Al is a shadow, the i-type semiconductor layer AS not hit the backlight , off-characteristic deterioration of the conductive behavior i.e. the thin film transistor TFT by light irradiation is unlikely to occur. なお、ゲート電極GTの本来の大きさは、ソース電極SD1とドレイン電極SD2との間をまたがるに最低限必要な(ゲート電極GTとソース電極SD1、ドレイン電極SD2との位置合わせ余裕分も含めて)幅を持ち、チャネル幅Wを決めるその奥行き長さはソース電極SD1とドレイン電極SD2との間の距離(チャネル長)Lとの比、すなわち相互コンダクタンスgmを決定するファクタW/Lをいくつにするかによって決められる。 Note that the original size of the gate electrode GT, including the alignment allowance with the minimum required (gate electrode GT and the source electrode SD1, the drain electrode SD2 to the span between the source electrode SD1 and the drain electrode SD2 ) has a width, distance (channel length) ratio of the L between the depth length that determines the channel width W is the source electrode SD1 and the drain electrode SD2, that is, a number of factors W / L for determining the mutual conductance gm It is determined by either. この液晶表示装置におけるゲート電極G The gate electrode G in the liquid crystal display device
Tの大きさはもちろん、上述した本来の大きさよりも大きくされる。 The size of the T, of course, be larger than the original size described above.

【0028】《走査信号線GL》走査信号線GLは第2 [0028] "scanning signal line GL" scanning signal line GL is the second
導電膜g2で構成されている。 It is formed of a conductive film g2. この走査信号線GLの第2導電膜g2はゲート電極GTの第2導電膜g2と同一製造工程で形成され、かつ一体に構成されている。 The second conductive film g2 of the scanning signal line GL is formed in the second conductive film g2 in the same manufacturing process of the gate electrode GT, and is formed integrally. また、走査信号線GL上にもAlの陽極酸化膜AOFが設けられている。 Moreover, the anodic oxide film AOF of Al also on the scanning signal line GL is provided.

【0029】《絶縁膜GI》絶縁膜GIは薄膜トランジスタTFT1、TFT2のそれぞれのゲート絶縁膜として使用される。 The "insulating film GI" insulating film GI is used as of thin-film transistors TFT1, TFT2 of each of the gate insulating film. 絶縁膜GIはゲート電極GTおよび走査信号線GLの上層に形成されている。 The insulating film GI is formed over the gate electrode GT and the scanning signal line GL. 絶縁膜GIはたとえばプラズマCVDで形成された窒化シリコン膜を用い、1200〜2700Åの膜厚(この液晶表示装置では、2000Å程度の膜厚)で形成する。 Insulating film GI using the silicon nitride film formed, for example, plasma CVD, the film thickness of 1200~2700A (In this liquid crystal display device, 2000 Å approximately thickness) is formed by. ゲート絶縁膜GIは図18に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM,G The gate insulating film GI, as shown in FIG. 18, is formed to surround the whole matrix unit AR, peripheral portion external connection terminals DTM, G
TMを露出するよう除去されている。 It has been removed to expose the TM.

【0030】《i型半導体層AS》i型半導体層AS [0030] "i-type semiconductor layer AS" i-type semiconductor layer AS
は、図5に示すように、複数に分割された薄膜トランジスタTFT1、TFT2のそれぞれのチャネル形成領域として使用される。 As shown in FIG. 5, it is used as the respective channel forming regions of the of thin-film transistors TFT1, TFT2 divided into a plurality. i型半導体層ASは非晶質シリコン膜または多結晶シリコン膜で形成し、200〜2200 i-type semiconductor layer AS is formed of amorphous silicon film or polycrystalline silicon film, 200-2200
Åの膜厚(この液晶表示装置では、2000Å程度の膜厚)で形成する。 Å thickness (in this liquid crystal display device, 2000 Å approximately thickness) is formed by.

【0031】このi型半導体層ASは、供給ガスの成分を変えてSi 34からなるゲート絶縁膜として使用される絶縁膜GIの形成に連続して、同じプラズマCVD装置で、しかもそのプラズマCVD装置から外部に露出することなく形成される。 [0031] The i-type semiconductor layer AS is continuously formed in the insulating film GI used as the gate insulating film composed of Si 3 N 4 by changing the components of the feed gas, in the same plasma CVD apparatus, moreover the plasma It is formed without exposing to the outside from the CVD apparatus. また、オーミックコンタクト用のリン(P)を2.5%ドープしたN(+)型半導体層d Further, doped phosphorus for ohmic contact with (P) 2.5% N (+) type semiconductor layer d
0(図2)も同様に連続して200〜500Åの膜厚(この液晶表示装置では、300Å程度の膜厚)で形成される。 0 (FIG. 2) likewise 200~500Å a thickness continuously (in this liquid crystal display device, 300 Å approximately thickness) is formed by. しかる後、下部透明ガラス基板SUB1はCV Thereafter, the lower transparent glass substrate SUB1 is CV
D装置から外に取り出され、写真処理技術によりN(+) Taken from D device out by photographic processing technique N (+)
型半導体層d0およびi型半導体層ASは図1、図2および図5に示すように独立した島状にパターニングされる。 Type semiconductor layer d0 and the i-type semiconductor layer AS is patterned into separate islands, as shown in FIGS. 1, 2 and 5.

【0032】i型半導体層ASは、図1および図5に示すように、走査信号線GLと映像信号線DLとの交差部(クロスオーバ部)の両者間にも設けられている。 The i-type semiconductor layer AS, as shown in FIGS. 1 and 5, is also formed between the intersections of the scanning signal lines GL and the video signal line DL (crossover portions). この交差部のi型半導体層ASは交差部における走査信号線GLと映像信号線DLとの短絡を低減する。 The i-type semiconductor layer AS of the intersections to reduce the short-circuiting between the scanning signal lines GL and the video signal line DL at the intersection.

【0033】《透明画素電極ITO1》透明画素電極I [0033] "transparent pixel electrode ITO1" transparent pixel electrode I
TO1は液晶表示部の画素電極の一方を構成する。 TO1 constitutes one of the pixel electrodes of the liquid crystal display unit.

【0034】透明画素電極ITO1は薄膜トランジスタTFT1のソース電極SD1および薄膜トランジスタT The transparent pixel electrode ITO1 source electrode SD1 and the thin film transistor T of the thin film transistors TFT1
FT2のソース電極SD1の両方に接続されている。 It is connected to both the source electrode SD1 of FT2. このため、薄膜トランジスタTFT1、TFT2のうちの1つに欠陥が発生しても、その欠陥が副作用をもたらす場合はレーザ光等によって適切な箇所を切断し、そうでない場合は他方の薄膜トランジスタが正常に動作しているので放置すれば良い。 Therefore, even when a defect in one of the of thin-film transistors TFT1, TFT2 occurs, disconnects the appropriate places by the laser beam or the like if the defect results in side effects, otherwise the other thin film transistor is operating normally or if left untreated because it is. なお、2つの薄膜トランジスタTFT1、TFT2に同時に欠陥が発生することは稀であり、このような冗長方式により点欠陥や線欠陥の確率を極めて小さくすることができる。 Incidentally, it is rare that simultaneous defects two of thin-film transistors TFT1, TFT2 is generated, it is possible to extremely reduce the probability of point defects and line defects by such redundancy scheme. 透明画素電極ITO Transparent pixel electrode ITO
1は第1導電膜d1によって構成されており、この第1 1 is composed of a first conductive film d1, the first
導電膜d1はスパッタリングで形成された透明導電膜(Indium-Tin-Oxide ITO:ネサ膜)からなり、10 The conductive film d1 is made of a transparent conductive sputtering: consist (Indium-Tin-Oxide ITO Nesa film), 10
00〜2000Åの膜厚(この液晶表示装置では、14 00~2000Å thickness (in this liquid crystal display device, 14
00Å程度の膜厚)で形成される。 Formed by 00Å of about thickness).

【0035】《ソース電極SD1、ドレイン電極SD [0035] "source electrode SD1, the drain electrode SD
2》複数に分割された薄膜トランジスタTFT1、TF 2 "thin film transistors TFT1 that the plurality of divided, TF
T2のそれぞれのソース電極SD1とドレイン電極SD Each of the source electrode of T2 SD1 and the drain electrode SD
2とは、図1、図2および図6(図1の第1〜第3導電膜d1〜d3のみを描いた平面図)に示すように、i型半導体層AS上にそれぞれ離隔して設けられている。 2 A, FIG. 1, as shown in FIG. 2 and FIG. 6 (first to third conductive film d1~d3 only painted plan view of FIG. 1), provided respectively spaced i-type semiconductor layer AS It is.

【0036】ソース電極SD1、ドレイン電極SD2のそれぞれは、N(+)型半導体層d0に接触する下層側から、第2導電膜d2、第3導電膜d3を順次重ね合わせて構成されている。 The source electrode SD1, the respective drain electrodes SD2, from the lower side in contact with the N (+) type semiconductor layer d0, the second conductive film d2, is constituted by sequentially overlapping the third conductive film d3. ソース電極SD1の第2導電膜d2 The second conductive film d2 of the source electrode SD1
および第3導電膜d3は、ドレイン電極SD2の第2導電膜d2および第3導電膜d3と同一製造工程で形成される。 And the third conductive film d3 is formed in the second conductive film d2 and third conductive film d3 and the same manufacturing process as the drain electrode SD2.

【0037】第2導電膜d2はスパッタで形成したクロム(Cr)膜を用い、500〜1000Åの膜厚(この液晶表示装置では、600Å程度の膜厚)で形成する。 The second conductive film d2 of chromium (Cr) film formed by sputtering, the film thickness of 500-1000 (in the liquid crystal display device, the thickness of about 600 Å) is formed by.
Cr膜は膜厚を厚く形成するとストレスが大きくなるので、2000Å程度の膜厚を越えない範囲で形成する。 Cr film because when forming a thick film thickness stress increases, formed in a range that does not exceed the thickness of about 2000 Å.
Cr膜はN(+)型半導体層d0との接触が良好である。 Cr film has good contact to the N (+) type semiconductor layer d0.
Cr膜は後述する第3導電膜d3のAlがN(+)型半導体層d0に拡散することを防止するいわゆるバリア層を構成する。 Cr film constitutes a so-called barrier layer to prevent the Al of the third conductive film d3 described below from diffusing into the N (+) type semiconductor layer d0. 第2導電膜d2として、Cr膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSi 2 、TiSi 2 、TaSi 2 、WSi 2 )膜を用いてもよい。 As the second conductive film d2, in addition to refractory metal Cr film (Mo, Ti, Ta, W ) film, a refractory metal silicide (MoSi 2, TiSi 2, TaSi 2, WSi 2) film may be used.

【0038】第3導電膜d3はAlのスパッタリングで3000〜5000Åの膜厚(この液晶表示装置では、 The third conductive film d3 is 3000~5000Å in thickness by sputtering of Al (In this liquid crystal display device,
4000Å程度の膜厚)に形成される。 It is formed 4000Å about thickness). Al膜はCr膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減するように構成されている。 Al film has a smaller stress than the Cr film, can be formed into a thick film thickness, and is configured to reduce the resistance of the source electrode SD1, the drain electrode SD2 and video signal line DL. 第3導電膜d3として純Al膜の他にシリコンや銅(Cu)を添加物として含有させたAl膜を用いてもよい。 Al film may be used which contains as addition to additives of silicon and copper (Cu) of the pure Al film as the third conductive film d3.

【0039】第2導電膜d2、第3導電膜d3を同じマスクパターンでパターニングした後、同じマスクを用いて、あるいは第2導電膜d2、第3導電膜d3をマスクとして、N(+)型半導体層d0が除去される。 The second conductive film d2, after patterning the third conductive film d3 on the same mask pattern, using the same mask, or the second conductive film d2, the third conductive film d3 as a mask, N (+) type semiconductor layer d0 is removed. つまり、 That is,
i型半導体層AS上に残っていたN(+)型半導体層d0 i-type semiconductor layer remained on the AS N (+) type semiconductor layer d0
は第2導電膜d2、第3導電膜d3以外の部分がセルフアラインで除去される。 The second conductive film d2, the portion other than the third conductive film d3 is removed in a self-aligned. このとき、N(+)型半導体層d In this case, N (+) type semiconductor layer d
0はその厚さ分は全て除去されるようエッチングされるので、i型半導体層ASも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。 0 Since is etched to be removed in its entirety the thickness of is i-type semiconductor layer AS is also slightly the surface portion is etched, the degree may be controlled by the etching time.

【0040】ソース電極SD1は透明画素電極ITO1 The source electrode SD1 is the transparent pixel electrode ITO1
に接続されている。 It is connected to the. ソース電極SD1は、i型半導体層AS段差(第2導電膜g2の膜厚、陽極酸化膜AOFの膜厚、i型半導体層ASの膜厚およびN(+)型半導体層d0の膜厚を加算した膜厚に相当する段差)に沿って構成されている。 The source electrode SD1, the thickness of the i-type semiconductor layer AS step (second conductive film g2, thickness of the anodic oxide film AOF, the thickness of the i-type semiconductor layer AS of the film thickness and the N (+) type semiconductor layer d0 is configured along the step) corresponding to the thickness obtained by adding. 具体的には、ソース電極SD1は、i型半導体層ASの段差に沿って形成された第2導電膜d2 More specifically, the source electrode SD1, the second conductive film d2 formed along the step of the i-type semiconductor layer AS
と、この第2導電膜d2の上部に形成した第3導電膜d When a third conductive film d formed on an upper portion of the second conductive film d2
3とで構成されている。 3 is composed of a. ソース電極SD1の第3導電膜d3は第2導電膜d2のCr膜がストレスの増大から厚く形成できず、i型半導体層ASの段差形状を乗り越えられないので、このi型半導体層ASを乗り越えるために構成されている。 The third conductive film d3 of the source electrode SD1 can not be formed thick from Cr film increases stress of the second conductive film d2, since insurmountable a stepped shape of the i-type semiconductor layer AS, overcome the i-type semiconductor layer AS It is configured for. つまり、第3導電膜d3は厚く形成することでステップカバレッジを向上している。 That is, the third conductive film d3 is improved step coverage by forming thick. 第3導電膜d3は厚く形成できるので、ソース電極SD1の抵抗値(ドレイン電極SD2や映像信号線DLについても同様)の低減に大きく寄与している。 Since the third conductive film d3 may be formed thicker, which contributes greatly to reduction of the resistance value of the source electrode SD1 (same for the drain electrode SD2 and video signal line DL).

【0041】《保護膜PSV1》薄膜トランジスタTF [0041] "protective film PSV1" thin film transistor TF
Tおよび透明画素電極ITO1上には保護膜PSV1が設けられている。 On T and the transparent pixel electrode ITO1 protective film PSV1 is provided. 保護膜PSV1は主に薄膜トランジスタTFTを湿気等から保護するために形成されており、 Protective film PSV1 is mainly formed in order to protect the thin film transistor TFT from moisture or the like,
透明性が高くしかも耐湿性の良いものを使用する。 High transparency yet to use a good moisture resistance. 保護膜PSV1はたとえばプラズマCVD装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、1μ Protective film PSV1 is formed of silicon oxide film or a silicon nitride film formed by, for example, the plasma CVD apparatus, 1 [mu]
m程度の膜厚で形成する。 To have a thickness of about m.

【0042】保護膜PSV1は図18に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM,GTMを露出するよう除去され、 The protective film PSV1 is formed, as shown in FIG. 18, is formed to surround the whole matrix unit AR, peripheral portion removed to expose external connection terminals DTM, the GTM,
また上基板側SUB2の共通電極COMを下側基板SU The lower substrate common electrode COM of the upper substrate SUB2 SU
B1の外部接続端子接続用引出配線INTに銀ペーストAGPで接続する部分も除去されている。 Portions connecting at B1 of the external connection terminals connecting the silver paste AGP to the extraction wiring INT is also removed. 保護膜PSV Protective film PSV
1とゲート絶縁膜GIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを薄くされる。 With respect to the thickness relationship of the 1 and the gate insulating film GI, the former is made thick considered a protective effect, the latter is thin mutual conductance gm of the transistor. 従って図18に示すように、保護効果の高い保護膜PSV1は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜GIよりも大きく形成されている。 Accordingly, as shown in FIG. 18, it is formed larger than the gate insulating film GI as high protection film PSV1 protective effect of protecting over the widest possible range even periphery.

【0043】《遮光膜BM》上部透明ガラス基板SUB [0043] "light shielding film BM" upper transparent glass substrate SUB
2側には、外部光(図2では上方からの光)がチャネル形成領域として使用されるi型半導体層ASに入射されないように、遮光膜BMが設けられ、遮光膜BMは図7 The 2 side, so that the external light (light from above in FIG. 2) is not incident on the i-type semiconductor layer AS is used as a channel formation region, the light blocking film BM is provided, the light-shielding film BM 7
のハッチングに示すようなパターンとされている。 Of being a pattern as shown in hatching. なお、図7は図1におけるITO膜からなる第1導電膜d The first conductive film d made of an ITO film in Figure 7 Figure 1
1、カラーフィルタFILおよび遮光膜BMのみを描いた平面図である。 1 is a plan view depicting only the color filter FIL and the light shielding film BM. 遮光膜BMは光に対する遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形成されており、この液晶表示装置ではクロム膜がスパッタリングで1300Å程度の膜厚に形成される。 Shielding film BM is formed of a high shielding property such as aluminum film or chromium film or the like to light, the chromium film in the liquid crystal display device is formed to have a film thickness of about 1300Å by sputtering.

【0044】従って、薄膜トランジスタTFT1、TF [0044] Thus, the thin film transistors TFT1, TF
T2のi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、 i-type semiconductor layer AS of T2 is sandwiched by the light blocking film BM and the larger gate electrode GT and below,
その部分は外部の自然光やバックライト光が当たらなくなる。 That part will not hit the outside of the natural light or backlight light. 遮光膜BMは図7のハッチング部分で示すように、画素の周囲に形成され、つまり遮光膜BMは格子状に形成され(ブラックマトリクス)、この格子で1画素の有効表示領域が仕切られている。 Shielding film BM is as shown by the hatched portion in FIG. 7, is formed around the pixel, that is the light-shielding film BM is formed in a lattice shape (black matrix), the effective display area of ​​one pixel in the grid is partitioned . 従って、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。 Therefore, the contour of each pixel is distinct by the light blocking film BM, contrast is improved. つまり、遮光膜BMはi型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。 In other words, the light shielding film BM has two functions of the light-shielding black matrix for the i-type semiconductor layer AS.

【0045】また、透明画素電極ITO1のラビング方向の根本側のエッジ部に対向する部分(図1右下部分) Further, a portion opposed to the edge portion of the base side of the rubbing direction of the transparent pixel electrode ITO1 (Figure 1 lower right portion)
が遮光膜BMによって遮光されているから、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化することはない。 There from being blocked by the light blocking film BM, even as the domain is induced at the above portion, because the domain is not visible, never display characteristics are degraded.

【0046】なお、バックライトを上部透明ガラス基板SUB2側に取り付け、下部透明ガラス基板SUB1を観察側(外部露出側)とすることもできる。 [0046] The mounting a backlight on the upper transparent glass substrate SUB2 side, it is also possible to the lower transparent glass substrate SUB1 and the observation side (external exposure side).

【0047】遮光膜BMは周辺部にも図17に示すように額縁状のパターンに形成され、そのパターンはドット状に複数の開口を設けた図7に示すマトリクス部のパターンと連続して形成されている。 The light shielding film BM is formed in a frame-like pattern as shown in Figure 17 to the periphery, the pattern formed continuously with the pattern of the matrix portion shown in FIG. 7 having a plurality of openings in a dot shape It is. 周辺部の遮光膜BMは図17〜図20に示すように、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。 The light shielding film BM at the peripheral portion as shown in FIGS. 17 to 20, is extended to the outside of the seal portion SL, leakage light such as reflection light resulting from mounting machine such as a personal computer is prevented from entering the matrix portion . 他方、この遮光膜BMは基板SUB2の縁よりも約0.3〜1. On the other hand, this light blocking film BM is about than the edge of the substrate SUB2 0.3 to 1.
0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。 Fastened on the inside as 0 mm, it is formed to avoid the cut region of the substrate SUB2.

【0048】《カラーフィルタFIL》カラーフィルタFILはアクリル樹脂等の樹脂材料で形成される染色基材に染料を着色して構成されている。 The "color filter FIL" color filter FIL is constituted by colored dyes for dyeing substrates that are formed of a resin material such as an acrylic resin. カラーフィルタF The color filter F
ILは画素に対向する位置にストライプ状に形成され(図8)、染め分けられている(図8は図4の第1導電膜膜d1、遮光膜BMおよびカラーフィルタFILのみを描いたもので、B、R、Gの各カラーフィルターFI IL is formed in stripes at positions opposed to the pixels (Fig. 8), with which (Figure 8 are Somewake first Shirubedenmakumaku d1 in FIG. 4, but depicting only the light shielding film BM and color filters FIL, B, R, each of the G color filter FI
Lはそれぞれ、45°、135°、クロスのハッチを施してある)。 L each, 45 °, 135 °, are subjected to a cross-hatch). カラーフィルタFILは図7,9に示すように透明画素電極ITO1の全てを覆うように大き目に形成され、遮光膜BMはカラーフィルタFILおよび透明画素電極ITO1のエッジ部分と重なるよう透明画素電極ITO1の周縁部より内側に形成されている。 The color filter FIL is larger formed so as to cover all of the transparent pixel electrode ITO1, as shown in FIG. 7 and 9, the light shielding film BM of the transparent pixel electrode ITO1 to overlap the edge portions of the color filter FIL and the transparent pixel electrode ITO1 It is formed from the periphery inwardly.

【0049】カラーフィルタFILは次のように形成することができる。 [0049] The color filter FIL can be formed as follows. まず、上部透明ガラス基板SUB2の表面に染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。 First, the dyeing base material is formed on the surface of the upper transparent glass substrate SUB2, removing the stained substrate other than red filter forming region by a photolithography technique. この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。 Thereafter, dyeing the dyed material with a red dye and fixed to form a red filter R. つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。 Then, by applying similar processes, a green filter G, are sequentially formed blue filter B.

【0050】《保護膜PSV2》保護膜PSV2はカラーフィルタFILを異なる色に染め分けた染料が液晶L [0050] "protective film PSV2" protective film PSV2 is a dye that Somewake in a color different from the color filter FIL liquid crystal L
Cに漏れることを防止するために設けられている。 It is provided to prevent leakage of the C. 保護膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。 Protective film PSV2 is for example an acrylic resin, and is formed of a transparent resin material such as epoxy resin.

【0051】《共通透明画素電極ITO2》共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差(電界)に応答して変化する。 The "common transparent pixel electrode ITO2" common transparent pixel electrode ITO2 is opposed to the transparent pixel electrode ITO1 which is provided for each pixel on the lower transparent glass substrate SUB1 side, optical state each pixel electrode of the liquid crystal LC ITO1 and changes in response to the potential difference (electric field) between the common transparent pixel electrode ITO2. この共通透明画素電極ITO2にはコモン電圧Vcomが印加されるように構成されている。 And it is configured to the common voltage Vcom is applied to the common transparent pixel electrode ITO2. 本実施例では、コモン電圧Vcomは映像信号線DLに印加されるロウレベルの駆動電圧Vdminとハイレベルの駆動電圧V In this embodiment, the common voltage Vcom driving voltage V of the low level drive voltage Vdmin and a high level applied to the video signal line DL
dmaxとの中間電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。 Although is set to an intermediate potential between dmax, if you want to decrease the power supply voltage of the integrated circuit to be used in the video signal driver circuit to approximately half, it may be applied an alternating voltage. なお、共通透明画素電極ITO2の平面形状は図17、図18を参照されたい。 The planar shape of the common transparent pixel electrode ITO2 is 17, see Figure 18.

【0052】《ゲート端子部》図9は表示マトリクスの走査信号線GLからその外部接続端子GTMまでの接続構造を示す図であり、(A)は平面であり(B)は(A)のB−B切断線における断面を示している。 [0052] "gate terminal part" Figure 9 is a diagram showing the connection structure to its external connection terminal GTM from the scanning signal line GL of the display matrix, B of (A) is a plan (B) is (A) It shows a cross section taken -B cutting line. なお、同図は図18下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。 Note that this figure corresponds to around 18 lower, portion of the oblique line is expressed for convenience like straight line.

【0053】AOは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。 [0053] AO mask pattern for photographic processing, a photoresist pattern for selective anodic oxidation in other words. 従って、このホトレジストは陽極酸化後除去され、 Therefore, the photoresist is removed after the anodic oxidation,
図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。 Although the pattern AO shown in the figure does not remain as a finished product, its trajectory is left because the oxide film AOF is selectively formed as shown in the sectional view in the gate line GL. 平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。 In plan view, the left side with respect to the boundary line AO ​​of photoresist areas which is not anodized is covered with a resist, the right is the area which is anodized is exposed from the resist. 陽極酸化されたA Anodized A
L層g2は表面にその酸化物Al 23膜AOFが形成され下方の導電部は体積が減少する。 L layer g2 conductive portion of the lower formed its oxide the Al 2 O 3 film AOF on the surface volume decreases. 勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。 Of course, it anodized its conductive portion appropriate time to leave is performed by setting such as a voltage. マスクパターンAOは走査線GLに単一の直線では交差せず、クランク状に折れ曲がって交差させている。 Mask pattern AO is not intersect at a single straight line to the scan line GL, and crossed with cranked.

【0054】図中AL層g2は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターニングされている。 [0054] Figure in the AL layer g2 is are hatched for easy understanding, but areas not anodized is patterned in a comb shape. これは、Al層の幅が広いと表面にホイスカが発生するので、1本1本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。 This is because the width of the Al layer whiskers are generated on the surface and wider to narrower one single width, by making them bundled into a plurality of parallel configuration, while preventing the occurrence of whiskers, breaking it is the aim to suppress the sacrifice of the probability and the conductivity to a minimum. 従って、本例では櫛の根本に相当する部分もマスクAOに沿ってずらしている。 Therefore, portions in the present embodiment corresponding to the root of the comb is also shifted along the mask AO.

【0055】ゲート端子GTMは酸化珪素SIO層と接着性が良くAl等よりも耐電触性の高いCr層g1と、 [0055] The gate terminal GTM is a Cr layer g1 high withstanding touch than adhesion good Al or the like and the silicon oxide SIO layer,
更にその表面を保護し画素電極ITO1と同レベル(同層、同時形成)の透明導電層d1とで構成されている。 Furthermore the same level (the same layer simultaneously formed) and the pixel electrode ITO1 and protects its surface and a transparent conductive layer d1 of.
なお、ゲート絶縁膜GI上及びその側面部に形成された導電層d2及びd3は、導電層d3やd2のエッチング時ピンホール等が原因で導電層g2やg1が一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。 Note that the gate insulating film GI and on its side conductive formed part layer d2 and d3 is the area to the conductive layer g2 and g1 etching time pinholes conductive layer d3 and d2 is due not etched together it is what is left as a result of which has been covered with photoresist. 又、ゲート絶縁膜GIを乗り越えて右方向に延長されたITO層d1は同様な対策を更に万全とさせたものである。 Further, ITO layer d1 which is extended in the right direction over the gate insulating film GI is obtained by a further thorough similar measures.

【0056】平面図において、ゲート絶縁膜GIはその境界線よりも右側に、保護膜PSV1もその境界線よりも右側に形成されており、左端に位置する端子部GTM [0056] In plan view, the right side of the gate insulating film GI is the boundary line, are formed on the right side from the boundary line also protective film PSV1, the terminal portion GTM which is positioned at the left end
はそれらから露出し外部回路との電気的接触ができるようになっている。 So that the can is electrical contact with an external circuit is exposed therefrom. 図では、ゲート線GLとゲート端子の一つの対のみが示されているが、実際はこのような対が図18に示すように上下に複数本並べられ端子群Tg Figure, although only one pair of gate line GL and the gate terminal are shown, actually a plurality of aligned terminal group Tg vertically as shown such pairs in Figure 18
(図17、図18)が構成され、ゲート端子の左端は、 (17, 18) is constructed, the left end of the gate terminal,
製造過程では、基板の切断領域CT1を越えて延長され配線SHgによって短絡される。 In the manufacturing process, it is short-circuited by the extended wiring SHg beyond the cutting region CT1 of the substrate. 製造過程におけるこのような短絡線SHgは陽極化成時の給電と、配向膜OR Such short-circuit line SHg in the manufacturing process and feeding during anodizing, the alignment film OR
I1のラビング時等の静電破壊防止に役立つ。 It helps to prevent electrostatic breakdown, such as when I1 rubbing.

【0057】《ドレイン端子DTM》図10は映像信号線DLからその外部接続端子DTMまでの接続を示す図であり、(A)はその平面を示し、(B)は(A)のB [0057] "drain terminal DTM" FIG. 10 is a diagram showing a connection to its external connection terminal DTM from the video signal line DL, (A) shows the plane, B of (B) is (A)
−B切断線における断面を示す。 It shows a cross section taken -B cutting line. なお、同図は図18右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部(又は下端部)に該当する。 Note that this figure corresponds to around 18 upper right, but the orientation of the drawing is are changed for convenience right end direction corresponds to the upper portion of the substrate SUB1 (or lower end).

【0058】TSTdは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。 [0058] TSTd is an external circuit here is a test terminal is not connected, and the width is widened than the wiring portion so that it can contact the probe needles or the like. 同様に、ドレイン端子D Similarly, the drain terminal D
TMも外部回路との接続ができるよう配線部より幅が広げられている。 TM also wider than the wiring portion to allow connection to an external circuit is widened. 検査端子TSTdと外部接続ドレイン端子DTMは上下方向に千鳥状に複数交互に配列され、検査端子TSTdは図に示すとおり基板SUB1の端部に到達することなく終端しているが、ドレイン端子DTM Test terminals TSTd and the external connection drain terminals DTM are arranged in a plurality alternately staggered in the vertical direction, the inspection terminal TSTd is terminates without reaching the end of as the substrate SUB1 shown in the figure, the drain terminal DTM
は、図18に示すように端子群Td(添字省略)を構成し基板SUB1の切断線CT1を越えて更に延長され、 Is further extended beyond the cutting line CT1 of the substrate SUB1 constitute a terminal group Td (suffix omitted) as shown in FIG. 18,
製造過程中は静電破壊防止のためその全てが互いに配線SHdによって短絡される。 During the manufacturing process, all that prevent electrostatic breakdown are short-circuited by each other wiring SHd. 検査端子TSTdが存在する映像信号線DLのマトリクスを挟んで反対側にはドレイン接続端子が接続され、逆にドレイン接続端子DTM Inspection drain connection terminal is connected to the opposite side of the matrix of the video signal lines DL terminal TSTd is present, the drain connection terminal DTM conversely
が存在する映像信号線DLのマトリクスを挟んで反対側には検査端子が接続される。 There is on the opposite side across the matrix of the video signal lines DL present are connected test terminals.

【0059】ドレイン接続端子DTMは前述したゲート端子GTMと同様な理由でCr層g1及びITO層d1 [0059] The drain connection terminal DTM Cr layer g1 and ITO layer for the same reason and the gate terminal GTM described above is d1
の2層で形成されており、ゲート絶縁膜GIを除去した部分で映像信号線DLと接続されている。 It is formed of two layers of, and is connected to the video signal line DL at a portion where the removal of the gate insulating film GI. ゲート絶縁膜GIの端部上に形成された半導体層ASはゲート絶縁膜GIの縁をテーパ状にエッチングするためのものである。 The semiconductor layer AS formed over the end portion of the gate insulating film GI is to etch the edge of the gate insulating film GI in a tapered shape. 端子DTM上では外部回路との接続を行うため保護膜PSV1は勿論のこと取り除かれている。 Protective film PSV1 for connection to the external circuit on the terminal DTM has been removed of course. AOは前述した陽極酸化マスクでありその境界線はマトリクス全体をを大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分には層g2が存在しないのでこのパターンは直接は関係しない。 AO is anodic an oxidation mask the boundary line mentioned above is formed so as to surround a large whole matrix, but the left side from the boundary line in the figure is covered with the mask, the layer g2 in uncovered part in this FIG. this pattern is not directly involved because it does not exist.

【0060】マトリクス部からドレイン端子部DTMまでの引出配線は図19の(C)部にも示されるように、 [0060] As lead-out lines from the matrix portion to the drain terminal portion DTM is also shown in (C) of FIG. 19,
ドレイン端子部DTMと同じレベルの層d1,g1のすぐ上に映像信号線DLと同じレベルの層d2,d3がシールパターンSLの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いAl層d3を保護膜PSV1やシールパターンSLでできるだけ保護する狙いである。 The same level layer d2, d3 of the video signal line DL just above the drain terminal portion layer at the same level as the DTM d1, g1 is in the middle until the stacked structure of the seal pattern SL, which is the disconnection probability minimizing the a aim as much as possible protected Densawa easily Al layer d3 protective film PSV1 and the seal pattern SL.

【0061】《保持容量素子Caddの構造》透明画素電極ITO1は、薄膜トランジスタTFTと接続される端部と反対側の端部において、隣りの走査信号線GLと重なるように形成されている。 [0061] "holding capacitor Cadd structure" transparent pixel electrode ITO1, in the end opposite to the end connected to the thin film transistor TFT, is formed so as to overlap the scanning signal lines GL of the next. この重ね合わせは、図1、 This superposition, as shown in FIG. 1,
図3からも明らかなように、透明画素電極ITO1を一方の電極PL2とし、隣りの走査信号線GLを他方の電極PL1とする保持容量素子(静電容量素子)Caddを構成する。 As it is apparent from FIG. 3, the transparent pixel electrode ITO1 as one electrode PL2, constitute the holding capacitor element to the scanning signal line GL of the next to the other electrode PL1 (capacitive element) Cadd. この保持容量素子Caddの誘電体膜は、薄膜トランジスタTFTのゲート絶縁膜として使用される絶縁膜GIおよび陽極酸化膜AOFで構成されている。 The dielectric film of the holding capacitor Cadd is formed of an insulating film GI and the anodic oxide film AOF is used as a gate insulating film of the thin film transistor TFT.

【0062】保持容量素子Caddは、図5からも明らかなように、走査信号線GLの第2導電膜g2の幅を広げた部分に形成されている。 [0062] holding capacitor Cadd is, as is apparent from FIG. 5, are formed in the width widened portion of the second conductive film g2 of the scanning signal lines GL. なお、映像信号線DLと交差する部分の第2導電膜g2は映像信号線DLとの短絡の確率を小さくするため細くされている。 Here, the second conductive film g2 of the portion intersecting the video signal lines DL is narrow to minimize the probability of short-circuit between the video signal line DL.

【0063】保持容量素子Caddの電極PL1の段差部において透明画素電極ITO1が断線しても、その段差をまたがるように形成された第2導電膜d2および第3 [0063] Also the transparent pixel electrode ITO1 at the stepped portion of the electrode PL1 of the holding capacitor Cadd is broken, the second conductive film d2 and third formed to extend over the step
導電膜d3で構成された島領域によってその不良は補償される。 Its defect is compensated by the island area composed of the conductive film d3.

【0064】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図11に示す。 [0064] "display overall equivalent circuit" equivalent circuit of the display matrix portion and a wiring view of its peripheral circuit shown in FIG. 11.
同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。 FIG is a circuit diagram, is drawn to correspond to the actual geometric arrangement. ARは複数の画素を二次元状に配列したマトリクス・アレイである。 AR is a matrix array in which a plurality of pixels two-dimensionally.

【0065】図中、Xは映像信号線DLを意味し、添字G、BおよびRがそれぞれ緑、青および赤画素に対応して付加されている。 [0065] In the figure, X is mean video signal lines DL, subscripts G, B and R are added respectively corresponding to green, blue and red pixels. Yは走査信号線GLを意味し、添字1,2,3,…,endは走査タイミングの順序に従って付加されている。 Y means scanning signal lines GL, subscripts 1,2,3, ..., end are added in accordance with the sequence of the scanning timing.

【0066】映像信号線X(添字省略)は交互に上側(または奇数)映像信号駆動回路He、下側(または偶数)映像信号駆動回路Hoに接続されている。 [0066] The video signal lines X (suffix omitted) are alternately connected to the upper (or odd) video signal driver circuit He, on the lower side (or even) video signal driving circuit Ho.

【0067】走査信号線Y(添字省略)は垂直走査回路Vに接続されている。 [0067] scanning signal lines Y (suffix omitted) are connected to a vertical scanning circuit V.

【0068】SUPは1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に交換する回路を含む回路である。 [0068] SUP is CRT (cathode ray tube) information TFT liquid crystal display device for from one power supply circuit for obtaining a plurality of dividing the stabilized voltage source from the voltage source and the host (host processor) a circuit including a circuit for exchanging the information of use.

【0069】《保持容量素子Caddの等価回路とその動作》図1に示される画素の等価回路を図12に示す。 [0069] Figure 12 shows an equivalent circuit of the pixel shown "equivalent circuit of the storage capacitor Cadd and operations" in FIG. 図12において、Cgsは薄膜トランジスタTFTのゲート電極GTとソース電極SD1との間に形成される寄生容量である。 In FIG. 12, Cgs is a parasitic capacitance formed between the gate electrode GT and the source electrode SD1 of the thin-film transistor TFT. 寄生容量Cgsの誘電体膜は絶縁膜GIおよび陽極酸化膜AOFである。 The dielectric film of the parasitic capacitance Cgs is the insulating film GI and the anodic oxide film AOF. Cpixは透明画素電極ITO Cpix the transparent pixel electrode ITO
1(PIX)と共通透明画素電極ITO2(COM)との間に形成される液晶容量である。 A liquid crystal capacitance formed between the 1 (PIX) and the common transparent pixel electrode ITO2 (COM). 液晶容量Cpixの誘電体膜は液晶LC、保護膜PSV1および配向膜ORI The dielectric film of the liquid crystal capacitance Cpix LCD LC, protective film PSV1 and the alignment film ORI
1、ORI2である。 1, is a ORI2. Vlcは中点電位である。 Vlc is a middle point potential.

【0070】保持容量素子Caddは、薄膜トランジスタTFTがスイッチングするとき、中点電位(画素電極電位)Vlcに対するゲート電位変化ΔVgの影響を低減するように働く。 [0070] holding capacitor Cadd when the thin film transistor TFT is switched, it acts to reduce the influence of the gate potential change ΔVg for mid-point potential (pixel electrode potential) Vlc. この様子を式で表すと、次式のようになる。 Expressing this situation by the formula, the following equation.

【0071】 ΔVlc={Cgs/(Cgs+Cadd+Cpix)}×ΔVg ここで、ΔVlcはΔVgによる中点電位の変化分を表わす。 [0071] ΔVlc = {Cgs / (Cgs + Cadd + Cpix)} × ΔVg Here, DerutaVlc represents the change in the midpoint potential by [Delta] Vg. この変化分ΔVlcは液晶LCに加わる直流成分の原因となるが、保持容量Caddを大きくすればする程、その値を小さくすることができる。 This variation ΔVlc causes the DC component to be added to the liquid crystal LC, larger the storage capacitor Cadd, it is possible to reduce the value. また、保持容量素子C The holding capacitor C
addは放電時間を長くする作用もあり、薄膜トランジスタTFTがオフした後の映像情報を長く蓄積する。 add functions to elongate the discharge time and stores the video information for a long after the thin film transistor TFT is turned off. 液晶LCに印加される直流成分の低減は、液晶LCの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。 The DC component to be applied to the liquid crystal LC can improve the lifetime of the liquid crystal LC, it is possible to reduce the so-called sticking the previous image remains at the time of switching the liquid crystal display screen.

【0072】前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD1、ドレイン電極SD2とのオーバラップ面積が増え、従って寄生容量Cgsが大きくなり、中点電位Vlcはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。 [0072] As described above, minute gate electrode GT is large to cover the complete i-type semiconductor layer AS, the source electrode SD1, increasing overlap area between the drain electrode SD2, thus the parasitic capacitance Cgs is increased , midpoint potential Vlc reverse effect easily affected by the gate (scanning) signal Vg is generated. しかし、保持容量素子Caddを設けることによりこのデメリットも解消することができる。 However, by providing the holding capacitor Cadd can be eliminated even this disadvantage.

【0073】保持容量素子Caddの保持容量は、画素の書込特性から、液晶容量Cpixに対して4〜8倍(4・C [0073] retention capacitance of the storage capacitor Cadd is from the writing characteristic of the pixel, 4-8 times the liquid crystal capacitance Cpix (4 · C
pix<Cadd<8・Cpix)、寄生容量Cgsに対して8〜3 pix <Cadd <8 · Cpix), 8~3 against parasitic capacity Cgs
2倍(8・Cgs<Cadd<32・Cgs)程度の値に設定する。 Double set to a value of (8 · Cgs <Cadd <32 · Cgs) about.

【0074】《保持容量素子Cadd電極線の結線方法》 [0074] "connection method of the holding capacitor Cadd electrode wire"
保持容量電極線としてのみ使用される初段の走査信号線GL(Y 0 )は、図11に示すように、共通透明画素電極ITO2(Vcom)と同じ電位にする。 The first stage of the scanning signal lines GL, which is used only as a storage capacitor electrode line (Y 0), as shown in FIG. 11, the same potential as the common transparent pixel electrode ITO2 (Vcom). 図18の例では、初段の走査信号線は端子GT0、引出線INT、端子DT0及び外部配線を通じて共通電極COMに短絡される。 In the example of FIG. 18, the first stage of the scanning signal line terminal GT0, lead wire INT, is short-circuited to the common electrode COM through the terminal DT0 and external wiring. 或いは、初段の保持容量電極線Y 0は最終段の走査信号線Yendに接続、Vcom以外の直流電位点(交流接地点)に接続するかまたは垂直走査回路Vから1つ余分に走査パルスY 0を受けるように接続してもよい。 Alternatively, the first stage of the storage capacitor electrode line Y 0 is connected to the scanning signal line Yend of the final stage, one or from the vertical scanning circuit V is connected to a DC potential point other than Vcom (AC ground point) extra scan pulse Y 0 a may be connected to receive.

【0075】《テープキャリアパッケージTCP》図4 [0075] "tape carrier package TCP" Figure 4
0は走査信号駆動回路Vや映像信号駆動回路He,Ho 0 scan signal drive circuit V and the video signal driving circuit the He, Ho
を構成する、集積回路チップCHIがフレキシブル配線基板(通称TAB、Tape Automated Bonding)に搭載されたテープキャリアパッケージTCPの平面構造を示す図であり、同図の21−21切断線における断面構造を図21に示す。 Configuring the integrated circuit chip CHI is a flexible wiring board (known as TAB, Tape Automated Bonding) is a diagram showing a planar structure of a tape carrier package TCP mounted in, FIG sectional structure of 21-21 cut line in FIG. It is shown in 21.

【0076】同図において、BF1はポリイミド等からなるベースフィルムであり、集積回路CHIが位置する中央部分には開口が設けられ、また左側には2つの位置決め用開口HLも設けられている。 [0076] In the figure, BF1 is a base film made of polyimide or the like, the central portion integrated circuits CHI are located opening is provided, also are also provided two positioning openings HL on the left. TTBは集積回路C TTB integrated circuit C
HIの入力端子・配線部であり、TTMは集積回路CH An input terminal and wiring portion of the HI, TTM integrated circuit CH
Iの出力端子・配線部であり、例えばCuから成り、それぞれの内側の先端部(通称インナーリード)には集積回路CHIのボンディングパッドPADがいわゆるフェースダウンボンディング法により接続される。 An output terminal and wiring portion of the I, for example, a Cu, the respective inner tip portion (called inner leads) bonding pads PAD of the integrated circuits CHI are connected by a so-called face-down bonding method. 端子TT Terminal TT
B,TTMの外側の先端部(通称アウターリード)はそれぞれ半導体集積回路チップCHIの入力及び出力に対応する。 B, the outer tip of the TTM (called outer leads) correspond to the input and output of the semiconductor integrated circuit chip CHI, respectively. 入力端子TTBのアウターリードの集まりIN Collection IN of the outer lead of the input terminals TTB
Pは図でチップCHIの左辺のボンディングパッドに接続される。 P is connected to the left side of the bonding pads of the chip CHI in FIG. 出力端子TTMのアウターリードの集まりO A collection O of the outer lead of the output terminal TTM
UT1,OUT2,OUT3はそれぞれチップCHIの上辺、右辺、下辺のボンディングパッドに接続される。 UT1, OUT2, OUT3 is the top side of each chip CHI, right, are connected to the bonding pads of the lower side.
SRSは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜であり、平面図では内側境界線SRSと外側境界線SRSの間に形成され、アウターリードやインナーリード部分はそれから露出されている。 SRS is a solder resist film for masking to prevent the solder during soldering not from adhering to unnecessary, in the plan view is formed between the inner boundary line SRS and outer boundary SRS, the outer lead and the inner lead portions It is exposed from it. チップCHI、アウターリード、インナーリード部分はポッティングによりレジンPREで覆われ、チップCHIの能動素子が形成された(ボンディングパッドが形成された)面を湿気やゴミ等から保護され、またチップの接続強度も高められる。 Chip CHI, outer leads, the inner lead part are covered with resin PRE by potting, protected active elements are formed (the bonding pad is formed) surface of the chip CHI from humidity and dust, also the connection strength of the chip also it is enhanced.

【0077】《外部回路との接続構造》図22はテープキャリアパッケージTCPを液晶表示パネルPNLの、 [0077] "connection structure between the external circuit" 22 of the liquid crystal display panel PNL the tape carrier package TCP,
本例では映像信号回路用端子DTMに接続した状態を示す要部断面図である。 In this example is a fragmentary cross-sectional view showing a state of connecting to the terminal DTM for video signal circuit. 端子TTB,TTMの外側のアウターリードはそれぞれ半田付け等によりCRT/TFT Terminals TTB, CRT by the outer leads are respectively soldering the outer TTM / TFT
変換回路・電源回路SUPが搭載されたプリント基板等に、異方性導電膜ACFによって液晶表示パネルPNL Etc. on the printed circuit board the conversion circuit, the power supply circuit SUP mounted, the liquid crystal display panel PNL by anisotropic conductive film ACF
に接続される。 It is connected to. パッケージTCPは、その先端部がパネルPNL側の接続端子DTMを露出した保護膜PSV1 Package TCP is protected its distal end is exposed connection terminals DTM panel PNL side layer PSV1
を覆うようにパネルに接続されており、従って、外部接続端子DTM(GTM)は保護膜PSV1かパッケージTCPの少なくとも一方で覆われるので電触に対して強くなる。 The is connected to the panel to cover, therefore resistant to electrolytic corrosion because the external connection terminal DTM (GTM) is covered with at least one of the protective film PSV1 or the package TCP. シールパターンSLの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂EPX等により保護され、パッケージTCPと上側基板SUB2の間には更にシリコーン樹脂SILが充填され保護が多重化されている。 Clearance outside the upper and lower glass substrates of the seal pattern SL is protected by cleaning after the epoxy resin EPX or the like, is protected further filled silicone resin SIL between the package TCP and the upper substrate SUB2 is multiplexed.

【0078】《製造方法》つぎに、上述した液晶表示装置の基板SUB1側の製造方法について図13〜図15 [0078] "production process" Next, FIGS. 13 to a method for manufacturing the substrate SUB1 side of the liquid crystal display device described above 15
を参照して説明する。 With reference to the description. なお同図において、中央の文字は工程名の略称であり、左側は図2に示す画素部分、右側は図9に示すゲート端子付近の断面形状でみた加工の流れを示す。 Note In the figure, the central character is an abbreviation of step names and the left side pixel portion shown in FIG. 2, the right side shows the flow of processing as viewed in cross section around the gate terminal shown in FIG. 工程Dを除き工程A〜工程Iは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。 Step A~ Step I except Step D obtained by dividing in correspondence with the photographic processing, illustrates the steps which the processing is to remove the photoresist end of after photographic processing any cross-sectional views of respective steps. なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。 Incidentally, it is assumed that a series of operations until the developing it through a selective exposure using a mask from the photoresist coating in this description the photographic processing, a description of repetition avoided. 以下区分けした工程に従って、説明する。 According to the process were divided will be described.

【0079】工程A、図13 7059ガラス(商品名)からなる下部透明ガラス基板SUB1の両面に酸化シリコン膜SIOをディップ処理により設けたのち、500℃、60分間のベークを行なう。 [0079] After the step A, the double-sided silicon oxide film SIO of the lower transparent glass substrate SUB1 made 13 7059 glass (trade name) provided by the dip treatment, 500 ° C., is baked for 60 minutes. 下部透明ガラス基板SUB1上に膜厚が1100Å 1100Å film thickness on the lower transparent glass substrate SUB1
のクロムからなる第1導電膜g1をスパッタリングにより設け、写真処理後、エッチング液として硝酸第2セリウムアンモニウム溶液で第1導電膜g1を選択的にエッチングする。 The first conductive film g1 formed of chromium is provided by sputtering, after photographic processing, selectively etching the first conductive film g1 with ammonium ceric nitrate solution as an etching solution. それによって、ゲート端子GTM、ドレイン端子DTM、ゲート端子GTMを接続する陽極酸化バスラインSHg、ドレイン端子DTMを短絡するバスラインSHd、陽極酸化バスラインSHgに接続された陽極酸化パッド(図示せず)を形成する。 Thereby, the gate terminal GTM, the drain terminal DTM, the gate terminals GTM connecting anodization bus line SHg, bus line SHd short-circuiting the drain terminal DTM, anodized pad connected to the anodized bus line SHg (not shown) to form.

【0080】工程B、図13 膜厚が2800ÅのAl−Pd、Al−Si、Al−S [0080] step B, 13 thickness of 2800Å Al-Pd, Al-Si, Al-S
i−Ti、Al−Si−Cu等からなる第2導電膜g2 i-Ti, the second conductive film made of Al-Si-Cu, etc. g2
をスパッタリングにより設ける。 The provision by sputtering. 写真処理後、リン酸と硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエッチングする。 After photographic processing, selectively etching the second conductive film g2 in a mixed acid solution of phosphoric acid, nitric acid and glacial acetic acid.

【0081】工程C、図13 写真処理後(前述した陽極酸化マスクAO形成後)、3 [0081] Step C, 13 photos processed (aforementioned after the anodic oxidation mask AO formation), 3
%酒石酸をアンモニアによりPH6.25±0.05に調整した溶液をエチレングリコール液で1:9に稀釈した液からなる陽極酸化液中に基板SUB1を浸漬し、化成電流密度が0.5mA/cm 2になるように調整する(定電流化成)。 % Of tartaric acid was adjusted to pH 6.25 ± 0.05 with ammonia solution in ethylene glycol solution 1: 9 to the substrate SUB1 is dipped in the anodizing solution consisting of diluted liquid, anodizing current density of 0.5 mA / cm 2 so as to adjust (constant current Kasei). 次に所定のAl 23膜厚が得られるのに必要な化成電圧125Vに達するまで陽極酸化を行う。 Then anodic oxidation until the formation voltage 125V required for certain of the Al 2 O 3 film thickness is obtained. その後この状態で数10分保持することが望ましい(定電圧化成)。 Then it is desirable to retain a few 10 minutes in this state (constant voltage Kasei). これは均一なAl 23膜を得る上で大事なことである。 This is important for achieving a uniform the Al 2 O 3 film. それによって、導電膜g2を陽極酸化され、 Thereby the conductive film g2 is anodized,
走査信号線GL、ゲート電極GTおよび電極PL1上に膜厚が1800Åの陽極酸化膜AOFが形成される 工程D、図14 プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が2000Åの窒化Si膜を設け、プラズマCVD装置にシランガス、水素ガスを導入して、膜厚が2000Åのi型非晶質Si膜を設けたのち、プラズマCVD装置に水素ガス、ホスフィンガスを導入して、膜厚が300ÅのN(+)型非晶質Si膜を設ける。 Scanning signal lines GL, the process film thickness on the gate electrode GT and the electrode PL1 anodic oxide film AOF of 1800Å is formed D, by introducing ammonia gas, silane gas, nitrogen gas 14 plasma CVD apparatus, the thickness provided Si nitride film of 2000 Å, by introducing silane gas, a hydrogen gas into a plasma CVD apparatus, after the film thickness has an i-type amorphous Si film of 2000 Å, hydrogen gas, and phosphine gas are introduced into the plasma CVD apparatus Te, thickness provided 300Å of N (+) type amorphous Si film.

【0082】工程E、図14 写真処理後、ドライエッチングガスとしてSF 6 、CC [0082] Step E, after 14 photographic processing, SF 6, CC as a dry etching gas
4を使用してN(+)型非晶質Si膜、i型非晶質Si Use l 4 N (+) type amorphous Si film, i-type amorphous Si
膜を選択的にエッチングすることにより、i型半導体層ASの島を形成する。 By selectively etching the film to form an island of the i-type semiconductor layer AS.

【0083】工程F、図14 写真処理後、ドライエッチングガスとしてSF 6を使用して、窒化Si膜を選択的にエッチングする。 [0083] Step F, after 14 photographic processing, using the SF 6 as a dry etching gas to selectively etch the Si nitride film.

【0084】工程G、図15 膜厚が1400ÅのITO膜からなる第1導電膜d1をスパッタリングにより設ける。 [0084] Step G, Fig 15 thickness is provided by sputtering a first conductive film d1 made of an ITO film of 1400 Å. 写真処理後、エッチング液として塩酸と硝酸との混酸液で第1導電膜d1を選択的にエッチングすることにより、ゲート端子GTM、ドレイン端子DTMの最上層および透明画素電極ITO1 After photographic processing, by selectively etching the first conductive film d1 in the mixed acid solution of hydrochloric acid and nitric acid as an etchant, the gate terminals GTM, the uppermost layer and the transparent pixel electrode of the drain terminal DTM ITO1
を形成する。 To form.

【0085】工程H、図15 膜厚が600ÅのCrからなる第2導電膜d2をスパッタリングにより設け、さらに膜厚が4000ÅのAl− [0085] Step H, Fig. 15 thickness is provided by sputtering a second conductive film d2 made of Cr of 600 Å, further thickness of 4000 Å Al-
Pd、Al−Si、Al−Si−Ti、Al−Si−C Pd, Al-Si, Al-Si-Ti, Al-Si-C
u等からなる第3導電膜d3をスパッタリングにより設ける。 A third conductive film d3 made of u like provided by sputtering. 写真処理後、第3導電膜d3を工程Bと同様な液でエッチングし、第2導電膜d2を工程Aと同様な液でエッチングし、映像信号線DL、ソース電極SD1、ドレイン電極SD2を形成する。 After photographic processing, the third conductive film d3 is etched in step B and similar liquid, the second conductive film d2 is etched in the same liquid and the step A, the video signal lines DL, the source electrode SD1, the drain electrode SD2 formed to. つぎに、ドライエッチング装置にCCl 4 、SF 6を導入して、N(+)型非晶質S Then, by introducing CCl 4, SF 6 dry etching apparatus, N (+) type amorphous S
i膜をエッチングすることにより、ソースとドレイン間のN(+)型半導体層d0を選択的に除去する。 By etching the i layer, to selectively remove the N (+) type semiconductor layer d0 between the source and the drain.

【0086】工程I、図15 プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が1μmの窒化Si膜を設ける。 [0086] Step I, ammonia gas 15 plasma CVD apparatus, silane gas, and nitrogen gas are introduced into the thickness provided nitride Si film of 1 [mu] m. 写真処理後、ドライエッチングガスとしてSF 6を使用した写真蝕刻技術で窒化Si膜を選択的にエッチングすることによって、保護膜PSV1を形成する。 After photographic processing, by selectively etching the Si nitride film in photolithography technique using SF 6 as a dry etching gas to form a protective film PSV1.

【0087】《液晶表示モジュールの全体構成》図23 [0087] "the entire structure of a liquid crystal display module" 23
は、液晶表示モジュールMDLの分解斜視図であり、各構成部品の具体的な構成は図24〜図39に示す。 Is an exploded perspective view of a liquid crystal display module MDL, specific configuration of each component is shown in FIGS. 24 to 39.

【0088】SHDは金属板から成るシールドケース(=メタルフレーム)、LCWは液晶表示窓、PNLは液晶表示パネル、SPBは光拡散板、MFRは中間フレーム、BLはバックライト、BLSはバックライト支持体、LCAは下側ケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールMDLが組み立てられる。 [0088] SHD is a shield case made of a metal plate (= metal frame), LCW is a liquid crystal display window, PNL is a liquid crystal display panel, SPB is a light diffuser plate, MFR intermediate frame, BL is the backlight, BLS backlight support body, LCA is a lower case, the module MDL is assembled members are stacked in the arrangement relation of the upper and lower as shown in FIG.

【0089】モジュールMDLは、下側ケースLCA、 [0089] module MDL is, the lower casing LCA,
中間フレームMFR、シールドケースSHDの3種の保持部材を有する。 Intermediate frame MFR, having three holding members of the shield case SHD. これらの3部材はそれぞれ略箱状を成し、上記記載順に重箱式に積み重ねられ、シールドケースSHDによって各部品を搭載した他の2部材を保持する構成になっている。 Each of these 3 members forms a substantially box-shaped, stacked nest of boxes formula above the order has a structure for holding the other of the two members mounted with the components by the shield case SHD. 表示パネルPNLと光拡散板SP Display panel PNL and the light diffusion plate SP
Bは一旦中間フレームMFR上に置くことができ、4本のバックライト(冷陰極螢光管)BLを支持するバックライト支持体BLSは下側ケースLCA上に一旦置くことができる。 B once can put on the intermediate frame MFR, the backlight support BLS for supporting the four backlight (cold cathode fluorescent tube) BL can be placed temporarily on the lower case LCA. 従って、下側ケースLCAと中間フレームMFRの2部材にそれぞれ必要な部品を実装しながらこの2部材をひっくり返すことなく積み重ねて製造することができるので、製造を容易に行うことができ、組立性が良く、信頼性の高い装置を提供できる利点がある。 Accordingly, it is possible to manufacture stacked without flipping the two members while implementing each necessary parts to two members of the lower case LCA and the intermediate frame MFR, can be performed easily manufactured, assembled with well, there is an advantage that can provide a highly reliable device. これが本モジュールの1つの大きな特徴である。 This is a major feature of one of the modules.

【0090】以下、各部材について詳しく説明する。 [0090] In the following, it will be described in detail each of the members.

【0091】《シールドケースSHD》図24は、シールドケースSHDの上面、前側面、後側面、右側面、左側面を示す図であり、図25は、シールドケースSHD [0091] "shield case SHD" Figure 24, the upper surface of the shield case SHD, front side, rear side, right side, a view showing the left side, FIG. 25, the shield case SHD
を斜め上方からみたときの斜視図である。 Which is a perspective view as viewed obliquely from above.

【0092】シールドケース(メタルフレーム)SHD [0092] shield case (metal frame) SHD
は、1枚の金属板をプレス加工技術により、打ち抜きや折り曲げ加工により作製される。 Is by pressing technique one metal plate is manufactured by stamping and bending. LCWは表示パネルP LCW the display panel P
NLを視野に露出する開口を示し、以下表示窓と称す。 NL and shows the opening exposing the field, hereinafter referred to as the display window.

【0093】CLは中間フレームMFR固定用爪(全部で19個)、FKは下側ケースLCA固定用フック(全部で9個)であり、シールドケースSHDに一体に設けられている。 [0093] CL is (19 in total) middle frame MFR lock bar, FK is lower casing LCA fastening hook (9 in total), is provided integrally with the shield case SHD. 図に示された状態の固定用爪CLは組立て時、それぞれ内側に折り曲げられて中間フレームMFR When the fixing claws CL in the state shown assembled in FIG., The middle frame MFR bent respectively inwardly
に設けられた四角い固定用爪穴CLH(図27の各側面図参照)に挿入される。 It is inserted into the square fixing Tsumeana CLH provided (see the side view of FIG. 27) to. これにより、シールドケースS As a result, the shield case S
HDが表示パネルPNL等を保持・収納する中間フレームMFRを保持し、両者がしっかりと固定される。 HD holds the middle frame MFR for holding and accommodating the display panel PNL and the like, they are firmly fixed. 固定用フックFKは、それぞれ下側ケースLCAに設けた固定用突起FKP(図34の各側面図参照)に嵌合される。 Fixing hooks FK is fitted to the fixing projections FKP provided in the lower case LCA respectively (see the side view of FIG. 34). これにより、シールドケースSHDがバックライトBL、バックライト支持体BLS等を保持・収納する下側ケースLCAを保持し、両者がしっかりと固定される。 Thus, holding the lower case LCA of the shield case SHD is holding and accommodating the backlight BL, a backlight support BLS like, they are firmly fixed. なお、中間フレームMFRと下側ケースLCAとは周縁部において嵌合し、また、シールドケースSHDは中間フレームMFRに被覆・嵌合し、3部材は合体するようになっている。 Note that the intermediate frame MFR and the lower case LCA fitted at the periphery, the shield case SHD is covered-fitted to the intermediate frame MFR, 3 member is adapted to coalesce. また、表示パネルPNLの上面および下面の表示に影響を与えない四方の縁周囲には薄く細長い長方形状のゴムスペーサ(ゴムクッション。図示省略)が設けられている。 Also, elongated rectangular rubber spacer thin around the edge of the square that does not affect the display of the upper and lower surfaces of the display panel PNL (the rubber cushion. Not shown) is provided. 上面側のゴムスペーサは、表示パネルPNLとシールドケースSHDとの間に介在され、下面側のゴムスペーサは、表示パネルPNLと中間フレームMFR及び光拡散板SPBとの間に介在される。 Rubber spacer on the upper surface side is interposed between the display panel PNL and the shield case SHD, rubber spacers on the lower surface side may be interposed between the display panel PNL and the middle frame MFR and the light diffusion plate SPB. これらのゴムスペーサの弾性を利用して、シールドケースSHDを装置内部方向に押し込むことにより固定用フックFKが固定用突起FKPにかかり、両固定用部材がストッパとして機能し、さらに、固定用爪CLが折り曲げられ、爪穴CLHに挿入されて、シールドケースSHDにより中間フレームMFRと下側ケースLCAが固定され、モジュール全体が一体となってしっかりと保持され、他の固定用部材が不要である。 By utilizing the elasticity of these rubber spacer, fixing hooks FK by pushing the shield case SHD access the internal direction is applied to the fixing projections FKP, both the fixing member functions as a stopper, and further, fixing claws CL is folded, is inserted into Tsumeana CLH, intermediate frame MFR and the lower case LCA is fixed by the shield case SHD, the entire module is firmly held together, other fixing member is not required. 従って、組立が容易で製造コストを低減できる。 Therefore, the manufacturing cost can be reduced easily assembled. また、機械的強度が大きく、耐振動衝撃性を向上でき、装置の信頼性を向上できる。 Further, the mechanical strength is large, can be improved vibration resistance and impact resistance, it is possible to improve the reliability of the device. また、固定用爪CLと固定用フックFKは取り外しが容易なため(固定用爪CLの折り曲げを延ばし、固定用フックFKを外すだけ)、3部材の分解・組立が容易なので、修理が容易で、バックライトBLの交換も容易である(バックライト交換などで外す率が大きい下側ケースLCAの固定用フックFKの方が固定用爪CLより取り外し易くなっている)。 Further, fixing hooks FK and the fixing claws CL is detached because it is easy (to extend the bending of the fixing claws CL, only by removing the fixing hooks FK), their ease of disassembly and assembly of 3 members, is easy to repair , replacement of the backlight BL is easy (towards the fixing hooks FK lower rate of removing by a backlight replacement is larger side case LCA is made easier removal of the fixed claws CL). なお、本モジュールでは下側ケースLCAと中間フレームMFRは上記固定用部材による取付けの他、それぞれ4個ずつ設けた下側ケースLCAのねじ穴が設けられた貫通孔LHL(図34〜 Incidentally, the lower case LCA and the intermediate frame MFR in this module other attachment by the fixing member, a through hole LHL the screw holes of the lower case LCA provided four each respectively provided (FIG. 34
図36参照)と中間フレームMFRのねじ穴MVH(図28参照)とねじにより更にねじ止めされている。 It is further screwed by reference Figure 36) and the threaded hole MVH intermediate frame MFR (see Fig. 28) screws.

【0094】COHは共通貫通穴である。 [0094] COH is common through-hole. 共通貫通穴C Common through hole C
OHは、このシールドケースSHDの他、表示パネルP OH, in addition to the shield case SHD, display panel P
NLの駆動回路基板PCB1、中間フレームMFRの駆動回路基板PCB2、中間フレームMFR、下側ケースLCAに2個ずつ共通して(同じ平面位置に)設けられた貫通穴で、製造時、固定して立てたピンに下側ケースLCAから順に各共通貫通穴COHを挿入して各部品を実装していくことにより、各部材・各部品の相対位置を精度良く設定するためのものである。 NL of the drive circuit board PCB1, the drive circuit board PCB2 of the intermediate frame MFR, the intermediate frame MFR, (in the same plane position) common to two on the lower case LCA in a through hole provided, during manufacture, fixed by the lower case LCA continue to implement each by inserting the common through holes COH components sequentially to a pin erected, it is for setting the relative position of each member, each part accurately. また、当該モジュールMDLをパソコン等の応用製品に実装するとき、この共通貫通穴COHを位置決めの基準とすることができる。 Further, when mounting the module MDL applications product such as a personal computer, it can be a reference for positioning the common through hole COH.

【0095】FGは金属性シールドケースSHDと一体に形成された6個のフレームグランドで、シールドケースSHDに開けられた「コ」の字状の開口、換言すれば、四角い開口部中に延びた細長い突起部により構成される。 [0095] FG in six frame ground that is integrally formed with a metallic shielding case SHD, shaped openings bored in the shielding case SHD "U", in other words, extending into the square opening constituted by the elongated projections. この細長い突起部が、それぞれ装置内部へ向かう方向に折り曲げられ、表示パネルPNLの駆動回路基板PCB1のグランドラインが接続されたフレームグランドパッドFGP(図26)に半田付けにより接続された構造になっている。 The elongated protrusion, bent in the direction respectively toward the apparatus interior, in a connected structure by soldering to the frame ground pads FGP to a ground line of the driving circuit board PCB1 is connected to the display panel PNL (Figure 26) there.

【0096】《表示パネルPNLと駆動回路基板PCB [0096] and "display panel PNL drive circuit board PCB
1》図26は、図16等に示した表示パネルPNLに駆動回路を実装した状態を示す上面図である。 1 "Figure 26 is a top view showing a state of mounting the driving circuit on the display panel PNL shown in FIG. 16 or the like.

【0097】CHIは表示パネルPNLを駆動させる駆動ICチップ(下側の3個は垂直走査回路側の駆動IC [0097] CHI is three drive IC chips (the lower driving the display panel PNL vertical scanning circuit side of the drive IC
チップ、左右の6個ずつは映像信号駆動回路側の駆動I Chips, of each six left and right video signal driving circuit side drive I
Cチップ)である。 It is a C chip). TCPは図21、図22で説明したように駆動用ICチップCHIがテープ オートメイティド ボンディング法(TAB)により実装されたテープキャリアパッケージ、PCB1はそれぞれTCPやコンデンサCDS等が実装されたPCB(プリンテッド TCP is 21, a tape carrier package on which a driving IC chip CHI as described is mounted by tape automated tee de bonding method (TAB) in FIG. 22, PCB PCB1 is that is such as TCP and capacitors CDS respectively mounted (purine Ted
サーキット ボード)から成る駆動回路基板で、3つに分割されている。 In the drive circuit board consisting of a circuit board), it is divided into three. FGPはフレームグランドパッドである。 FGP is a frame ground pad. FCは下側の駆動回路基板PCB1と左側の駆動回路基板PCB1、および下側の駆動回路基板PCB1と右側の駆動回路基板PCB1とを電気的に接続するフラットケーブルである。 FC is a flat cable connecting the lower driver circuit board PCB1 and the left driver circuit substrate PCB1, and a lower driver circuit board PCB1 and the right drive circuit board PCB1 electrically. フラットケーブルFCとしては図に示すように、複数のリード線(りん青銅の素材にSn As shown in FIG. The flat cable FC, Sn to the plurality of lead wires (of phosphor bronze material
鍍金を施したもの)をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。 That has been subjected to plating) was sandwiched between the striped polyethylene layer and a polyvinyl alcohol layer to use those supported.

【0098】《駆動回路基板PCB1》駆動回路基板P [0098] "drive circuit board PCB1" drive circuit board P
CB1は、図26に示すように、3個に分割され、表示パネルPNLの回りに「コ」字状に配置され、2個のフラットケーブルFCによってそれぞれ電気的、機械的に接続されている。 CB1, as shown in FIG. 26, is divided into three, are disposed around the "U" shape of the display panel PNL, electrical respectively by two flat cable FC, it is mechanically connected. 駆動回路基板PCB1は分割されているので、表示パネルPNLと駆動回路基板PCB1との熱膨張率の差により駆動回路基板PCB1の長軸方向に生じる応力(ストレス)がフラットケーブルFCの箇所で吸収され、接続強度が弱いテープキャリアパッケージTCPテープの出力リード(図21、図22のTTM) Since the drive circuit board PCB1 is divided, stress generated in the longitudinal direction of the display panel PNL and drive circuit thermal expansion factor of the drive circuit board by the difference PCB1 with the substrate PCB1 (stress) is absorbed at a point of the flat cable FC , connection strength is weak tape carrier package TCP tape output leads (Fig. 21, TTM in Figure 22)
と表示パネルの外部接続端子DTM(GTM)の剥がれが防止でき、熱に対するモジュールの信頼性を向上できる。 And can prevent peeling of the external connection terminals DTM of the display panel (GTM), you can improve the reliability of the module against heat. このような基板の分割方式は、更に、1枚の「コ」 Division of such a substrate further, the one "U"
の字状基板に比べて、それぞれが矩形上の単純な形状であるので1枚の基板材料から多数枚の基板PCB1が取得できプリント基板材料の利用率が高くなり、部品・材料費が低減できる(本実施例の場合は約50%に低減) Compared to the shape the substrate, each utilization can get large number of substrates PCB1 from one substrate material PCB material is increased because it is simple shape on a rectangular, parts and material cost can be reduced (in this embodiment reduced to approximately 50%)
効果が有る。 Effect there. なお、駆動回路基板PCB1は、PCBの代わりに柔軟なFPC(フレキシブル プリンティド サーキット)を使用すると、FPCはたわむのでリード剥がれ防止効果をいっそう高めることができる。 The driving circuit board PCB1, the use of flexible FPC in place of PCB (flexible Purintido Circuit), FPC can increase further the effect of preventing lead peeling so deflected. また、分割しない一体型の「コ」の字状のPCBを用いることもでき、その場合は工数の低減、部品点数削減による製造工程管理の単純化、PCB間接続ケーブルの廃止による信頼性向上に効果が有る。 It is also possible to use a shaped PCB of the "U" integral undivided, reduction in case the number of steps, simplifying the production process control by reducing the number of parts, the reliability improvement by elimination of PCB interconnection cable effect there.

【0099】3個に分割された各駆動回路基板PCB1 [0099] Each driving circuit board is divided into three PCB1
の各グランドラインに接続されたフレームグランドパッドFGPは、図26に示すように、各基板毎に2個ずつ合計6個設けてある。 Frame ground pads FGP connected to each ground line, as shown in FIG. 26, are total of 6 provided two on each substrate. 駆動回路基板PCB1が複数に分割されている場合、直流的には駆動回路基板のうち少なくとも1ヶ所がフレームグランドに接続されていれば、 When the driving circuit board PCB1 is divided into a plurality, the direct current when at least one position of the driving circuit board is connected to the frame ground,
電気的な問題は起きないが、高周波領域ではその箇所が少ないと、各駆動回路基板の特性インピーダンスの違い等により電気信号の反射、グランドラインの電位が振られる等が原因で、EMI(エレクトロ マグネティック Electrical problems are not occurred, when in a high frequency region is less that point, the reflection of an electric signal by the difference or the like of the characteristic impedance of the drive circuit board, etc., because the potential of the ground line is swung, EMI (Electro Magnetic
インタフィアレンス)を引き起こす不要な輻射電波の発生ポテンシャルが高くなる。 Generating potential of unwanted radiation wave causing inter Fear Reference) increases. 特に、薄膜トランジスタを用いたモジュールMDLでは、高速のクロックを用いるので、EMI対策が難しい。 In particular, the module MDL using a thin film transistor, since using a high-speed clock is difficult EMI countermeasure. これを防止するために、複数に分割された各駆動回路基板PCB1毎に少なくとも1ヶ所、本実施例では2ヶ所でグランド配線(交流接地電位)をインピーダンスが十分に低い共通のフレーム(すなわち、シールドケースSHD)に接続する。 To prevent this, at least one place for each drive circuit board PCB1 that is divided into a plurality, the ground wiring (AC ground potential) the impedance is sufficiently low common frame in two places this embodiment (i.e., the shield be connected to the case SHD). これにより、高周波領域におけるグランドラインが強化されるので、全体で1ヶ所だけシールドケースSHDに接続した場合と比較すると、本実施例の6ヶ所の場合は輻射の電界強度で5dB以上の改善が見られた。 Thus, since the ground line in the high-frequency region is enhanced, as compared with the case connected only to the shield case SHD whole one place, the case of six locations of the embodiment seen improvements over 5dB at electric field intensity of the radiation obtained.

【0100】シールドケースSHDのフレームグランドFGは、金属の細長い突起部で構成され、折り曲げることにより容易に表示パネルPNLのフレームグランドパッドFGPに接続でき、接続用の特別のワイヤ(リード線)が不要である。 [0100] frame ground FG of the shield case SHD is constituted by an elongate protrusion of the metal, can be easily connected to a frame ground pad FGP of the display panel PNL by bending, special wire (lead wire) is not required for connection it is. また、フレームグランドFGを介してシールドケースSHDと駆動回路基板PCB1とを機械的にも接続できるので、駆動回路基板PCB1の機械的強度も向上できる。 Further, since the shield case SHD and the drive circuit board PCB1 may mechanically connected via a frame ground FG, the mechanical strength of the driving circuit board PCB1 can be improved.

【0101】《中間フレームMFR》図27は、中間フレームMFRの上面図、前側面図、後側面図、右側面図、左側面図、図28は、中間フレームMFRの下面図、図29は、中間フレームMFRの上面側から見た斜視図である。 [0102] "intermediate frame MFR" 27 is a top view of the intermediate frame MFR, front side view, a rear side view, right side view, left side view, FIG. 28 is a bottom view of the intermediate frame MFR, 29, is a perspective view from the upper surface side of the intermediate frame MFR.

【0102】中間フレームMFRは駆動回路基板PCB [0102] middle frame MFR is a driving circuit board PCB
1と一体に構成された液晶表示部LCD、光拡散板SP The liquid crystal display unit LCD configured to 1 integrally, the light diffusing plate SP
B、L字形の駆動回路基板PCB2の保持部材である。 B, and the holding member of the drive circuit board PCB2 L-shaped.

【0103】BLWはバックライトBLの光を液晶表示部LCDへ取り込むためのバックライト光取り入れ窓で、ここに光拡散板SPBが載置・保持される。 [0103] BLW a backlight incorporating a window for taking in light of the backlight BL to a liquid crystal display unit LCD, a wherein the light diffusion plate SPB is placed and held in. SPB SPB
Sは、光拡散板SPBの保持部である。 S is a holding portion of the light diffuser plate SPB. RDWは放熱穴、CWは外部と接続されるコネクタ用の切欠きである。 RDW is blind hole, CW is a notch for the connector to be connected to the external. MVHは4個のねじ穴であり、このねじ穴MVHと下側ケースLCAの貫通穴LHL(図34〜図36参照)を介して図示しないねじにより下側ケースLCAと中間フレームMFRとが固定される。 MVH is four screw holes, and a lower case LCA and middle frame MFR is fixed by the screw hole MVH and the lower case LCA through hole LHL (not shown) via a (see FIGS. 34 36) screw that. CLHはシールドケースSHDの固定用爪CLが挿入される固定用爪穴である(図27の各側面図、図29参照)。 CLH is a fixed claw hole fixing claws CL of the shield case SHD are inserted (see the side view of FIG. 27, FIG. 29). 2HLは駆動回路基板PCB2(図30参照)の固定用穴で、ナイロンリベット等の止め具が挿入される。 2HL the fixing holes of the drive circuit board PCB 2 (see FIG. 30), fasteners such as nylon rivets are inserted. L字形の駆動回路基板PCB2は図27の中間フレームMFRの上面図の右および下の縁のL字領域に配置される。 Drive circuit board PCB2 of L-shaped are arranged in an L-region of the right and bottom edges of a top view of the middle frame MFR in Figure 27. なお、中間フレームMFRは、バックライト支持体BLS、下側ケースLCAと同じ白色の合成樹脂により形成されている。 The intermediate frame MFR backlight support BLS, are made of the same white synthetic resin and lower case LCA.
また、中間フレームMFRは、合成樹脂で作られているので、駆動回路基板PCB1および駆動回路基板PCB The intermediate frame MFR is because it is made of synthetic resin, the drive circuit board PCB1 and the drive circuit board PCB
2の絶縁上有利である。 It is on the second insulating advantageous.

【0104】《光拡散板SPB》光拡散板SPB(図2 [0104] "light diffusion plate SPB" light diffusion plate SPB (Fig. 2
3参照)は、中間フレームMFRのバックライト光取り入れ窓BLWの四方の周縁部に設けられた保持部SPB 3 reference), holder SPB provided on the peripheral portion of the four sides of the backlight light intake window BLW intermediate frame MFR
S(図27、図29参照。中間フレームMFRの上面より低い)上で保持される。 S (Figure 27, lower than the upper surface in FIG. 29 the reference. Intermediate frame MFR) is held on. 光拡散板SPBを保持部SP Holding portion SP of the light diffusion plate SPB
BS上に載置すると、光拡散板SPBの上面と中間フレームMFRの上面とは同一平面になる。 When placed on the BS, it becomes flush with the upper surface of the light diffusion plate SPB upper and intermediate frame MFR. 光拡散板SPB Light diffusion plate SPB
の上には、駆動回路基板PCB1と一体となった液晶表示部LCDが載置される。 Above the liquid crystal display unit LCD integrated with the driving circuit board PCB1 it is mounted. 液晶表示部LCDと光拡散板SPBとの間には、液晶表示部LCDの下面の四方の縁周囲に配置された4本のゴムスペーサ(図示省略。《シールドケースSHD》の説明の欄参照)が介在し、液晶表示部LCDと光拡散板SPBとの間がこれらのゴムスペーサにより密閉されている。 Between the liquid crystal display LCD and the light diffusion plate SPB, 4 present rubber spacer disposed in four directions around the edge of the lower surface of the liquid crystal display unit LCD (not shown. See column description for "shield case SHD") There interposed between the liquid crystal display LCD and the light diffusion plate SPB is sealed by these rubber spacer. すなわち、光拡散板SP In other words, the light diffusion plate SP
Bは中間フレームMFR(枠体)上に載置され、光拡散板SPBの上面は、液晶表示部LCDによって覆われ、 B is placed on the intermediate frame MFR (frame), the upper surface of the light diffusion plate SPB is covered by a liquid crystal display unit LCD, a
かつ、液晶表示部LCDと光拡散板SPBとの間隙はゴムスペーサによって完全に密閉されている(光拡散板S And, the gap between the liquid crystal display LCD and the light diffusion plate SPB and is completely sealed by the rubber spacer (light diffusion plate S
PBと液晶表示部LCDとを中間フレームMFRを用いてバックライト部と独立に一体化・固定化した)。 Integrated and fixed independently of the backlight unit PB and a liquid crystal display LCD using the intermediate frame MFR). 従って、液晶表示部LCDと光拡散板SPBとの間に異物が侵入したり、表示領域以外に静電気等により付着していた異物が表示領域に移動したりして表示品質が低下する問題を抑制できる。 Therefore, suppressing the problem that foreign matters or intrusion, the display quality foreign matter has adhered is to move the display area by static electricity or the like other than the display area decreases between the liquid crystal display LCD and the light diffusion plate SPB it can. なお、光拡散板SPBは光拡散シートと比較して厚いので、光拡散板SPB下面側の異物の存在は目立たない。 The light diffusion plate SPB since thicker than the light diffusing sheet, the existence of the light diffusion plate SPB lower surface foreign matter is not noticeable. また、光拡散板SPBの下面側に存在する異物は、液晶表示部LCDから遠いので、焦点を結びにくく、像が拡散してしまうので、ほとんど問題とならない。 Also, foreign matter present on the lower surface side of the light diffusion plate SPB, so far from a liquid crystal display unit LCD, a hardly focused, since the image diffuses, not a few problems. さらに、光拡散板SPBと液晶表示部LCD Further, the light diffusion plate SPB and the liquid crystal display unit LCD
とを順に中間フレームMFRに保持させる構成なので、 Since configuration for sequentially held in the middle frame MFR bets,
組立性も良い。 Assembling property may be.

【0105】《駆動回路基板PCB2》図30は、駆動回路基板PCB2の下面図である。 [0105] "driving circuit board PCB 2" Figure 30 is a bottom view of the driving circuit board PCB 2. 中間フレームMFR The middle frame MFR
に保持・収納される液晶表示部LCDの駆動回路基板P Driving circuit board P of the liquid crystal display LCD is held and accommodated in
CB2は、図30に示すように、L字形をしており、I CB2, as shown in FIG. 30, has an L-shaped, I
C、コンデンサ、抵抗等の電子部品が搭載されている。 C, capacitor, electronic parts such as resistors are mounted.
この駆動回路基板PCB2には、1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に変換する回路を含む回路が搭載されている。 The driving circuit board PCB 2, a power supply circuit for obtaining a single stabilized voltage sources obtained by dividing the plurality of divided from the voltage source, the information for CRT (cathode ray tube) from host (host processor) circuit including a circuit for converting the information for TFT liquid crystal display device is mounted. CJは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。 CJ is a connector connecting portion to which the connector (not shown) connected with the outside is connected. なお、駆動回路基板PCB2と駆動回路基板PC The driving circuit board PCB2 and the drive circuit board PC
B1とは、図31に示すように、フラットケーブルFC B1 and, as shown in FIG. 31, the flat cable FC
により電気的に接続される(詳細後述)。 It is electrically connected by (described in detail later). また、駆動回路基板PCB2とインバータ回路基板IPCBとは、駆動回路基板PCB2のバックライト接続部BC2およびインバータ回路基板IPCBのバックライト接続部BC The drive circuit and the board PCB2 and the inverter circuit board IPCB, backlight connection portion BC of the backlight connecting unit BC2 and the inverter circuit board IPCB drive circuit board PCB2
Iに接続される図示しないバックライトコネクタおよびバックライトケーブルにより、中間フレームMFRに設けたコネクタ穴CHL(図27〜図29参照)を介して電気的に接続される。 The backlight connector and backlight cable (not shown) connected to I, are electrically connected via the middle frame MFR in provided a connector hole CHL (see FIGS. 27 29).

【0106】《駆動回路基板PCB1と駆動回路基板P [0106] "and the driving circuit board PCB1 drive circuit board P
CB2との電気的接続》図31は、液晶表示部LCDの駆動回路基板PCB1(上面が見える)と中間フレームMFRの駆動回路基板PCB2(下面が見える)との接続状態を示す上面図である。 Electrical connection "31 of the CB2 is a top view showing the connection state of the liquid crystal display LCD drive circuit board PCB1 and (the upper surface is visible) and the drive circuit board PCB2 intermediate frame MFR (lower surface is visible).

【0107】液晶表示部LCDと駆動回路基板PCB2 [0107] driving the liquid crystal display unit LCD circuit board PCB2
とは折り曲げ可能なフラットケーブルFCにより電気的に接続されている。 It is electrically connected by foldable flat cable FC and. この状態で動作チェックを行うことができる。 It is possible to perform the operation check in this state. 駆動回路基板PCB2は、フラットケーブルFCを180°折り曲げることにより、液晶表示部LCD Drive circuit board PCB2, by bending 180 ° flat cable FC, the liquid crystal display unit LCD
の下面側に重ねて配置され、中間フレームMFRの所定の凹部に嵌合され、ナイロンリベット等の止め具等により固定され、その上に液晶表示部LCDと一体になった駆動回路基板PCB1が載置・保持される。 Of which are disposed so as to overlap the lower surface side is fitted in a predetermined recess of the intermediate frame MFR, is secured by fasteners such as nylon rivets, that on the driving circuit board PCB1 that is integrated with the liquid crystal display LCD is placing the It is location and held.

【0108】《バックライト支持体BLS》図32は、 [0108] "backlight support BLS" FIG. 32,
バックライト支持体BLSの上面図、後側面図、右側面図、左側面図、図33は、バックライト支持体BLSの上面側から見た斜視図である。 Top view of the backlight support BLS, rear side view, right side view, left side view, FIG. 33 is a perspective view seen from the upper surface side of the backlight support BLS.

【0109】バックライト支持体BLSは、4本のバックライト(冷陰極螢光管)BL(図37、図23参照) [0109] The backlight support BLS is four backlight (cold cathode fluorescent tube) BL (see FIG. 37, FIG. 23)
を支持する。 The support. SPCは穴(空間)であり、バックライト支持体BLSは枠体を成している。 SPC is a hole (space), the backlight support BLS is at an frame.

【0110】バックライト支持体BLSは、4本のバックライトBLを白色のシリコンゴムSG(図37、図3 [0110] The backlight support BLS is silicone rubber SG (FIG. 37 four backlight BL white, 3
9参照)を介して支持するようになっている。 Adapted to support via the 9 reference). SSはバックライト支持部で、ここにシリコンゴムSGを介して各バックライトBLの両端を支持するようになっている。 SS on the back light support portion, which is here to support the opposite ends of each backlight BL through the silicone rubber SG. なお、シリコンゴムSGは、バックライトBLの点燈領域内への異物侵入防止の役目もする。 The silicon rubber SG is also serves the intrusion of foreign substance to 燈領 region point of the backlight BL. RHはバックライトBLの両端に接続されたリード線LD(図37参照)が通るリード線穴である。 RH is a lead hole passing through the backlight BL across the connected leads LD (see FIG. 37).

【0111】SHLはバックライト支持体BLSに設けた4個の貫通穴で、下側ケースLCAのねじ穴LVHと一致し、図示しないねじによって下側ケースLCAに固定される。 [0111] SHL in four through holes provided in the backlight support BLS, consistent with screw holes LVH of the lower case LCA, is fixed to the lower case LCA by screws (not shown).

【0112】SRMはバックライト支持体BLSの図3 [0112] The SRM of the backlight support BLS Figure 3
2の左右両内側面に形成されたバックライトBL(4本のバックライトBLのうち外側の2本のバックライトB Two backlight B outside of the formed second left and right inner surfaces backlight BL (4 pieces of the backlight BL
L)のバックライト光反射部で、下側ケースLCAのバックライト光反射山RM(図34、図36参照)の上面と同様にバックライトBLの光を液晶表示部LCDの方に効率良く反射するための複数の平面の組み合せから構成されている(《下側ケース》の説明の欄参照)。 In the backlight light reflecting portion of the L), efficiently reflected back light reflecting mountains RM (Figure 34 of the lower case LCA, the light of the top surface as well as the backlight BL see Figure 36) towards the liquid crystal display LCD and a plurality of planes combinations for (see the column of the description of "lower case"). なお、バックライト支持体BLSは、中間フレームMF The back light support BLS is intermediate frame MF
R、下側ケースLCAと同じ白色の合成樹脂により成型により作られる。 R, produced by molding the same white synthetic resin and lower case LCA.

【0113】《下側ケースLCA》図34は、下側ケースLCAの上面図(反射側)、後側面図、右側面図、左側面図、図35は、下側ケースLCAの下面図、図36 [0113] "lower case LCA" Figure 34 is a top view of the lower case LCA (reflection side), a rear side view, right side view, left side view, FIG. 35 is a bottom view of the lower case LCA, FIG 36
は、下側ケースLCAの上面側から見た斜視図、図38 Is a perspective view seen from the upper surface side of the lower case LCA, 38
は、下側ケースLCAの断面図(図34の38−38切断線における断面図)である。 Is a cross-sectional view of the lower case LCA (sectional view at 38-38 section line of FIG. 34).

【0114】下側ケースLCAは、バックライトBL、 [0114] lower case LCA is, backlight BL,
バックライト支持体BLS、バックライトBL点燈用のインバータ回路基板IPCBの保持部材(バックライト収納ケース)であり、バックライトBLのバックライト光反射板を兼ねており、バックライトBLの光を最も効率良く反射する色である白色の合成樹脂で1個の型で一体成型することにより作られる。 The backlight support BLS, a holding member of the inverter circuit board IPCB backlight BL point 燈用 (backlight housing case), also serves as a back light reflector of the backlight BL, most light of the backlight BL it is made by integral molding with good efficiency white synthetic resin which is the color reflected by one type. 下側ケースLCAの上面には、この下側ケースLCAと一体に形成された3本のバックライト光反射山RMが形成され、バックライトBLのバックライト光反射面を構成している。 On the upper surface of the lower case LCA, backlight reflected mountains RM of three formed integrally with the lower case LCA is formed, it constitutes a backlight light reflecting surface of the backlight BL. 3本のバックライト光反射山RMは、バックライトBLの光を液晶表示部LCDの方に効率良く反射するための複数の平面の組み合せから構成されている。 Three backlight reflecting mountains RM of is composed of light of the backlight BL from a combination of a plurality of planes for reflecting efficiently toward the liquid crystal display unit LCD. すなわち、バックライト光反射山RMの断面形状は、図38の断面図に示すように、バックライトBLの光を最も効率良く、反射するように計算により求められた曲線の近似直線で構成されている。 That is, the cross-sectional shape of the back light reflecting mountains RM, as shown in the sectional view of FIG. 38, most efficiently light the backlight BL, it consists of the approximate straight line of a curve obtained by calculation so as to reflect there. なお、バックライト光反射山RMの高さは、 It should be noted that the height of the backlight light reflection mountain RM is,
反射光率を上げるため、バックライトBLの上面より高くなっている(図39参照)。 To increase the reflection light ratio, it is higher than the upper surface of the backlight BL (see FIG. 39). このように、バックライトBLの収納ケースとバックライトBLのバックライト光反射板とを一体の部材で構成したので、部品点数を少なくでき、構造を簡略化でき、製造コストを低減できる。 Thus, since it is configured a backlight BL housing case and a backlight BL backlight reflector in an integral member, the number of parts can be reduced, it can be simplified structure, manufacturing cost can be reduced. 従って、装置の耐振動衝撃性、耐熱衝撃性を向上でき、信頼性を向上できる。 Therefore, it improves resistance to vibration and impact resistance of the device, the thermal shock resistance, the reliability can be improved. また、下側ケースLCAは、 The lower case LCA is,
合成樹脂で作られているので、インバータ回路基板IP Because it is made of synthetic resin, the inverter circuit board IP
CBの絶縁上有利である。 CB is an insulating advantageous for.

【0115】なお、LVHは4個のねじ穴であり、このねじ穴LVHとバックライト支持体BLSの貫通穴SH [0115] Incidentally, LVH is four screw holes, through holes SH of the screw holes LVH and backlight support BLS
L(図32、図33参照)を介して図示しないねじによりバックライト支持体BLSが下側ケースLCAに固定される。 L (FIG. 32, see FIG. 33) the backlight support BLS is fixed to the lower case LCA by screws (not shown) through the. LHLは4個の貫通穴であり、この貫通穴LH LHL are four through holes, the through hole LH
Lと中間フレームMFRのねじ穴MVH(図28参照) L and the middle frame MFR screw holes MVH (see FIG. 28)
を介して図示しないねじにより中間フレームMFRと下側ケースLCAとが固定される。 A middle frame MFR and the lower case LCA is fixed by screws (not shown) via. IHLはナイロンリベット等の止め具が挿入されるインバータ回路基板IPC IHL inverter circuit board IPC where fasteners such as nylon rivets are inserted
Bの固定用穴、CWは外部と接続されるコネクタ用の切欠き、FKPはシールドケースSHDの固定用フックF Fixing holes of B, CW is cutout for the connector to be connected to an external, FKP is fixing hooks F of the shield case SHD
Kが嵌合する固定用突起である(図34の各側面図、図36参照)。 K is a fixed projection to be fitted (see the side view of FIG. 34, FIG. 36).

【0116】《バックライトBL》図37は、下側ケースLCAにバックライト支持体BLS、バックライトB [0116] "backlight BL" Figure 37 is a backlight support BLS in lower case LCA backlight B
L、インバータ回路基板IPCBを搭載した状態を示す上面図、後側面図、右側面図、左側面図、図39は、図37の39−39切断線における断面図である。 L, top view showing a state mounted with the inverter circuit board IPCB, rear side view, right side view, left side view, FIG. 39 is a sectional view taken along 39-39 section line of Figure 37.

【0117】バックライトBLは、液晶表示部LCDの真下に配置される直下型バックライトである。 [0117] The backlight BL is a direct type backlight is disposed directly below the liquid crystal display unit LCD. バックライトBLは、4本の冷陰極螢光管により構成され、バックライト支持体BLSにより支持され、バックライト支持体BLSを下側ケースLCAに図示しないねじを用いバックライト支持体BLSの貫通穴SHLおよび下側ケースLCAのねじ穴LVHを介して固定することによりバックライト収納ケースである下側ケースLCAに保持される。 The backlight BL is constituted by four cold cathode fluorescent tubes, are supported by the backlight support BLS, the through holes of the back light support BLS using screws (not shown) of the backlight support BLS in lower case LCA it is held in the lower case LCA is a backlight housing case by fixing through screw holes LVH of SHL and lower case LCA.

【0118】ECLは冷陰極管の封止側(螢光体を管の内表面に塗布したり、ガスを引いて真空にしたり、ガスを封入したりする側のことをいう)である。 [0118] ECL is a seal-side of the cold cathode tube (or coating a fluorescent body on the inner surface of the tube, or in a vacuum pulling the gas refers to the side or to encapsulate gases). 図37に示すように、並んで配置された4本のバックライトBLの封止側ECLが左右交互(図37では上下交互)に配置されている(千鳥配置)。 As shown in FIG. 37, Row seal-side ECL of arranged four backlight BL are arranged alternately left and right (in FIG. 37 vertical alternately) (staggered arrangement). これにより、螢光管における螢光体塗布に起因して生じる表示画面の色温度の左右傾斜(封止側の方が色温度が高い)を目立たなくでき、表示品質を向上できる。 This can obscure the lateral inclination of the color temperature of the display screen caused by the phosphor coating (color temperature is higher seal-side) of the fluorescent tube, the display quality can be improved.

【0119】《インバータ回路基板IPCB》インバータ回路IPCBは、4本のバックライトBLの点燈用回路基板で、図37に示すように、下側ケースLCAに載置され、下側ケースLCAの固定用穴IHL(図34〜 [0119] "inverter circuit board IPCB" inverter circuit IPCB is a 燈用 circuit board point of the four back light BL, as shown in FIG. 37, is placed on the lower case LCA, fixing of the lower case LCA use hole IHL (Fig. 34
図36参照)を介して図示しないナイロンリベット等の止め具によって固定される。 Figure 36 Referring) via fixed by stop nylon rivets or the like (not shown). インバータ回路IPCB上には2個のトランスTF1、TF2や、コンデンサ、コイル、抵抗等の電子部品が搭載されている。 Two transformers TF1, TF2 and the on inverter circuit IPCB, a capacitor, a coil, electronic components such as resistors are mounted. なお、熱源となるインバータ回路基板IPCBは、装置の上部側(図37では、上面図の左側に示す)に配置されるので、放熱性が良い。 The inverter circuit board IPCB as a heat source, (in Figure 37, shown on the left side in top view) the upper side of the device because it is located in, a good heat dissipation. また、インバータ回路基板IPCB In addition, the inverter circuit board IPCB
は装置の上部側に配置され、L字形の駆動回路基板PC It is arranged on the upper side of the device, L shaped drive circuit board PC
B2は装置の下部側および左側(図27の中間フレームMFRの上面図の右および下の縁のL字領域)に配置され、熱源となるインバータ回路基板IPCBと駆動回路基板PCB2とは、放熱性の点とモジュール全体の厚さを薄くする点から上下に重ならないように配置されている。 B2 is disposed lower side of the device and the left (L-shaped area of ​​the right and bottom edges of a top view of the middle frame MFR in Figure 27), the inverter circuit board IPCB and the drive circuit board PCB2 as a heat source, heat dissipation It is arranged from the viewpoint of thinning the points and the entire module thickness so as not to overlap vertically.

【0120】《バックライトBL、バックライト支持体BLS、インバータ回路基板IPCB》バックライト支持体BLSに、それぞれ両端にリード線LD(図37参照)が付いた4本のバックライトBLを嵌め込んだ後、 [0120] "backlight BL, backlight support BLS, the inverter circuit board IPCB" the backlight support BLS, fitting the four back light BL marked with both ends to the lead wire LD (see FIG. 37), respectively rear,
(バックライト支持体BLSとインバータ回路基板IP (Backlight support BLS and the inverter circuit board IP
CBを下側ケースLCAに収納・固定する前に)各バックライトBLのリード線LDをインバータ回路基板IP The inverter circuit board IP previous to) the leads LD of the backlight BL for housing and fixing the CB to the lower case LCA
CBに半田付けする。 Soldered to the CB. これにより、バックライトBLとバックライト支持体BLSとインバータ回路基板IPC Thereby, the backlight BL and the backlight support BLS and the inverter circuit board IPC
Bとで1個のユニットが構成される(図23、図37参照)。 B and one unit is constituted by (see FIG. 23, FIG. 37). この状態でバックライトBLの点燈試験が可能である。 It is possible to point lamp test of the backlight BL in this state. 従来は、バックライトとインバータ回路基板とをバックライト収納ケースにそれぞれ固定した後、バックライトのリード線をインバータ回路基板に半田付けする構成だったので、半田付けのためのスペースが非常に狭く、作業性が悪かったが、本モジュールでは、バックライトBLおよびインバータ回路基板IPCBを下側ケースLCAに固定する前に、バックライトBLがバックライト支持体BLSに支持された状態でバックライトBL Conventionally, after fixing respectively a backlight and the inverter circuit board to the backlight housing case, because it was configured soldering the leads of the backlight inverter circuit board, the space for soldering is very narrow, Although poor workability, in this module, the backlight BL and before the inverter circuit board IPCB fixed to the lower case LCA backlight in a state in which the backlight BL is supported by the backlight support BLS BL
のリード線LDをインバータ回路基板IPCBに半田付けできるので、作業性が良い。 Because of the lead wire LD can be soldered to the inverter circuit board IPCB, work is good. また、不良部品が生じた場合の部品交換も容易である。 Also, parts replacement when defective part occurs is easy. 点燈試験が終了したら、 Once lit test is completed,
図37に示すように、インバータ回路基板IPCBをナイロンリベット等の止め具を用いて下側ケースLCAの固定用穴IHLを介して固定し、バックライト支持体B As shown in FIG. 37, fixed through the fixing holes IHL of the lower case LCA inverter circuit board IPCB using fasteners such as nylon rivets, backlight support B
LSを図示しないねじにより4個の貫通穴SHLとねじ穴LVH(図36、図34参照)を介して下側ケースL Four through holes SHL and screw holes LVH by screws (not shown) to LS (Fig. 36, see FIG. 34) the lower case via the L
CAに固定する。 It is fixed to the CA.

【0121】また、従来は、冷陰極管を6本とインバータ回路基板2個を用い、(それぞれ2個のトランスを有する)インバータ回路基板1個当たり冷陰極管3本ずつを点燈させる構成で、2個のインバータ回路基板がバックライト収納ケース内のバックライトの上下両側(図3 [0121] Further, conventionally, a cold cathode tube using two six and the inverter circuit board, one by (two having trans respectively) inverter circuits per one cold present cathode tubes 3 substrate in a configuration which lit , two inverter circuit board upper and lower sides of the backlight in the backlight housing case (Fig. 3
7で言えば下側ケースLCAの上面図の左右)に配置されていたため、バックライト部全体の寸法が大きくなり、また、熱源である2個のインバータ回路基板が上下両側に配置されるため、放熱性の点で問題があった。 Since it was in the right and left) of the top view of the lower case LCA speaking at 7, the overall dimensions of the backlight unit is increased, also, since the two inverter circuit board is a heat source is disposed on both upper and lower sides, there is a problem in terms of heat dissipation. しかし、本装置では、インバータ回路基板IPCBが1個だけなので、バックライト部全体の寸法を小さくできると共に、放熱性も良い。 However, in this apparatus, since the inverter circuit board IPCB is only one, it is possible to reduce the size of the entire backlight unit may heat dissipation. また、本装置では、インバータ回路基板IPCBは、装置の上部側(図37では、上面図の左側に示す)に配置されているので、放熱性が良い。 Further, in this apparatus, the inverter circuit board IPCB is (in FIG. 37, shown on the left side in top view) the upper side of the device because it is located in, a good heat dissipation.

【0122】《対策例1》以下、テープキャリアパッケージTCPと表示パネルPNLの外部接続端子との、特に配列個数が多く配列ピッチが小さいドレイン端子DT [0122] "countermeasure example 1" hereinafter with external connection terminals of the tape carrier package TCP and the display panel PNL, particularly sequences number many arrangement pitch is less drain terminal DT
Mとの接続ずれを低減するための具体例を説明する。 Specific examples for reducing the connection shift between M will be described.

【0123】図41は図40に示すテープキャリアパッケージTCPの出力端子TTMの配列ピッチを説明するための図、図42は図18等に示すドレイン端子DTM [0123] Figure 41 is a diagram for explaining the arrangement pitch of the output terminals TTM of the tape carrier package TCP shown in FIG. 40, FIG. 42 is a drain terminal DTM shown in FIG. 18 or the like
の配列ピッチを説明するための図である。 It is a diagram for explaining the arrangement pitch.

【0124】図41に示したテープキャリアパッケージTCPにおいては、接続端子TTMの配列が点線で区切られた領域a1〜e1に分けられている。 [0124] In a tape carrier package TCP shown in FIG. 41, the sequence of the connection terminals TTM are divided into delimited area a1~e1 by dotted lines. 領域a1は図40に示す端子群OUT1〜3の中心線CLを中心とする領域であり、領域a1〜e1にはそれぞれ30、3 Area a1 is an area around the center line CL of the terminal group OUT1~3 shown in FIG. 40, each of the regions A1~e1 30,3
0、20、16、5本の接続端子TTMが設けられている。 0,20,16,5 present connection terminals TTM is provided. 領域a1〜e1における接続端子TTMのピッチはそれぞれ100、105、115、125、130μm Each pitch of the connection terminals TTM in the region a1~e1 100,105,115,125,130μm
であり、領域a1〜e1における接続端子TTMの線幅はそれぞれ45、50、55、60、60μmであり、 , And the line width of the connection terminals TTM in the region a1~e1 are each 45,50,55,60,60Myuemu,
領域a1〜e1における接続端子TTM間のスペース幅はそれぞれ55、55、60、65、70μmであり、 Space width between the connection terminals TTM in the region a1~e1 are each 55,55,60,65,70Myuemu,
いずれもその値は中央から周辺にいくにつれて大きくされる。 Both the value is larger as toward the periphery from the center.

【0125】他方、図42に示した表示パネルPNLにおいては、ドレイン端子部DTM部が領域a1〜e1に対応して領域a2〜e2に分けられている。 [0125] On the other hand, in the display panel PNL shown in FIG. 42, the drain terminal portion DTM portion is divided into areas a2~e2 corresponds to a region A1~e1. 領域a2〜 Area a2~
e2におけるドレイン端子DTMのピッチ、線幅、スペース幅はそれぞれ領域a1〜e1における接続端子TT Pitch of the drain terminal DTM in e2, line width, connected in each space width region a1~e1 terminal TT
Mのピッチ、線幅、スペース幅の1.001〜1.00 Pitch of M, line width, the space width 1.001 to 1.00
4倍に設定するが本実施例では1.0012倍にした。 Set to 4 times was a 1.0012-fold in this embodiment.
なお、前述した各領域の条件は中心線CLを基準に左右対称であると理解されたい。 It should be understood that the conditions of each region described above is symmetric with respect to the center line CL. また、ピッチ、線幅、スペース幅やそれらの比は端子TTMを熱圧着接続する前の値である。 The pitch, line width, space width and their ratio is the value before the terminal TTM thermocompression bonding connection.

【0126】このような補正係数を採り入れた端子の配列方式によれば、接続端子TTMとドレイン端子DTM [0126] According to the sequence scheme of terminals incorporates such a correction coefficient, the connection terminal TTM and the drain terminal DTM
とを異方性導電膜ACFを介して接続するために、テープキャリアパッケージTCPの接続端子TTM部を加熱して接続端子TTM部が熱膨張したとき、ドレイン端子DTMのピッチを端子TTMのピッチよりやや大きくしているので(1.0012倍)、外側の接続端子TTM Preparative to connect via the anisotropic conductive film ACF, when the connection terminal TTM portions are thermally expanded by heating the connection terminal TTM portion of the tape carrier package TCP, and pitch of the drain terminal DTM than the pitch of the terminals TTM since slightly larger (1.0012-fold), the outer connection terminal TTM
の中心とドレイン端子DTMの中心とのずれ幅が低減される。 Deviation of the center of the center of the drain terminal DTM is reduced. また、たとえ外側部の接続端子TTMの中心とドレイン端子DTMの中心との位置ずれが発生したとしても、外側部の接続端子TTM、ドレイン端子DTMの線幅は大きいから、外側部においても対応する接続端子T Further, even if the misalignment between the centers of the drain terminal DTM for connection terminal TTM outer portion occurs, the connection terminal TTM of the outer portion, because the line width of the drain terminal DTM is large, also corresponds to the outside portion connection terminal T
TMとドレイン端子DTMとの接続確率を高くすることができる。 It is possible to increase the connection probability of the TM and the drain terminal DTM. 更に、外側部の接続端子TTM間のスペース幅、ドレイン端子DTM間のスペース幅が大きいから、 Furthermore, the space width between the connecting terminal of the outer portion TTM, because a large space width between the drain terminals DTM,
接続端子TTMとドレイン端子DTMとの間に異方性導電膜ACFを位置させのち、加熱加圧ヘッドTPHによって加熱、加圧したときに、線幅が大きい外側部においても、接続端子TTM、ドレイン端子DTM間に存在した異方性導電膜ACFの熱硬化樹脂が十分にスペース側に逃げることができるから、接続端子TTMとドレイン端子DTMとを異方性導電膜ACFを介して確実に接続することができる。 Later to position the anisotropic conductive film ACF between the connection terminals TTM and the drain terminal DTM, heated by the heat pressure head TPH, when pressurized, in the line width is large outer part, the connection terminal TTM, drain since the thermosetting resin of the anisotropic conductive film ACF that existed between the terminals DTM can sufficiently escape the space side, to reliably connect the connecting terminal TTM and the drain terminal DTM via the anisotropic conductive film ACF be able to.

【0127】《対策例2》図43はテープキャリアパッケージの他の例を示す平面図、図44は図43の端子T [0127] "measures Example 2" Figure 43 is a plan view showing another example of a tape carrier package, the terminal T in FIG. 44 FIG. 43
TM付近の断面構造を示す図である。 It is a diagram showing a sectional structure near TM. 本例のテープキャリアパッケージTCPの図21、図40に示したそれと異なる点は、ベースフィルムBFIの端子部TMPの厚さを境界線BDを基準に他の部分の厚さより薄くした点である。 Tape carrier package TCP in FIG. 21 of the present embodiment, it differs from that shown in FIG. 40 is that the thinner than the thickness of the other portion of the thickness of the terminal portion TMP of the base film BFI based on the boundary line BD.

【0128】このテープキャリアパッケージTCPは、 [0128] The tape carrier package TCP is,
図21、図40に示されたテープキャリアパッケージT Figure 21, a tape carrier package T shown in FIG. 40
CPが多数連ねられた状態で、ベースフィルムBFIの端子部TMPをエッチング等で薄くすることによって製造できる。 In a state in which CP has been chosen number, it can be prepared by reducing the terminal portion TMP of the base film BFI by etching or the like.

【0129】本例では、ベースフィルムBFIの端子部TMPが薄くされているため前述した端子TTMの熱圧着接続時の熱膨張力が小さく、接続端子TTMを構成する圧延銅箔によって端子部TMPの熱膨張が抑制される。 [0129] In this example, the base film BFI thermal expansion force during thermocompression bonding connection terminals TTM described above for the terminal portions TMP is thin in a small, terminal portions TMP by rolled copper foil constituting the connection terminal TTM thermal expansion is suppressed. このため、接続端子TTMとドレイン端子DTMとの位置ずれを低減できる。 Therefore, it is possible to reduce the positional deviation of the connection terminals TTM and the drain terminal DTM.

【0130】《対策例3》図45は図43の端子TTM [0130] "measures Example 3" Figure 45 terminal TTM of FIG. 43
付近の断面構造を示す他のテープキャリアパッケージの図である。 It is a diagram of another tape carrier package showing a sectional structure near. 本例のテープキャリアパッケージTCPの図21、図40に示したそれと異なる点は、境界線BDから左側のベースフィルムBFIを無くし、その代わりにベースフィルムBFIの材質の熱膨張係数よりも熱膨張係数の小さい材質(たとえば、セラミック複合銅張積層板、アラミド不織布エポキシ銅張積層板等)の低熱膨張板LEBを設けて端子TTMを補強した点である。 Tape carrier package TCP in FIG. 21 of the present embodiment, it is different from that shown in FIG. 40, eliminating the base film BFI left from the boundary line BD, thermal expansion coefficient than the thermal expansion coefficient of the material of the base film BFI instead small material having (e.g., ceramic composite copper clad laminate, nonwoven aramid fabric epoxy copper clad laminate, etc.) in that reinforced terminal TTM is provided a low thermal expansion plate LEB of.

【0131】このテープキャリアパッケージTCPは、 [0131] The tape carrier package TCP is,
図21、図40に示されたテープキャリアパッケージT Figure 21, a tape carrier package T shown in FIG. 40
CPが多数連ねられた状態で、ベースフィルムBFIの端子部をエッチングで除去し、接続端子TTM部に低熱膨張板LEBを接着することによって製造できる。 CP numerous in chosen was state, to remove the terminal portion of the base film BFI by etching, can be prepared by bonding a low thermal expansion plate LEB to the connection terminal TTM unit. なお、低熱膨張板LEBの長手方向を連ねられたテープの長手方向と直角にすれば、上記テープを容易に巻き取ることができるから、接続端子TTMの接続作業を容易に行なうことができる。 Incidentally, if the low thermal expansion plate and at right angles the longitudinal direction of the tape that has been lined with longitudinal LEB, because can be wound easily the tape, it is possible to easily perform the connecting work of the connection terminals TTM.

【0132】本例では、低熱膨張係数の補強板LEBを使用しているので端子部の熱膨張量が小さく接続端子T [0132] In this example, low thermal expansion coefficient and the connecting thermal expansion of the terminal portion is smaller terminal T using the reinforcing plate LEB of
TMとドレイン端子DTMとの位置ずれを低減できる。 It can reduce positional deviation between the TM and the drain terminal DTM.

【0133】《対策例4》図46は図43の端子TTM [0133] "Measures Example 4" Figure 46 terminal TTM of FIG. 43
付近の断面構造を示す他のテープキャリアパッケージの図である。 It is a diagram of another tape carrier package showing a sectional structure near. 本例のテープキャリアパッケージTCPの図21、図40に示したそれと異なる点は、境界線BDから左側のベースフィルムBFIを薄くし、その代わりに前述した低熱膨張板LEBを設けて端子TTMを補強した点であり、対策例2と対策例3の丁度折衷案に相当し、製造方法は対策例3と同様である。 Tape carrier package TCP in FIG. 21 of the present embodiment, it is different from that shown in FIG. 40, a thin base film BFI left from the boundary line BD, reinforcing the terminal TTM is provided a low thermal expansion plate LEB described above instead and in the points corresponds to just compromise measures example 2 and measures example 3, the production method is the same as countermeasures example 3.

【0134】従って、本例は対策例2よりも端子部の熱膨張量が小さく、対策例3よりもテープ製造中の端子T [0134] Therefore, the present embodiment has a small thermal expansion amount of the terminal portion than measures Example 2, the terminal T in the tape manufacturing than countermeasure example 3
TMの変形を防ぐ上で点で有利である。 It is advantageous in the point in preventing deformation of the TM.

【0135】《対策例5》図47〜図49はそれぞれ他のテープキャリアパッケージの接続端子部を示す平面図であり、図40に示したそれと異なる点は、ベースフィルムBFIの端子部TMPの接続端子TTM間に接続端子TTMと平行なスリット(切り込み)SLT1〜SL [0135] "measures Example 5" 47 to FIG. 49 is a plan view, respectively showing a connecting terminal of the other of the tape carrier package, which differs from that shown in FIG. 40, the connection terminal portions TMP of the base film BFI connected between terminal TTM terminal TTM parallel slits (notches) SLT1~SL
T3を設けた点である。 In that a T3. 図47の例は各接続端子毎に、 Example of FIG. 47 for each connecting terminal,
図48の例は複数の接続端子毎にスリットSLT1,S Example of FIG. 48 is a slit SLT1 for each of a plurality of connection terminals, S
LT2を設けている。 It is provided with the LT2. 図49の例は、スリット間の接続端子を1つのグループとし、グループ別に対策例1のように接続端子TTMの配列ピッチを変えたものである。 Example of FIG. 49, in which the connection terminals between the slits and one group was varied arrangement pitch of the connection terminals TTM as measures Example 1 by group.
なお、スリット(切り込み)SLT1〜SLT3は貫通孔HL等と同様プレスの打ち抜き等で形成される。 The slit (cut) SLT1~SLT3 are formed by punching or the like similar to the through hole HL such as a press.

【0136】本例では、ベースフィルムBFIの端子部TMPの熱膨張応力がスリットSLT1〜SLT3によって吸収されるので、両端の接続端子TTM間の距離の変化は小さくなる。 [0136] In this example, the thermal expansion stress in the terminal portion TMP of the base film BFI is absorbed by the slits SLT1~SLT3, change in the distance between both ends of the connection terminals TTM becomes small.

【0137】《対策例6》図50は他のテープキャリアパッケージの接続端子部を示す平面図であり、図40に示したそれと異なる点は、ベースフィルムBFIの端子部TMPの中央部に矩形上の凹部(切り込み)CNPを設けた点であり、図51の例ではそれを少し変形し三角形状の切り込み部ICPにしている。 [0137] "measures Example 6> FIG. 50 is a plan view showing a connection terminal portion of the other of the tape carrier package, which differs from that shown in FIG. 40, the rectangular central portion of the terminal portion TMP of the base film BFI recess (cut) is the point of providing the CNP, have the cut portions ICP it was slightly deformed triangular in the example of FIG. 51.

【0138】本例に示したテープキャリアパッケージT [0138] tape carrier package T shown in this example
CPにおいては、接続端子TTMとドレイン端子DTM In the CP, the connection terminals TTM and the drain terminal DTM
とを異方性導電膜ACFを介して接続するとき、まず加熱加圧位置TPP1で接続端子TTM部の外方部を加熱、加圧し、その後加熱加圧位置TPP2で接続端子T When connected via the anisotropic conductive film ACF bets, heating the outer portion of the connecting terminal TTM unit first with heated pressing position TPP1, pressed, connected subsequently heating and pressing position TPP2 terminal T
TM部の全領域を加熱、加圧する。 Heating the entire region of the TM unit, pressurized. 従って、加熱加圧位置TPP1で加熱、加圧したときの接続端子TTM部の加熱される部分の面積が小さくされているので、両端の接続端子TTM間の距離の変化は小さい。 Accordingly, the heating in the heating and pressing position TPP1, since the area of ​​the heated the portion of the connection terminal TTM portion when pressurized is reduced, the change in the distance between both ends of the connection terminals TTM is small. しかも、加熱加圧位置TPP2で加熱、加圧するときには、両側の接続端子TTMがドレイン端子DTMに接続、固定されているから、ベースフィルムBFIの端子部TMPの中央部の熱膨張が抑制され、接続端子TTMとドレイン端子DTMとの位置ずれを低減できる。 Moreover, heating by heating and pressing position TPP2, when pressurizing is connected to both sides of the connection terminal TTM drain terminal DTM, from being fixed, the thermal expansion of the central portion of the terminal portion TMP of the base film BFI is suppressed, connected It can reduce positional deviation between the terminal TTM and the drain terminal DTM.

【0139】《対策例7》図52はテープキャリアパッケージの接続端子と液晶表示素子のドレイン端子とを異方性導電膜を介して接続する方法を説明するための加熱加圧ヘッドを示す断面図である。 [0139] "measures Example 7> FIG. 52 is a sectional view showing a heat pressure head for explaining a method of connecting the drain terminals of the connection terminal and the liquid crystal display device of the tape carrier package through an anisotropic conductive film it is. (a)に示す加熱加圧ヘッドTPH1においては、両端部および中央部に突出部が設けられており、(b)に示す加熱加圧ヘッドTPH2 In the heat pressure head TPH1 shown in (a), and the projecting portion is provided at both ends and the central portion, the heat pressure head shown in (b) TPH2
においては、加熱加圧ヘッドTPH1の凹部に対応する部分に突出部が設けられている。 In the protruding portion is provided in a portion corresponding to the recess of the heat pressure head TPH1.

【0140】図52に示した加熱加圧ヘッドを使用して接続端子TTMとドレイン端子DTMとを接続するには、まず接続端子TTMとドレイン端子DTMとの間に異方性導電膜ACFを位置させのち、加熱加圧ヘッドT [0140] In using the heat pressure head for connecting the connection terminals TTM and drain terminals DTM shown in FIG. 52, position an anisotropic conductive film ACF between the first connecting terminal TTM and the drain terminal DTM later is, the heat pressure head T
PH1により接続端子TTM部の両端部および中央部を加熱、加圧し、つぎに加熱加圧ヘッドTPH2により接続端子TTM部の残りの部分を加熱、加圧する。 PH1 by heating both end portions and central portion of the connecting terminal TTM unit, pressurized, then heating the remaining part of the connecting terminal TTM portions by the heat pressure head TPH2, pressurized.

【0141】このようにすれば、加熱加圧ヘッドTPH [0141] In this way, the heat pressure head TPH
1により第1回目に加熱、加圧される接続端子TTM部の面積が小さいので、両端の接続端子TTM間の距離の変化は小さい。 1 by heating in the first round, since a small area of ​​the connection terminals TTM portion is pressurized, the change in the distance between both ends of the connection terminals TTM is small. しかも加熱加圧ヘッドTPH2により第2回目に加熱、加圧するときには、少なくとも両端部の接続端子TTMがドレイン端子DTMに接続、固定されているから、ベースフィルムBFIの端子部TMPの第2回目に加熱される部分の熱膨張が抑制される。 Moreover heated to a second by the heat pressure head TPH2, when pressurizing at least both end portions of the connection to the connection terminal TTM drain terminal DTM, from being fixed, heated to a second terminal portion TMP of the base film BFI thermal expansion of the part to be is suppressed. このため、接続端子TTMとドレイン端子DTMとの位置ずれが低減される。 Therefore, positional deviation between the connection terminal TTM and the drain terminal DTM is reduced.

【0142】《対策例7》図53はテープキャリアパッケージの接続端子と液晶表示素子のドレイン端子とを異方性導電膜を介して接続する他の方法を説明するための図である。 [0142] "measures Example 7" FIG. 53 is a diagram for explaining another method for connecting the drain terminal of the connection terminal and the liquid crystal display device of the tape carrier package through an anisotropic conductive film. この接続方法においては、接続端子TTMがドレイン端子DTMに対して傾斜するようにテープキャリアパッケージTCPを位置させ、接続端子TTMとドレイン端子DTMとが交差する交差点を画像処理で検出し、上記交差点を結ぶ直線と加熱加圧ヘッドTPHの加熱加圧面の中心線とを一致させて、加熱加圧ヘッドTP In this connection, the connection terminals TTM is to position the tape carrier package TCP so as to be inclined with respect to the drain terminal DTM, detects the intersection connecting the terminal TTM and the drain terminal DTM intersects the image processing, the intersection connecting to match with the center line of the heating surfaces of the straight line and the heat pressure head TPH, the heat pressure head TP
Hにより加熱、加圧する。 Heated by H, pressurized.

【0143】このようにすれば、液晶表示素子LCDに対するテープキャリアパッケージTCPの位置合わせを高精度に行なう必要がないから、接続端子TTMとドレイン端子DTMとを容易に接続することができる。 [0143] By this way, it is unnecessary to perform the positioning of the tape carrier package TCP to the liquid crystal display element LCD with high precision, it is possible to easily connect the connection terminal TTM and the drain terminal DTM.

【0144】《対策例8》図54はテープキャリアパッケージの接続端子と液晶表示素子のドレイン端子との端子接続構造を示す図、図55は図54のB−B断面図である。 [0144] "measures Example 8> FIG. 54 is a diagram showing a terminal connection structure between the drain terminal of the connection terminal and the liquid crystal display device of the tape carrier package, FIG 55 is a B-B sectional view of FIG. 54. この端子接続構造においては、幅広のドレイン端子DTM1、DTM2が千鳥状に配置されており、またベースフィルムBFIの端部まで達しない接続端子TT In this terminal connection structure, connection wider drain terminal DTM1, DTM2 are arranged in a staggered manner, also it does not reach the end of the base film BFI terminal TT
M1およびベースフィルムBFIの端部まで達した接続端子TTM2が設けられ、接続端子TTM2の約半分がソルダレジストSRSによって覆われており、接続端子TTM1、TTM2の配線CIR側にエッチングにより凹部が設けられている。 M1 and the connection terminal TTM2 reaching to the edge of the base film BFI is provided, about half of the connecting terminals TTM2 is covered by solder resist SRS, the recess is provided by etching the wiring CIR side connection terminals TTM1, TTM2 ing. そして、接続端子TTM1とドレイン端子DTM1とが接続されており、接続端子TT Then, the connection terminals TTM1 and the drain terminal DTM1 is connected, a connection terminal TT
M2とドレイン端子DTM2とが接続されている。 And M2 and the drain terminal DTM2 is connected. そして、ソルダレジストSRSによって接続端子TTM2とドレイン端子DTM1とが接続されるのが防止されている。 Then, the connection terminals TTM2 and the drain terminal DTM1 are connected by the solder resist SRS is prevented.

【0145】この端子接続構造においては、接続端子T [0145] In the terminal connection structure, the connection terminals T
TM1、TTM2とドレイン端子DTM1、DTM2とを異方性導電膜ACFを介して接続するために、テープキャリアパッケージTCPの接続端子TTM部を加熱したとき、接続端子TTM部が熱膨張し、接続端子TTM TM1, the TTM2 drain terminal DTM1, DTM2 to connect via the anisotropic conductive film ACF, upon heating the connection terminal TTM portion of the tape carrier package TCP, a connection terminal TTM unit is thermally expanded, the connecting terminal TTM
1、TTM2とドレイン端子DTM1、DTM2との位置ずれが生じたとしても、幅広のドレイン端子DTM 1, TTM2 drain terminal DTM1, even if the position shift between DTM2 has occurred, wide drain terminal DTM
1、DTM2の側部と接続端子TTM1、TTM2とが接続されるから、接続端子TTM1、TTM2とドレイン端子DTM1、DTM2とを確実に接続することができる。 1, since DTM2 side and connection terminals of TTM1, TTM2 and are connected, it is possible to securely connect the connection terminal TTM1, TTM2 drain terminal DTM1, DTM2. また、位置ずれが生じてもソルダレジストSRS Further, solder resist SRS even when positional deviation
も同様にずれるので、端子TTM2が隣のドレイン端子DTM1に短絡することも避けられる。 Since similarly displaced, it is also avoided that the terminal TTM2 is short-circuited next to the drain terminal DTM1.

【0146】なお、上述実施例においては、ドレイン端子DTM1、DTM2を千鳥状に配置したが、幅広のドレイン端子を階段状に配置してもよい。 [0146] In the above embodiment, the drain terminal DTM1, DTM2 was staggered, it may be disposed a wide drain terminal stepwise.

【0147】《対策例9》図56はテープキャリアパッケージの接続端子と液晶表示素子のドレイン端子との他の端子接続構造を示す図、図57は図56のC−C断面図である。 [0147] "measures Example 9" Figure 56 figure 57 shows another terminal connection structure between the drain terminal of the connection terminal and the liquid crystal display device of the tape carrier package is a C-C sectional view of FIG. 56. この端子接続構造においては、幅広の接続端子TTM3、TTM4が千鳥状に配置されており、また下部透明ガラス基板SUB1の端部まで達したドレイン端子DTM3および透明ガラス基板SUB1の端部まで達しないドレイン端子DTM4が設けられ、ドレイン端子DTM3の約半分が保護膜PSV1によって覆われている。 In this terminal connection structure, drain wide connection terminals TTM3, TTM4 are arranged in a staggered manner, also does not reach the edge of the drain terminal DTM3 and the transparent glass substrate SUB1 has reached the end of the lower transparent glass substrate SUB1 terminal DTM4 is provided, approximately half of the drain terminal DTM3 is covered by the protective film PSV1. そして、接続端子TTM3とドレイン端子DTM Then, the connection terminals TTM3 and the drain terminal DTM
3とが接続されており、接続端子TTM4とドレイン端子DTM4とが接続されている。 3 and is connected, a connection terminal TTM4 the drain terminal DTM4 is connected.

【0148】この端子接続構造においては、接続端子T [0148] In the terminal connection structure, the connection terminals T
TM3、TTM4とドレイン端子DTM3、DTM4とを異方性導電膜ACFを介して接続するために、テープキャリアパッケージTCPの接続端子TTM部を加熱したとき、接続端子TTM部が熱膨張し、接続端子TTM TM3, the TTM4 drain terminal DTM3, DTM4 to connect via the anisotropic conductive film ACF, upon heating the connection terminal TTM portion of the tape carrier package TCP, a connection terminal TTM unit is thermally expanded, the connecting terminal TTM
3、TTM4とドレイン端子DTM3、DTM4との位置ずれが生じたとしても、幅広の接続端子TTM3、T 3, TTM4 a drain terminal DTM3, even if the position shift between DTM4 has occurred, wide connection terminals TTM3, T
TM4の側部とドレイン端子DTM3、DTM4とが接続されるから、接続端子TTM3、TTM4とドレイン端子DTM3、DTM4とを確実に接続することができる。 Since TM4 side and the drain terminal DTM3, DTM4 and are connected, it is possible to securely connect the connection terminal TTM3, TTM4 drain terminal DTM3, DTM4. また、位置ずれが生じても保護膜PSV1も同様に相対的にずれるので、端子TTM4が隣のドレイン端子DTM4に短絡することも避けられる。 Moreover, since even when positional deviation protective film PSV1 likewise relatively displaced, it is avoided that the terminal TTM4 is shorted to adjacent the drain terminal DTM4.

【0149】なお、上述実施例においては、接続端子T [0149] In the above embodiment, the connection terminals T
TM3、TTM4を千鳥状に配置したが、幅広の接続端子を階段状に配置してもよい。 TM3, TTM4 a was staggered, may be disposed a wide connection terminal stepwise.

【0150】《対策例10》図58は他のテープキャリアパッケージの接続端子部を示す図である。 [0150] "measures Example 10> FIG 58 is a diagram showing a connection terminal portion of the other of the tape carrier package. このテープキャリアパッケージTCPにおいては、蛇行した接続端子TTM5が設けられており、接続端子TTM5の蛇行幅W1は接続端子TTM5のピッチよりも小さい。 In this tape carrier package TCP, is provided with meandering connection terminal TTM5, meandering width W1 of the connection terminals TTM5 is smaller than the pitch of the connection terminals TTM5.

【0151】図59は他のテープキャリアパッケージの接続端子部を示す図である。 [0151] Figure 59 is a diagram showing a connection terminal portion of the other of the tape carrier package. このテープキャリアパッケージTCPにおいては、蛇行した接続端子TTM6が設けられており、接続端子TTM6の蛇行幅W2は接続端子TTM6のピッチよりも小さい。 In this tape carrier package TCP, it is provided with meandering connection terminal TTM6, walk width W2 of the connecting terminal TTM6 is smaller than the pitch of the connection terminals TTM6.

【0152】図58、図59に示したテープキャリアパッケージTCPにおいては、接続端子TTM5、TTM [0152] FIG. 58, in the tape carrier package TCP shown in FIG. 59, the connection terminals TTM5, TTM
6とドレイン端子DTMとを異方性導電膜ACFを介して接続するために、テープキャリアパッケージTCPの接続端子TTM5、TTM6部を加熱したとき、接続端子TTM5、TTM6部が熱膨張し、接続端子TTM And 6 and the drain terminals DTM for connection through the anisotropic conductive film ACF, upon heating the connection terminal TTM5, TTM6 parts of the tape carrier package TCP, a connection terminal TTM5, TTM6 parts is thermally expanded, the connecting terminal TTM
5、TTM6の中心線ととドレイン端子DTMの中心線との位置ずれが生じたとしても、接続端子TTM5、T 5, even if the misalignment between the center line of TTM6 and the center line of the drain terminal DTM has occurred, the connection terminals TTM5, T
TM6は蛇行しているから、ドレイン端子DTMは接続端子TTM5、TTM6の側方に突出した部分と接続されるので、接続端子TTM3、TTM4とドレイン端子DTM3、DTM4とを確実に接続することができる。 Since TM6 is meandering, the drain terminal DTM is because it is connected to a portion projecting to the side of the connection terminals TTM5, TTM6, it is possible to reliably connect the connecting terminals TTM3, TTM4 drain terminal DTM3, DTM4 .
なお、両図ともドレイン端子DTMは便宜上1本のみ描いている。 The drain terminal DTM Both figures depicts convenience only one.

【0153】なお、上述実施例においては、接続端子T [0153] In the above embodiment, the connection terminals T
TM5、TTM6を蛇行させたが、ドレイン端子DTM TM5, TTM6 was meandering, but the drain terminal DTM
を蛇行させてもよい。 It may be meandering.

【0154】《対策例11》図60は他のテープキャリアパッケージの接続端子部を示す図、図61は図60に示したテープキャリアパッケージの接続端子部の裏面を示す図、図62は図21のD−D拡大断面図である。 [0154] "measures Example 11" Figure 60 shows the connection terminal portions of the other of the tape carrier package of FIG, 61 is a diagram showing a back surface of the connection terminal portions of the tape carrier package shown in FIG. 60, FIG. 62 FIG. 21 is a D-D enlarged sectional view of the. このテープキャリアパッケージTCPにおいては、幅広の接続端子TTM7が設けられており、接続端子TTM7 In the tape carrier package TCP, and wide connection terminal TTM7 is provided, the connection terminals TTM7
がソルダレジストSRSによって覆われており、ベースフィルムBFIの端子部TMPに接続端子TTM7に接続されたスルホールTHHが設けられている。 There is covered with a solder resist SRS, through holes THH is provided which is connected to the connection terminal TTM7 the terminal portion TMP of the base film BFI. このスルホールTHHは接続端子TTM7の中心部の方が側部よりも密に設けられている。 The through hole THH is toward the center portion of the connection terminals TTM7 are provided densely than the sides. そして、接続端子TTM7とドレイン端子DTMとはスルホールTHHを介して接続される。 The connection terminal TTM7 the drain terminal DTM is connected via a through hole THH.

【0155】このテープキャリアパッケージTCPを製造するには、まず、ベースフィルムBFIに接着剤BI [0155] To manufacture the tape carrier package TCP is first adhesive BI to the base film BFI
Nにより圧延銅箔を接着し、フォトリソ工程で配線CI The rolled copper foil bonded with N, wiring CI in the photolithography process
Rおよび接続端子TTM7を形成する。 Forming the R and the connecting terminal TTM7. ベースフィルムBFIの端子部TMPにエッチングにより孔を設ける。 The base film by etching the terminal portion TMP of BFI providing holes.
つぎに、メッキによりスルホールTHHを設ける。 Then, providing a through-hole THH by plating. つぎに、配線CIRおよび接続端子TTM7をソルダレジストSRSによって覆う。 Next, cover the wiring CIR and the connection terminal TTM7 by solder resist SRS.

【0156】このテープキャリアパッケージTCPにおいては、接続端子TTMとドレイン端子DTMとを異方性導電膜ACFを介して接続するために、テープキャリアパッケージTCPの接続端子TTM部を加熱したとき、接続端子TTM部が熱膨張し、接続端子TTMの中心線とドレイン端子DTMの中心線との位置ずれが発生したとしても、実質上の接続端子TTMの線幅すなわち1つの接続端子TTMに接続された両側のスルホールT [0156] In this tape carrier package TCP, connects the terminal TTM and drain terminals DTM for connection through the anisotropic conductive film ACF, upon heating the connection terminal TTM portion of the tape carrier package TCP, a connection terminal sides TTM unit is thermally expanded, the displacement between the center line of the drain terminal DTM for connection terminal TTM has even occurred, which is connected to a substantially connection terminal TTM line width or one connection terminal TTM through-hole T of
HH間の距離は大きいから、接続端子TTMとドレイン端子DTMとを確実に接続することができる。 Since the distance between HH is large, it is possible to securely connect the connection terminal TTM and the drain terminal DTM. しかも、 In addition,
接続端子TTM7がソルダレジストSRSによって覆われているから、たとえ接続端子TTM7間のスペース幅が小さくても、接続端子TTM7側で電食が発生することがない。 Since the connection terminals TTM7 is covered by solder resist SRS, even if small space width between the connection terminals TTM7 is electrolytic corrosion at the connection terminals TTM7 side does not occur. また、隣の接続端子TTM7に接続されたスルホールTHHの互いに隣接する長さは短いから、スルホールTHH側でも電食が発生することがない。 Further, since the lengths adjacent to each other of the connected through holes THH next to the connection terminals TTM7 short, even electrolytic corrosion in through holes THH side does not occur. したがって、接続端子TTM7部の信頼性が向上する。 This improves the reliability of the connection terminals TTM7 parts.

【0157】 [0157]

【発明の効果】以上説明したように、この発明に係るテープキャリアパッケージにおいては、ベースフィルムの端子部の熱膨張が抑制されるから、接続端子と被接続装置の端子との位置ずれが発生するのを防止することができるので、接続端子と被接続装置の端子とを確実に接続することができる。 As described in the foregoing, in the tape carrier package according to the present invention, since the thermal expansion of the terminal portion of the base film is suppressed, the displacement between the terminals of the connecting terminal and the connecting device is produced it is possible to prevent the, can be reliably connected to the connection terminal and the terminal of the connected device.

【0158】また、上述のテープキャリアパッケージにおいて、ベースフィルムの端子部に低熱膨張板を設ければ、低熱膨張板によってベースフィルムの端子部の熱膨張がさらに抑制されるから、接続端子と被接続装置の端子との位置ずれが発生するのを有効に防止することができるので、接続端子と被接続装置の端子とをより確実に接続することができる。 [0158] Further, in the tape carrier package described above, by providing the low thermal expansion plate terminal portions of the base film, because the thermal expansion of the terminal portion of the base film by the low thermal expansion board is further suppressed, the connection terminal and the connection since positional deviation between the terminals of the device can be effectively prevented, it is possible to more securely connect the connection terminal and the terminal of the connected device.

【0159】また、接続端子部に低熱膨張板を設ければ、低熱膨張板の熱膨張量は小さいから、接続端子と被接続装置の端子との位置ずれが発生するのを防止することができるので、接続端子と被接続装置の端子とを確実に接続することができる。 [0159] Further, by providing the low thermal expansion plate to the connection terminal portion, since the thermal expansion of the low thermal expansion plate is small, it can be misalignment between terminals of the connecting terminal and the connected device can be prevented from occurring since, it is possible to securely connect the connection terminal and the terminal of the connected device.

【0160】このように、この発明の効果は顕著である。 [0160] In this way, the effect of the present invention is remarkable.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明を適用したアクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。 1 is a plan view showing one pixel and its periphery of the liquid crystal display unit of the color liquid crystal display device of active matrix type according to the present invention.

【図2】図1の2−2切断線における1画素とその周辺を示す断面図である。 2 is a sectional view showing one pixel and its periphery in 2-2 section line of FIG.

【図3】図1の3−3切断線における付加容量Caddの断面図である。 3 is a cross-sectional view of the additional capacitance Cadd in 3-3 section line of FIG.

【図4】図1に示す画素を複数配置した液晶表示部の要部平面図である。 4 is a fragmentary plan view of the liquid crystal display unit arranging a plurality of pixels shown in FIG.

【図5】図1に示す画素の層g2,ASのみを描いた平面図である。 5 is a plan view depicting only a layer g2, AS of the pixel shown in FIG.

【図6】図1に示す画素の層d1,d2,d3のみを描いた平面図である。 6 is a layer d1, d2, plan view depicting d3 only pixel shown in FIG.

【図7】図1に示す画素の画素電極層、遮光膜およびカラーフィルタ層のみを描いた平面図である。 [7] The pixel electrode layer of the pixel shown in FIG. 1 is a plan view depicting only the light-shielding film and the color filter layer.

【図8】図6に示す画素配列の画素電極層、遮光膜およびカラーフィルタ層のみを描いた要部平面図である。 [8] The pixel electrode layer of the pixel array shown in FIG. 6 is a fragmentary plan view depicting only the light-shielding film and the color filter layer.

【図9】ゲート端子GTMとゲート配線GLの接続部近辺を示す平面と断面の図である。 9 is a diagram of the plane and cross section showing a vicinity connection portion of the gate terminal GTM and the gate line GL.

【図10】ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面と断面の図である。 10 is a diagram of the plane and cross section showing the vicinity of the connection portion of the drain terminal DTM and the video signal line DL.

【図11】アクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部を示す等価回路図である。 11 is an equivalent circuit diagram showing a liquid crystal display unit of the color liquid crystal display device of active matrix type.

【図12】図1に示す画素の等価回路図である。 12 is an equivalent circuit diagram of a pixel shown in FIG.

【図13】基板SUB1側の工程A〜Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。 13 is a flowchart of a cross-sectional view of the pixel portion showing the manufacturing process of the substrate SUB1 side of the step A~C and the gate terminal portion.

【図14】基板SUB1側の工程D〜Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。 14 is a flowchart of a cross-sectional view of the pixel portion showing the manufacturing process of the substrate SUB1 side of the step D~F and the gate terminal portion.

【図15】基板SUB1側の工程G〜Iの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。 15 is a flowchart of a cross-sectional view of the pixel portion showing the manufacturing process of the substrate SUB1 side of the step G~I and the gate terminal portion.

【図16】表示パネルのマトリクス周辺部の構成を説明するための平面図である。 16 is a plan view for explaining the structure of the matrix peripheral portion of the display panel.

【図17】図16の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。 [17] slightly exaggerated periphery of FIG. 16 is a panel plan view for more specifically described.

【図18】上下基板の電気的接続部を含む表示パネルの角部の拡大平面図である。 18 is an enlarged plan view of a corner of a display panel including an electrical connection portion of the upper and lower substrates.

【図19】マトリクスの画素部を中央に、両側にパネル角付近と映像信号端子部付近を示す断面図である。 [19] The pixel portion of the matrix in the center is a sectional view showing the vicinity of panels angle on both sides and the video signal terminal near portion.

【図20】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。 [20] a scanning signal terminal on the left side is a sectional view showing a free panel edge portions of the external connection terminal on the right.

【図21】駆動回路を構成する集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図である。 [21] integrated circuit chip CHI constituting the driver circuit is a diagram showing a sectional structure of a tape carrier package TCP mounted on the flexible wiring board.

【図22】テープキャリアパッケージTCPを液晶表示パネルPNLの映像信号回路用端子DTMに接続した状態を示す要部断面図である。 Figure 22 is a fragmentary cross-sectional view showing a state of connecting the tape carrier package TCP in the video signal circuit terminal DTM of the liquid crystal display panel PNL.

【図23】液晶表示モジュールの分解斜視図である。 23 is an exploded perspective view of a liquid crystal display module.

【図24】液晶表示モジュールのシールドケースの上面図、前側面図、後側面図、右側面図、左側面図である。 Figure 24 is a top view of a shield case of the liquid crystal display module, front side view, a rear side view, right side view, a left side view.

【図25】シールドケースの上面側から見た斜視図である。 25 is a perspective view seen from the upper surface side of the shield case.

【図26】液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。 26 is a top view showing a state of mounting the driving circuit around the liquid crystal display panel.

【図27】中間フレームの上面図、前側面図、後側面図、右側面図、左側面図である。 Figure 27 is a top view of the intermediate frame, front side view, a rear side view, right side view, a left side view.

【図28】中間フレームの下面図である。 Figure 28 is a bottom view of the intermediate frame.

【図29】中間フレームの上面側から見た斜視図である。 29 is a perspective view from the upper surface side of the intermediate frame.

【図30】中間フレームに搭載される駆動回路基板の下面図である。 Figure 30 is a bottom view of a driving circuit board mounted on the intermediate frame.

【図31】液晶表示部の駆動回路基板(上面が見える) [Figure 31] driving circuit of the liquid crystal display unit substrate (upper surface are visible)
と中間フレームの駆動回路基板(下面が見える)との接続状態を示す上面図である。 A is a top view showing the connection state between the drive circuit board of the intermediate frame (the lower surface is visible).

【図32】バックライト支持体の上面図、後側面図、右側面図、左側面図である。 Figure 32 is a top view of a backlight support, rear side view, right side view, a left side view.

【図33】バックライト支持体の上面側から見た斜視図である。 33 is a perspective view from the upper surface side of the backlight support.

【図34】下側ケースの上面図(反射側)、後側面図、 Figure 34 is a top view of the lower case (reflection side), a rear side view,
右側面図、左側面図である。 Right side view, a left side view.

【図35】下側ケースの下面図である。 FIG. 35 is a bottom view of the lower case.

【図36】下側ケースの上面側から見た斜視図である。 FIG. 36 is a perspective view from the upper surface side of the lower case.

【図37】下側ケースにバックライト支持体、バックライト、インバータ回路基板を搭載した状態を示す上面図、後側面図、右側面図、左側面図である。 [Figure 37] backlight support lower case, backlight, top view showing a state mounted with the inverter circuit board, a rear side view, right side view, a left side view.

【図38】下側ケースの断面図(図34の38−38切断線における断面図)である。 38 is a cross-sectional view of the lower case (sectional view at 38-38 section line of FIG. 34).

【図39】図37の39−39切断線における断面図である。 39 is a cross-sectional view taken 39-39 section line of Figure 37.

【図40】テープキャリアパッケージを示す平面図である。 FIG. 40 is a plan view showing a tape carrier package.

【図41】テープキャリアパッケージの接続端子の配列ピッチを説明するための図である。 41 is a diagram for explaining the arrangement pitch of the connection terminals of the tape carrier package.

【図42】図41に示したテープキャリアパッケージが接続されるべき液晶表示素子の端子の配列ピッチを説明するための図である。 42 is a diagram for a tape carrier package explaining an arrangement pitch of the terminals of the liquid crystal display device to be connected as shown in FIG. 41.

【図43】他のテープキャリアパッケージを示す平面図である。 43 is a plan view showing another tape carrier package.

【図44】他のテープキャリアパッケージの接続端子部を示す断面図である。 FIG. 44 is a sectional view showing a connection terminal portion of the other of the tape carrier package.

【図45】他のテープキャリアパッケージの接続端子部を示す断面図である。 FIG. 45 is a sectional view showing a connection terminal portion of the other of the tape carrier package.

【図46】他のテープキャリアパッケージの接続端子部を示す断面図である。 FIG. 46 is a sectional view showing a connection terminal portion of the other of the tape carrier package.

【図47】他のテープキャリアパッケージの接続端子部を示す平面図である。 FIG. 47 is a plan view showing a connection terminal portion of the other of the tape carrier package.

【図48】他のテープキャリアパッケージの接続端子部を示す平面図である。 FIG. 48 is a plan view showing a connection terminal portion of the other of the tape carrier package.

【図49】他のテープキャリアパッケージの接続端子部を示す平面図である。 FIG. 49 is a plan view showing a connection terminal portion of the other of the tape carrier package.

【図50】他のテープキャリアパッケージの接続端子部を示す平面図である。 FIG. 50 is a plan view showing a connection terminal portion of the other of the tape carrier package.

【図51】他のテープキャリアパッケージの接続端子部を示す平面図である。 FIG. 51 is a plan view showing a connection terminal portion of the other of the tape carrier package.

【図52】加熱加圧ヘッドを示す図である。 52 is a view showing a heat pressure head.

【図53】テープキャリアパッケージの接続端子と液晶表示素子のドレイン端子とを異方性導電膜を介して接続する方法の説明図である。 FIG. 53 is an explanatory view of a method of connecting the drain terminals of the connection terminal and the liquid crystal display device of the tape carrier package through an anisotropic conductive film.

【図54】テープキャリアパッケージの接続端子と液晶表示素子のドレイン端子との接続構造を示す図である。 FIG. 54 is a diagram showing a connection structure between the drain terminal of the connection terminal and the liquid crystal display device of the tape carrier package.

【図55】図54のB−B断面図である。 It is a B-B sectional view of FIG. 55 FIG. 54.

【図56】テープキャリアパッケージの接続端子と液晶表示素子のドレイン端子との他の接続構造を示す図である。 FIG. 56 is a diagram illustrating another connection structure between the drain terminal of the connection terminal and the liquid crystal display device of the tape carrier package.

【図57】図56のC−C断面図である。 It is a C-C sectional view of FIG. 57 FIG. 56.

【図58】他のテープキャリアパッケージの接続端子部を示す図である。 FIG. 58 is a diagram showing a connection terminal portion of the other of the tape carrier package.

【図59】他のテープキャリアパッケージの接続端子部を示す図である。 FIG. 59 is a diagram showing a connection terminal portion of the other of the tape carrier package.

【図60】他のテープキャリアパッケージの接続端子部を示す図である。 FIG. 60 is a diagram showing a connection terminal portion of the other of the tape carrier package.

【図61】図60に示したテープキャリアパッケージの接続端子部の裏面を示す図である。 FIG. 61 is a diagram showing a back surface of the connection terminal portions of the tape carrier package shown in FIG. 60.

【図62】図61の拡大D−D断面図である。 Figure 62 is an enlarged sectional view taken along line D-D of Figure 61.

【符号の説明】 DESCRIPTION OF SYMBOLS

SUB…透明ガラス基板、GL…走査信号線、DL…映像信号線 GI…絶縁膜、GT…ゲート電極、AS…i型半導体層 SD…ソース電極またはドレイン電極、PSV…保護膜、BM…遮光膜 LC…液晶、TFT…薄膜トランジスタ、ITO…透明画素電極 g、d…導電膜、Cadd…保持容量素子、AOF…陽極酸化膜 AO…陽極酸化マスク、GTM…ゲート端子、DTM… SUB ... Transparent glass substrate, GL ... scanning signal lines, DL ... Video signal line GI ... insulating film, GT ... Gate electrode, AS ... i-type semiconductor layer SD ... Source electrode or drain electrode, PSV ... protective film, BM ... light blocking film LC ... liquid crystal, TFT ... TFT, ITO ... transparent pixel electrode g, d ... conductive film, Cadd ... holding capacitive element, AOF ... anodized film AO ... anodization mask, GTM ... gate terminal, DTM ...
ドレイン端子 SHD…シールドケース、PNL…液晶表示パネル、S Drain terminal SHD ... shield case, PNL ... liquid crystal display panel, S
PB…光拡散板 MFR…中間フレーム、BL…バックライト、BLS… PB ... Light diffuser MFR ... middle frame, BL ... Backlight, BLS ...
バックライト支持体 LCA…下側ケース、RM…バックライト光反射山、B The backlight support LCA ... lower case, RM ... backlight reflecting mountains, B
FI…ベースフィルム CIR…配線、TTM…接続端子、TMP…端子部、L FI ... base film CIR ... wiring, TTM ... connection terminal, TMP ... terminal portion, L
EB…低熱膨張板。 EB ... low thermal expansion plate.

フロントページの続き (72)発明者 田中 大之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 坂口 勝 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 石田 寿治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 田部 貴雄 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 二見 利男 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 湯田 耕治 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 Of the front page Continued (72) inventor Masaru Tanaka Noriyuki Kanagawa Prefecture, Totsuka-ku, Yokohama-shi Yoshida-cho, 292 address Co., Ltd. Hitachi, production technology in the Laboratory (72) inventor Masaru Sakaguchi, Kanagawa Prefecture, Totsuka-ku, Yokohama-shi Yoshida-cho, 292 address shares company Hitachi production Engineering in the Institute (72) inventor Toshiharu Ishida Kanagawa Prefecture, Totsuka-ku, Yokohama-shi Yoshida-cho, 292 address Co., Ltd. Hitachi, production technology in the Laboratory (72) inventor Takao Tanabe Mobara City, Chiba Prefecture Hayano 3300 address Hitachi Works Mobara in the factory (72) inventor Toshio Futami Mobara City, Chiba Prefecture Hayano 3300 address Hitachi Seisakusho Mobara in the factory (72) inventor Koji Yuda Mobara City, Chiba Prefecture Hayano 3681 address Hitachi device engineering Co., Ltd. in

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】ベースフィルムの端子部に接続端子が設けられたテープキャリアパッケージにおいて、上記ベースフィルムの上記端子部の厚さを他の部分の厚さより小さくしたことを特徴とするテープキャリアパッケージ。 1. A base film tape carrier package connection terminals are provided in the terminal portion of a tape carrier package, characterized in that the thickness of the terminal portion of the base film was less than the thickness of other portions.
  2. 【請求項2】上記ベースフィルムの上記端子部に上記ベースフィルムの材質の熱膨張係数よりも熱膨張係数の小さい材質の低熱膨張板を設けたことことを特徴とする請求項1に記載のテープキャリアパッケージ。 2. A tape according to claim 1, characterized in that the provision of the low thermal expansion board of a small material having thermal expansion coefficient than the thermal expansion coefficient of the material of the base film to the terminal portion of the base film carrier package.
  3. 【請求項3】ベースフィルムに設けられた配線に接続された接続端子を有するテープキャリアパッケージにおいて、上記接続端子部に上記ベースフィルムの材質の熱膨張係数よりも熱膨張係数の小さい材質の低熱膨張板を設けたことを特徴とするテープキャリアパッケージ。 3. A tape carrier package having a connecting connection terminals to a wiring provided on the base film, the low thermal expansion of less material having thermal expansion coefficient than the thermal expansion coefficient of the material of the base film to the connection terminal portions tape carrier package, characterized in that a plate.
JP4060794A 1992-03-18 1992-03-18 Tape carrier package Granted JPH05265020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4060794A JPH05265020A (en) 1992-03-18 1992-03-18 Tape carrier package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4060794A JPH05265020A (en) 1992-03-18 1992-03-18 Tape carrier package

Publications (1)

Publication Number Publication Date
JPH05265020A true JPH05265020A (en) 1993-10-15

Family

ID=13152572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4060794A Granted JPH05265020A (en) 1992-03-18 1992-03-18 Tape carrier package

Country Status (1)

Country Link
JP (1) JPH05265020A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414266B2 (en) 2000-03-08 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8873011B2 (en) 2000-03-16 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9099355B2 (en) 2000-03-06 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099355B2 (en) 2000-03-06 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7414266B2 (en) 2000-03-08 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9786687B2 (en) 2000-03-08 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9059045B2 (en) 2000-03-08 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9368514B2 (en) 2000-03-08 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8873011B2 (en) 2000-03-16 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US9298056B2 (en) 2000-03-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
US9429807B2 (en) 2000-05-09 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US9715132B2 (en) Liquid crystal display device
KR100262899B1 (en) Lcd device having driving circutes with multilayer external terminals
US5739880A (en) Liquid crystal display device having a shielding film for shielding light from a light source
KR100765560B1 (en) Liquid crystal display device
KR100444538B1 (en) Active matrix liquid crystal display device
DE69532724T2 (en) Against static electricity insensitive liquid crystal display device with active matrix
CN1178098C (en) Liquid crystal display
US5844255A (en) Structure of liquid crystal display device for antireflection
US7304708B2 (en) Liquid crystal display device and image display device
JP4740287B2 (en) Liquid crystal display
KR100397004B1 (en) Display panel
US6532053B2 (en) Transverse electric field system liquid crystal display device suitable for improving aperture ratio
CN100426093C (en) Liquid crystal display device
US20100195011A1 (en) Substrate for display and liquid crystal display utilizing the same
KR100258406B1 (en) Liquid crystal display device of in-plane fieldtype
US6151005A (en) Liquid-crystal display system having a driver circuit capable of multi-color display
KR100511817B1 (en) Liquid crystal display device
US5589962A (en) Active matrix display device using aluminum alloy in scanning signal line or video signal line
CN1143158C (en) Liquid crystal display device
KR100646903B1 (en) Liquid crystal display device
KR20030092140A (en) Display module and display unit
US5978059A (en) Liquid crystal display device with wide viewing angle characteristics
JPH09105908A (en) Active matrix liquid crystal display device
KR100246086B1 (en) Liquid crystal display device
JPH10186351A (en) Liquid crystal display device