JPH07281185A - The liquid crystal display device - Google Patents

The liquid crystal display device

Info

Publication number
JPH07281185A
JPH07281185A JP6277451A JP27745194A JPH07281185A JP H07281185 A JPH07281185 A JP H07281185A JP 6277451 A JP6277451 A JP 6277451A JP 27745194 A JP27745194 A JP 27745194A JP H07281185 A JPH07281185 A JP H07281185A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
side
circuit board
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6277451A
Other languages
Japanese (ja)
Inventor
Kaoru Hasegawa
Naoto Kobayashi
Hironori Kondo
Katsuhiko Shoda
Masahiko Suzuki
Yoshio Toriyama
直人 小林
裕則 近藤
雅彦 鈴木
克彦 鎗田
薫 長谷川
良男 鳥山
Original Assignee
Hitachi Device Eng Co Ltd
Hitachi Ltd
日立デバイスエンジニアリング株式会社
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Eng Co Ltd, Hitachi Ltd, 日立デバイスエンジニアリング株式会社, 株式会社日立製作所 filed Critical Hitachi Device Eng Co Ltd
Priority to JP6277451A priority Critical patent/JPH07281185A/en
Publication of JPH07281185A publication Critical patent/JPH07281185A/en
Application status is Pending legal-status Critical

Links

Abstract

PURPOSE:To make the area of a picture frame part small and to reduce the size and weight of this device by forming a metallic shielding case which has an aperture for exposing a liquid crystal display panel and is provided with this aperture deviatively toward one side of this metallic shielding case. CONSTITUTION:The metallic shielding case SHD has the aperture WD for exposing the liquid crystal display panel PNL and is provided with the aperture WD deviatively to one side of the metallic shielding case SHD. The shielding case (metallic frame) SHD is manufactured by blanking and bending one sheet of metallic plate by a pressing technic. The metallic shielding case SHD is provided with the aperture WD deviatively toward one side thereof, by which the terminals of video signal lines are drawn out only on one side of the liquid crystal display panel PNL and a circuit board for driving the video signal lines to be connected to the terminals is arranged on the side of the display panel PNL, usually only on the one side of the long side and, therefore, the area of the picture frame part around the display part is made small.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、重ね合わせた2枚の絶縁基板の間に液晶を封止して成る液晶表示パネルと、その下に配置した導光板と、その側面近傍に配置した蛍光管とを含んで成るバックライトを有する液晶表示装置に関する。 The present invention relates to a liquid crystal display panel comprising sealing the liquid crystal between two insulating substrates superimposed, a light guide plate disposed below it, was placed on its side near the phosphor a liquid crystal display device having a backlight comprising a tube.

【0002】 [0002]

【従来の技術】アクティブ・マトリクス方式の液晶表示装置は、マトリクス状に配列された複数の画素電極のそれぞれに対応して非線形素子(スイッチング素子)を設けたものである。 The liquid crystal display device of the Related Art Active matrix type, is provided with a non-linear element (switching element) corresponding to each of the plurality of pixel electrodes arranged in a matrix. 各画素における液晶は理論的には常時駆動(デューティ比 1.0)されているので、時分割駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ方式はコントラストが良く、特にカラー液晶表示装置では欠かせない技術となりつつある。 Since the liquid crystal at each pixel is theoretically are always driven (duty ratio 1.0), employing a time-division driving method, an active method in comparison with the so-called simple matrix type has good contrast, particularly color liquid crystal display device In is becoming an indispensable technology. スイッチング素子として代表的なものとしては薄膜トランジスタ(TFT)がある。 There is a thin film transistor (TFT) as a typical example of the switching element.

【0003】液晶表示装置は、例えば、透明導電膜から成る表示用画素電極と配向膜等をそれぞれ積層した面が対向するように所定の間隙を隔てて2枚の透明ガラス基板を重ね合わせ、該両基板間の縁部に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに両基板の外側に偏光板を設置または貼り付けて成る液晶表示パネル(液晶表示素子)と、液晶表示パネルの外周部の外側に配置され、液晶駆動用回路が形成された回路基板と、これらの各部材を保持するモールド成型品である中間フレームと、これらの各部材を収納し、開口部、すなわち、液晶表示窓があけられた金属製シールドケースと、液晶表示パネルの下に配置され、液 The liquid crystal display device, for example, superposing two transparent glass substrate at a predetermined gap as a surface laminated respectively and the display pixel electrode an alignment film or the like made of a transparent conductive film is opposed, the the sealing material is formed in a frame shape in the edge between the two substrates, sealed with bonding both substrates, the liquid crystal from the liquid crystal filling port formed in a portion of the sealing member inside the sealing member between both substrates, sealing and further disposed a polarizing plate on the outer side of the substrates or pasted comprising a liquid crystal display panel and (liquid crystal display element), arranged outside the outer peripheral portion of the liquid crystal display panel, a circuit board for liquid crystal drive circuit is formed the intermediate frame is a molded article for holding these members, accommodating each of these members, the openings, i.e., a metal shield case where the liquid crystal display window is opened, placed under the liquid crystal display panel is, liquid 表示パネルに光を供給するバックライト等を含んで構成されている。 It is configured to include a backlight or the like for supplying light to the display panel.

【0004】なお、薄膜トランジスタを使用したアクティブ・マトリクス方式の液晶表示装置は、例えば特開昭63−309921号公報や、「冗長構成を採用した1 [0004] The liquid crystal display device of active matrix type using thin film transistors, for example, JP 63-309921 Laid adopts the "Redundancy 1
2.5型アクティブ・マトリクス方式カラー液晶ディスプレイ」、日経エレクトロニクス、頁193〜210、1986年12 2.5-inch active-matrix color liquid crystal display ", Nikkei Electronics, pages 193-210, 1986 12
月15日、日経マグロウヒル社発行、で知られている。 Month 15 days, has been Nikkei McGraw-Hill, Inc. issued, in known.

【0005】 [0005]

【発明が解決しようとする課題】従来の液晶表示装置では、液晶表示パネルの対向する2個の長辺に映像信号線を交互に引き出し、各長辺の外側にそれぞれ映像信号線駆動用回路基板を配置した構成なので、表示部の周囲のいわゆる額縁部の面積を小さくすることができず、液晶表示装置および該液晶表示装置を表示部として組み込んだパソコン、ワープロ等の情報処理装置の外形寸法が大形となり、重量も重くなる問題があった。 THE INVENTION Problems to be Solved] In the conventional liquid crystal display device draws alternatively a video signal line to the two opposite long sides of the liquid crystal display panel, each video signal line driving circuit board to the outside of each long side since configurations of arranging the can not reduce the area of ​​the so-called frame portion surrounding the display unit, a personal computer incorporating a liquid crystal display device and the liquid crystal display device as a display unit, it is external dimensions of the information processing apparatus of the word processor becomes large, there was a weight becomes heavier problem.

【0006】本発明の目的は、額縁部の面積を小さくすることにより、小型化、軽量化することができる液晶表示装置を提供することにある。 An object of the present invention is to reduce the area of ​​the frame portion, to provide a liquid crystal display device capable of downsizing and weight reduction.

【0007】 [0007]

【課題を解決するための手段】上記課題を解決するために、本発明の液晶表示装置は、液晶表示パネルと、前記液晶表示パネルを収納する金属製シールドケースと、バックライトを収納するモールドケースとを有し、前記金属製シールドケースと前記モールドケースとをそれぞれに設けた嵌合部材を嵌合させて一体化してなる液晶表示装置において、前記金属製シールドケースは前記液晶表示パネルを露出するための開口部を有し、前記開口部は前記金属製シールドケースの一方の辺に偏って設けられることを特徴とする。 In order to solve the above problems SUMMARY OF THE INVENTION, molded case liquid crystal display device of the present invention, for housing the liquid crystal display panel, a metal shield case for housing the liquid crystal display panel, a backlight has the door, in the liquid crystal display device in which the fitting member is fitted is formed by integrally provided with said and said metal shield case molded case respectively, the metal shield case to expose the liquid crystal display panel It has an opening for the opening and which are located biased to one side of the metal shield case.

【0008】 [0008]

【作用】本発明の液晶表示装置では、前記開口部を前記金属製シールドケースの一方の辺に偏って設けることにより、液晶表示パネルの片側のみに映像信号線の端子を引き出し、前記端子と接続する映像信号線駆動用回路基板を前記表示パネルの辺、通常は長辺の一方側のみに配置するため、表示部の周囲の額縁部の面積を小さくすることができるので、液晶表示装置およびこれを組み込んだ情報処理装置を小型化、軽量化することができる。 [Action] In the liquid crystal display device of the present invention, by providing biased the opening on one side of the metal shield case, pull out the terminals of the video signal lines on only one side of the liquid crystal display panel, connected to the terminals video signal line drive circuit side of the substrate the display panel, since normally only be placed on one side of the long side, it is possible to reduce the area of ​​the frame portion of the periphery of the display unit, a liquid crystal display device and this increasing the size of the information apparatus incorporating, it can be reduced in weight. また、当該液晶表示装置を表示部としてパーソコン、ワープロ等の情報処理装置に実装したときに、映像信号線駆動用回路基板が配置された側を、画面の上側に配置される位置にする。 Further, Pasokon the liquid crystal display device as a display unit, when mounted on the information processing apparatus of the word processor, the side on which the video signal line drive circuit board is disposed, to a position disposed above the screen. これにより、表示部をヒンジによりキーボード部に取り付けたノートブック型のパソコン、ワープロでは、画面の下部にヒンジを設けるためのスペースを容易に取ることができ、画面の上下位置を適切とすることができる。 Thus, notebook computer attached to the keyboard portion by a hinge to the display unit, the word processor, can take facilitate a space for providing the hinge at the bottom of the screen, be suitable the vertical position of the screen it can.

【0009】 [0009]

【実施例】本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。 EXAMPLES The invention further another aspect of the other objects and the present invention of the present invention will become apparent from the following description with reference to the drawings.

【0010】《アクティブ・マトリクス液晶表示装置》 [0010] "active matrix liquid crystal display device"
以下、アクティブ・マトリクス方式のカラー液晶表示装置にこの発明を適用した実施例を説明する。 Hereinafter, an embodiment of the present invention is applied to a color liquid crystal display device of active matrix type. なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。 In the following description drawings, parts having identical functions are given same symbols and their repeated explanation is omitted.

【0011】《マトリクス部の概要》図2はこの発明が適用されるアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図、図3は図2の3 [0011] Figure 2 "Overview of the matrix portion" is a plan view showing one pixel and its periphery of the active matrix system color liquid crystal display device to which the present invention is applied, FIG. 3 is 3 in FIG. 2
−3切断線における断面を示す図、図4は図2の4−4 Shows a cross section taken -3 cutting line 4-4 in FIG. 4 FIG. 2
切断線における断面図である。 It is a cross-sectional view taken along a line. また、図5には図2に示す画素を複数配置したときの平面図を示す。 Further, in FIG. 5 shows a plan view when arranging a plurality of pixels shown in FIG.

【0012】図2に示すように、各画素は隣接する2本の走査信号線(ゲート信号線または水平信号線)GL [0012] As shown in FIG. 2, each pixel adjacent two scanning signal lines (gate signal lines or horizontal signal lines) GL
と、隣接する2本の映像信号線(ドレイン信号線または垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。 When it is disposed adjacent two video signal lines (drain signal lines or vertical signal lines) intersecting with the DL region (region enclosed by four signal lines). 各画素は薄膜トランジスタTFT、透明画素電極ITO1および保持容量素子Caddを含む。 Each pixel includes a thin film transistor TFT, a transparent pixel electrode ITO1 and the storage capacitor element Cadd. 走査信号線GLは列方向に延在し、行方向に複数本配置されている。 Scanning signal lines GL extend in the column direction and are parallelly arranged in the row direction. 映像信号線DLは行方向に延在し、列方向に複数本配置されている。 It extends to the video signal line DL row direction and are parallelly arranged in the column direction.

【0013】図3に示すように、液晶LCを基準に下部透明ガラス基板SUB1側には薄膜トランジスタTFT [0013] As shown in FIG. 3, the lower transparent glass substrate SUB1 side relative to the liquid crystal LC thin film transistor TFT
および透明画素電極ITO1が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFIL、遮光用ブラックマトリクスパターンBMが形成されている。 And the transparent pixel electrode ITO1 is formed, the color filter FIL and the upper transparent glass substrate SUB2 side, the light-shielding black matrix pattern BM is formed. 下部透明ガラス基板SUB1はたとえば1.1mm程度の厚さで構成されている。 Lower transparent glass substrate SUB1 is formed of a thickness of for example, about 1.1 mm. また、透明ガラス基板SUB1、S In addition, the transparent glass substrate SUB1, S
UB2の両面にはディップ処理等によって形成された酸化シリコン膜SIOが設けられている。 Silicon oxide film SIO formed by dipping treatment or the like is provided on both sides of UB2. このため、透明ガラス基板SUB1、SUB2の表面に鋭い傷があったとしても、鋭い傷を酸化シリコン膜SIOで覆うことができるので、その上にデポジットされる走査信号線G Therefore, even if there is a sharp scratches on the surface of the transparent glass substrates SUB1, SUB2, it is possible to cover the sharp scratches silicon oxide film SIO, the scanning signal lines is deposited thereon G
L、遮光膜BM等の膜質を均質に保つことができる。 L, it is possible to maintain homogeneous film quality, such as the light-shielding film BM.

【0014】上部透明ガラス基板SUB2の内側(液晶LC側)の表面には、遮光膜BM、カラーフィルタFI [0014] On the surface of the inner upper transparent glass substrate SUB2 (liquid crystal LC side), the light shielding film BM, a color filter FI
L、保護膜PSV2、共通透明画素電極ITO2(CO L, the protective film PSV2, common transparent pixel electrode ITO2 (CO
M)および上部配向膜ORI2が順次積層して設けられている。 M) and the upper orientation film ORI2 is formed by sequentially stacking.

【0015】《マトリクス周辺の概要》図17は上下のガラス基板SUB1,SUB2を含む表示パネルPNL The display panel PNL 17 "Summary of the surrounding elements", including the upper and lower glass substrates SUB1, SUB2
のマトリクス(AR)周辺の要部平面を、図18はその周辺部を更に誇張した平面を、図19は図17及び図1 The matrix (AR) around the main portion plan, FIG. 18 is a plane obtained by further exaggerated its periphery, 19 17 and 1
8のパネル左上角部に対応するシール部SL付近の拡大平面を示す図である。 The panel upper left corner of the 8 shows an enlarged plan around the corresponding seal portion SL. また、図20は図3の断面を中央にして、左側に図19の19a−19a切断線における断面を、右側に映像信号駆動回路が接続されるべき外部接続端子DTM付近の断面を示す図である。 Further, FIG. 20 is a cross-section of FIG. 3 in the middle, a cross section taken along 19a-19a section line of FIG. 19 on the left, a view showing an external connection section in the vicinity of the terminal DTM to the video signal driver circuit on the right is connected is there. 同様に図2 Similarly, FIG. 2
1は、左側に走査回路が接続されるべき外部接続端子G 1, the external connection terminal G to the scanning circuit to the left is connected
TM付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。 The cross-section of the vicinity of TM, is a diagram showing a cross section of the vicinity of the seal portion where no external connection terminal on the right.

【0016】このパネルの製造では、小さいサイズであればスループット向上のため1枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。 [0016] Any For this panel In the manufacture of, if small size divided from simultaneously processing a plurality fraction of the device in one glass substrate for increased throughput, manufacturing facilities if large size shared reducing the size of the glass substrate which is standardized in varieties after machining to a size that fits to each breed, in either case the glass is cut through the one way process. 図17〜図19は後者の例を示すもので、図17、図18の両図とも上下基板SUB 17 to 19 are intended to show the latter example, FIG. 17, upper and lower substrates with both FIGS. 18 SUB
1,SUB2の切断後を、図19は切断前を表しており、LNは両基板の切断前の縁を、CT1とCT2はそれぞれ基板SUB1,SUB2の切断すべき位置を示す。 1, SUB2 the after cleavage of FIG. 19 represents a front cutting, LN is the edge of the front cutting the two substrates, CT1 and CT2 indicates the position to be cut of the substrate SUB1, SUB2, respectively. いずれの場合も、完成状態では外部接続端子群T In either case, the external connection terminal group T is a completed state
g,Td(添字略)が存在する(図で上下辺と左辺の) g, Td (subscript omitted) are present (the upper and lower sides and the left side in the drawing)
部分はそれらを露出するように上側基板SUB2の大きさが下側基板SUB1よりも内側に制限されている。 Portion the size of the upper substrate SUB2 so as to expose them is limited to the inside than the lower substrate SUB1. 端子群Tg,Tdはそれぞれ後述する走査回路接続用端子GTM、映像信号回路接続用端子DTMとそれらの引出配線部を集積回路チップCHIが搭載されたテープキャリアパッケージTCP(図22、図23)の単位に複数本まとめて名付けたものである。 Terminal groups Tg, the scanning circuit connection terminals GTM which will be described later, respectively Td, the video signal circuit connecting terminals DTM and the tape carrier package TCP which they lead line section an integrated circuit chip CHI is mounted (FIG. 22, FIG. 23) one in which was named in a plurality of summarized in the unit. 各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。 Lead-out lines from the matrix of each group to the external connection terminal portion are inclined as they approach both ends. これは、パッケージTCPの配列ピッチ及び各パッケージTCPにおける接続端子ピッチに表示パネルPNLの端子DTM,GTMを合わせるためである。 This is to accommodate the connection terminal pitch in the arrangement pitch and each package TCP package TCP terminal DTM of the display panel PNL, a GTM.

【0017】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入口INJを除き、液晶LC [0017] Between the transparent glass substrates SUB1, SUB2, along margins thereof, except for a liquid crystal filling port INJ, the liquid crystal LC
を封止するようにシールパターンSLが形成される。 Seal pattern SL is formed so as to seal. シール材は例えばエポキシ樹脂から成る。 Sealing material made of, for example, epoxy resin. 上部透明ガラス基板SUB2側の共通透明画素電極ITO2は、少なくとも一箇所において、本実施例ではパネルの4角で銀ペースト材AGPによって下部透明ガラス基板SUB1側に形成されたその引出配線INTに接続されている。 Common transparent pixel electrode ITO2 of the upper transparent glass substrate SUB2 side, at least one place, in the present embodiment is connected to the lead wire INT formed on the lower transparent glass substrate SUB1 side by silver paste material AGP at four corners of the panel ing. この引出配線INTは後述するゲート端子GTM、ドレイン端子DTMと同一製造工程で形成される。 The lead-out wiring INT is formed by a gate terminal GTM, the drain terminal DTM and the same manufacturing process described below.

【0018】配向膜ORI1、ORI2、透明画素電極ITO1、共通透明画素電極ITO2、それぞれの層は、シールパターンSLの内側に形成される。 The orientation film ORI1, ORI2, the transparent pixel electrode ITO1, common transparent pixel electrode ITO2, each layer is formed inside the seal pattern SL. 偏光板P Polarizer P
OL1、POL2はそれぞれ下部透明ガラス基板SUB OL1, POL2 lower each transparent glass substrate SUB
1、上部透明ガラス基板SUB2の外側の表面に形成されている。 1, are formed on the outer surface of the upper transparent glass substrate SUB2. 液晶LCは液晶分子の向きを設定する下部配向膜ORI1と上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。 The liquid crystal LC is filled in a region partitioned by the seal pattern SL between the lower orientation film ORI1 and the upper orientation film ORI2 for setting an orientation of liquid crystal molecules. 下部配向膜ORI1は下部透明ガラス基板SUB1側の保護膜P Protective film P of the lower orientation film ORI1 is lower transparent glass substrate SUB1 side
SV1の上部に形成される。 It is formed on top of the SV1.

【0019】この液晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側で別個に種々の層を積み重ね、シールパターンSLを基板SUB2 [0019] The liquid crystal display device includes a lower transparent glass substrate SUB1 side, separately stacking the various layers in the upper transparent glass substrate SUB2 side, the seal pattern SL substrate SUB2
側に形成し、下部透明ガラス基板SUB1と上部透明ガラス基板SUB2とを重ね合わせ、シール材SLの開口部INJから液晶LCを注入し、注入口INJをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。 Formed on the side, superimposing the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2, injecting a liquid crystal LC through the opening INJ of the seal material SL, the inlet INJ is sealed with an epoxy resin, the upper and lower substrates assembled by cutting.

【0020】《薄膜トランジスタTFT》薄膜トランジスタTFTは、ゲート電極GTに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。 [0020] "thin film transistor TFT" thin film transistor TFT, when a positive bias is applied to the gate electrode GT, the source - channel resistance between the drain is reduced, when the zero bias, the channel resistance is operated so as to increase.

【0021】各画素の薄膜トランジスタTFTは、画素内において2つ(複数)に分割され、薄膜トランジスタ(分割薄膜トランジスタ)TFT1およびTFT2で構成されている。 The thin film transistor TFT of each pixel is divided into two in the pixel (s), and a thin film transistor (divided thin film transistors) TFT 1 and TFT 2. 薄膜トランジスタTFT1、TFT2のそれぞれは実質的に同一サイズ(チャネル長、チャネル幅が同じ)で構成されている。 Is of thin-film transistors TFT1, TFT2 of each of which is composed of substantially the same size (the channel length, channel width is the same). この分割された薄膜トランジスタTFT1、TFT2のそれぞれは、ゲート電極GT、ゲート絶縁膜GI、i型(真性、intrinsic、導電型決定不純物がドープされていない)非晶質シリコン(Si)からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。 The split of thin-film transistors TFT1, TFT2 of each of the gate electrodes GT, the gate insulating film GI, i-type (intrinsic, intrinsic, conductivity determining impurities are not doped) i-type semiconductor made of amorphous silicon (Si) layer AS, the pair of source electrodes SD1, having a drain electrode SD2. なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。 The source and drain are originally determined by the bias polarity between them, since the circuit of this liquid crystal display device the polarity is inverted during the operation, the source, drain is to be understood as interchanged during the operation. しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。 However, the following description, expressed in fixed and convenience one source, drain the other.

【0022】《ゲート電極GT》ゲート電極GTは図6 [0022] "gate electrode GT" gate electrode GT is 6
(図2の第2導電膜g2およびi型半導体層ASのみを描いた平面図)に示すように、走査信号線GLから垂直方向(図2および図6において上方向)に突出する形状で構成されている(T字形状に分岐されている)。 As shown in (plan view depicting only the second conductive film g2 and i-type semiconductor layer AS in Figure 2), composed of the scanning signal line GL in a shape protruding (upward in FIGS. 2 and 6) vertical are (is branched in a T-shape). ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。 The gate electrode GT protrudes to beyond the respective active regions of the thin film transistors TFT 1, TFT 2. 薄膜トランジスタTFT1、TFT2のそれぞれのゲート電極G Of thin-film transistors TFT1, TFT2 of each of the gate electrodes G
Tは、一体に(共通ゲート電極として)構成されており、走査信号線GLに連続して形成されている。 T is (as a common gate electrode) integrally is constituted, it is formed continuously to the scanning signal line GL. 本例では、ゲート電極GTは、単層の第2導電膜g2で形成されている。 In this example, the gate electrode GT is formed of a second conductive film g2 of the monolayer. 第2導電膜g2はたとえばスパッタで形成されたアルミニウム(Al)膜を用い、1000〜550 The second conductive film g2 is an aluminum (Al) film formed, for example, sputtering, 1000-550
0Å程度の膜厚で形成する。 To have a thickness of about 0 Å. また、ゲート電極GT上にはAlの陽極酸化膜AOFが設けられている。 Moreover, the anodic oxide film AOF of Al is provided on the gate electrode GT.

【0023】このゲート電極GTは図2、図3および図6に示されているように、i型半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成される。 [0023] The gate electrode GT is 2, as shown in Figures 3 and 6, so as to completely cover the i-type semiconductor layer AS (not viewed from below) it from being larger form.
したがって、下部透明ガラス基板SUB1の下方に螢光管等のバックライトBLを取り付けた場合、この不透明なAlからなるゲート電極GTが影となって、i型半導体層ASにはバックライト光が当たらず、光照射による導電現象すなわち薄膜トランジスタTFTのオフ特性劣化は起きにくくなる。 Therefore, when attaching the backlight BL of the fluorescent tube or the like below the lower transparent glass substrate SUB1, the opaque gate electrode GT of Al becomes a shadow, the i-type semiconductor layer AS shielded from backlight not, off characteristic deterioration of the conductive behavior i.e. the thin film transistor TFT by light irradiation is unlikely to occur. なお、ゲート電極GTの本来の大きさは、ソース電極SD1とドレイン電極SD2との間をまたがるに最低限必要な(ゲート電極GTとソース電極SD1、ドレイン電極SD2との位置合わせ余裕分も含めて)幅を持ち、チャネル幅Wを決めるその奥行き長さはソース電極SD1とドレイン電極SD2との間の距離(チャネル長)Lとの比、すなわち相互コンダクタンスgmを決定するファクタW/Lをいくつにするかによって決められる。 Note that the original size of the gate electrode GT, including the alignment allowance with the minimum required (gate electrode GT and the source electrode SD1, the drain electrode SD2 to the span between the source electrode SD1 and the drain electrode SD2 ) has a width, distance (channel length) ratio of the L between the depth length that determines the channel width W is the source electrode SD1 and the drain electrode SD2, that is, a number of factors W / L for determining the mutual conductance gm It is determined by either. この液晶表示装置におけるゲート電極G The gate electrode G in the liquid crystal display device
Tの大きさはもちろん、上述した本来の大きさよりも大きくされる。 The size of the T, of course, be larger than the original size described above.

【0024】《走査信号線GL》走査信号線GLは第2 [0024] "scanning signal line GL" scanning signal line GL is the second
導電膜g2で構成されている。 It is formed of a conductive film g2. この走査信号線GLの第2導電膜g2はゲート電極GTの第2導電膜g2と同一製造工程で形成され、かつ一体に構成されている。 The second conductive film g2 of the scanning signal line GL is formed in the second conductive film g2 in the same manufacturing process of the gate electrode GT, and is formed integrally. また、走査信号線GL上にもAlの陽極酸化膜AOFが設けられている。 Moreover, the anodic oxide film AOF of Al also on the scanning signal line GL is provided.

【0025】《絶縁膜GI》絶縁膜GIは薄膜トランジスタTFT1、TFT2のそれぞれのゲート絶縁膜として使用される。 The "insulating film GI" insulating film GI is used as of thin-film transistors TFT1, TFT2 of each of the gate insulating film. 絶縁膜GIはゲート電極GTおよび走査信号線GLの上層に形成されている。 The insulating film GI is formed over the gate electrode GT and the scanning signal line GL. 絶縁膜GIはたとえばプラズマCVDで形成された窒化シリコン膜を用い、1200〜2700Åの膜厚(この液晶表示装置では、2000Å程度の膜厚)で形成する。 Insulating film GI using the silicon nitride film formed, for example, plasma CVD, the film thickness of 1200~2700A (In this liquid crystal display device, 2000 Å approximately thickness) is formed by. ゲート絶縁膜GIは図19に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM,G The gate insulating film GI, as shown in FIG. 19, is formed to surround the whole matrix unit AR, peripheral portion external connection terminals DTM, G
TMを露出するよう除去されている。 It has been removed to expose the TM.

【0026】《i型半導体層AS》i型半導体層AS [0026] "i-type semiconductor layer AS" i-type semiconductor layer AS
は、図6に示すように、複数に分割された薄膜トランジスタTFT1、TFT2のそれぞれのチャネル形成領域として使用される。 As shown in FIG. 6, it is used as the respective channel forming regions of the of thin-film transistors TFT1, TFT2 divided into a plurality. i型半導体層ASは非晶質シリコン膜または多結晶シリコン膜で形成し、200〜2200 i-type semiconductor layer AS is formed of amorphous silicon film or polycrystalline silicon film, 200-2200
Åの膜厚(この液晶表示装置では、2000Å程度の膜厚)で形成する。 Å thickness (in this liquid crystal display device, 2000 Å approximately thickness) is formed by.

【0027】このi型半導体層ASは、供給ガスの成分を変えてSi 34からなるゲート絶縁膜として使用される絶縁膜GIの形成に連続して、同じプラズマCVD装置で、しかもそのプラズマCVD装置から外部に露出することなく形成される。 [0027] The i-type semiconductor layer AS is continuously formed in the insulating film GI used as the gate insulating film composed of Si 3 N 4 by changing the components of the feed gas, in the same plasma CVD apparatus, moreover the plasma It is formed without exposing to the outside from the CVD apparatus. また、オーミックコンタクト用のリン(P)を2.5%ドープしたN(+)型半導体層d Further, doped phosphorus for ohmic contact with (P) 2.5% N (+) type semiconductor layer d
0(図3)も同様に連続して200〜500Åの膜厚(この液晶表示装置では、300Å程度の膜厚)で形成される。 0 (Figure 3) 200 to 500 Å in thickness similarly continuously (in this liquid crystal display device, 300 Å approximately thickness) is formed by. しかる後、下部透明ガラス基板SUB1はCV Thereafter, the lower transparent glass substrate SUB1 is CV
D装置から外に取り出され、写真処理技術によりN(+) Taken from D device out by photographic processing technique N (+)
型半導体層d0およびi型半導体層ASは図2、図3および図6に示すように独立した島状にパターニングされる。 Type semiconductor layer d0 and the i-type semiconductor layer AS is 2, it is patterned into separate islands, as shown in FIGS. 3 and 6.

【0028】i型半導体層ASは、図2および図6に示すように、走査信号線GLと映像信号線DLとの交差部(クロスオーバ部)の両者間にも設けられている。 The i-type semiconductor layer AS, as shown in FIGS. 2 and 6, is also formed between the intersections of the scanning signal lines GL and the video signal line DL (crossover portions). この交差部のi型半導体層ASは交差部における走査信号線GLと映像信号線DLとの短絡を低減する。 The i-type semiconductor layer AS of the intersections to reduce the short-circuiting between the scanning signal lines GL and the video signal line DL at the intersection.

【0029】《透明画素電極ITO1》透明画素電極I [0029] "transparent pixel electrode ITO1" transparent pixel electrode I
TO1は液晶表示部の画素電極の一方を構成する。 TO1 constitutes one of the pixel electrodes of the liquid crystal display unit.

【0030】透明画素電極ITO1は薄膜トランジスタTFT1のソース電極SD1および薄膜トランジスタT The transparent pixel electrode ITO1 source electrode SD1 and the thin film transistor T of the thin film transistors TFT1
FT2のソース電極SD1の両方に接続されている。 It is connected to both the source electrode SD1 of FT2. このため、薄膜トランジスタTFT1、TFT2のうちの1つに欠陥が発生しても、その欠陥が副作用をもたらす場合はレーザ光等によって適切な箇所を切断し、そうでない場合は他方の薄膜トランジスタが正常に動作しているので放置すれば良い。 Therefore, even when a defect in one of the of thin-film transistors TFT1, TFT2 occurs, disconnects the appropriate places by the laser beam or the like if the defect results in side effects, otherwise the other thin film transistor is operating normally or if left untreated because it is. なお、2つの薄膜トランジスタTFT1、TFT2に同時に欠陥が発生することは稀であり、このような冗長方式により点欠陥や線欠陥の確率を極めて小さくすることができる。 Incidentally, it is rare that simultaneous defects two of thin-film transistors TFT1, TFT2 is generated, it is possible to extremely reduce the probability of point defects and line defects by such redundancy scheme. 透明画素電極ITO Transparent pixel electrode ITO
1は第1導電膜d1によって構成されており、この第1 1 is composed of a first conductive film d1, the first
導電膜d1はスパッタリングで形成された透明導電膜(Indium-Tin-Oxide ITO:ネサ膜)からなり、10 The conductive film d1 is made of a transparent conductive sputtering: consist (Indium-Tin-Oxide ITO Nesa film), 10
00〜2000Åの膜厚(この液晶表示装置では、14 00~2000Å thickness (in this liquid crystal display device, 14
00Å程度の膜厚)で形成される。 Formed by 00Å of about thickness).

【0031】《ソース電極SD1、ドレイン電極SD [0031] "source electrode SD1, the drain electrode SD
2》複数に分割された薄膜トランジスタTFT1、TF 2 "thin film transistors TFT1 that the plurality of divided, TF
T2のそれぞれのソース電極SD1とドレイン電極SD Each of the source electrode of T2 SD1 and the drain electrode SD
2とは、図2、図3および図7(図2の第1〜第3導電膜d1〜d3のみを描いた平面図)に示すように、i型半導体層AS上にそれぞれ離隔して設けられている。 2 A, as shown in FIGS. 2, 3 and 7 (first to third conductive film d1~d3 only painted plan view of FIG. 2), provided respectively spaced i-type semiconductor layer AS It is.

【0032】ソース電極SD1、ドレイン電極SD2のそれぞれは、N(+)型半導体層d0に接触する下層側から、第2導電膜d2、第3導電膜d3を順次重ね合わせて構成されている。 The source electrode SD1, the respective drain electrodes SD2, from the lower side in contact with the N (+) type semiconductor layer d0, the second conductive film d2, is constituted by sequentially overlapping the third conductive film d3. ソース電極SD1の第2導電膜d2 The second conductive film d2 of the source electrode SD1
および第3導電膜d3は、ドレイン電極SD2の第2導電膜d2および第3導電膜d3と同一製造工程で形成される。 And the third conductive film d3 is formed in the second conductive film d2 and third conductive film d3 and the same manufacturing process as the drain electrode SD2.

【0033】第2導電膜d2はスパッタで形成したクロム(Cr)膜を用い、500〜1000Åの膜厚(この液晶表示装置では、600Å程度の膜厚)で形成する。 [0033] The second conductive film d2 of chromium (Cr) film formed by sputtering, the film thickness of 500-1000 (in the liquid crystal display device, the thickness of about 600 Å) is formed by.
Cr膜は膜厚を厚く形成するとストレスが大きくなるので、2000Å程度の膜厚を越えない範囲で形成する。 Cr film because when forming a thick film thickness stress increases, formed in a range that does not exceed the thickness of about 2000 Å.
Cr膜はN(+)型半導体層d0との接触が良好である。 Cr film has good contact to the N (+) type semiconductor layer d0.
Cr膜は後述する第3導電膜d3のAlがN(+)型半導体層d0に拡散することを防止するいわゆるバリア層を構成する。 Cr film constitutes a so-called barrier layer to prevent the Al of the third conductive film d3 described below from diffusing into the N (+) type semiconductor layer d0. 第2導電膜d2として、Cr膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSi 2 、TiSi 2 、TaSi 2 、WSi 2 )膜を用いてもよい。 As the second conductive film d2, in addition to refractory metal Cr film (Mo, Ti, Ta, W ) film, a refractory metal silicide (MoSi 2, TiSi 2, TaSi 2, WSi 2) film may be used.

【0034】第3導電膜d3はAlのスパッタリングで3000〜5000Åの膜厚(この液晶表示装置では、 The third conductive film d3 is 3000~5000Å in thickness by sputtering of Al (In this liquid crystal display device,
4000Å程度の膜厚)に形成される。 It is formed 4000Å about thickness). Al膜はCr膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減するように構成されている。 Al film has a smaller stress than the Cr film, can be formed into a thick film thickness, and is configured to reduce the resistance of the source electrode SD1, the drain electrode SD2 and video signal line DL. 第3導電膜d3として純Al膜の他にシリコンや銅(Cu)を添加物として含有させたAl膜を用いてもよい。 Al film may be used which contains as addition to additives of silicon and copper (Cu) of the pure Al film as the third conductive film d3.

【0035】第2導電膜d2、第3導電膜d3を同じマスクパターンでパターニングした後、同じマスクを用いて、あるいは第2導電膜d2、第3導電膜d3をマスクとして、N(+)型半導体層d0が除去される。 The second conductive film d2, after patterning the third conductive film d3 on the same mask pattern, using the same mask, or the second conductive film d2, the third conductive film d3 as a mask, N (+) type semiconductor layer d0 is removed. つまり、 That is,
i型半導体層AS上に残っていたN(+)型半導体層d0 i-type semiconductor layer remained on the AS N (+) type semiconductor layer d0
は第2導電膜d2、第3導電膜d3以外の部分がセルフアラインで除去される。 The second conductive film d2, the portion other than the third conductive film d3 is removed in a self-aligned. このとき、N(+)型半導体層d In this case, N (+) type semiconductor layer d
0はその厚さ分は全て除去されるようエッチングされるので、i型半導体層ASも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。 0 Since is etched to be removed in its entirety the thickness of is i-type semiconductor layer AS is also slightly the surface portion is etched, the degree may be controlled by the etching time.

【0036】ソース電極SD1は透明画素電極ITO1 The source electrode SD1 is the transparent pixel electrode ITO1
に接続されている。 It is connected to the. ソース電極SD1は、i型半導体層AS段差(第2導電膜g2の膜厚、陽極酸化膜AOFの膜厚、i型半導体層ASの膜厚およびN(+)型半導体層d0の膜厚を加算した膜厚に相当する段差)に沿って構成されている。 The source electrode SD1, the thickness of the i-type semiconductor layer AS step (second conductive film g2, thickness of the anodic oxide film AOF, the thickness of the i-type semiconductor layer AS of the film thickness and the N (+) type semiconductor layer d0 is configured along the step) corresponding to the thickness obtained by adding. 具体的には、ソース電極SD1は、i型半導体層ASの段差に沿って形成された第2導電膜d2 More specifically, the source electrode SD1, the second conductive film d2 formed along the step of the i-type semiconductor layer AS
と、この第2導電膜d2の上部に形成した第3導電膜d When a third conductive film d formed on an upper portion of the second conductive film d2
3とで構成されている。 3 is composed of a. ソース電極SD1の第3導電膜d3は第2導電膜d2のCr膜がストレスの増大から厚く形成できず、i型半導体層ASの段差形状を乗り越えられないので、このi型半導体層ASを乗り越えるために構成されている。 The third conductive film d3 of the source electrode SD1 can not be formed thick from Cr film increases stress of the second conductive film d2, since insurmountable a stepped shape of the i-type semiconductor layer AS, overcome the i-type semiconductor layer AS It is configured for. つまり、第3導電膜d3は厚く形成することでステップカバレッジを向上している。 That is, the third conductive film d3 is improved step coverage by forming thick. 第3導電膜d3は厚く形成できるので、ソース電極SD1の抵抗値(ドレイン電極SD2や映像信号線DLについても同様)の低減に大きく寄与している。 Since the third conductive film d3 may be formed thicker, which contributes greatly to reduction of the resistance value of the source electrode SD1 (same for the drain electrode SD2 and video signal line DL).

【0037】《保護膜PSV1》薄膜トランジスタTF [0037] "protective film PSV1" thin film transistor TF
Tおよび透明画素電極ITO1上には保護膜PSV1が設けられている。 On T and the transparent pixel electrode ITO1 protective film PSV1 is provided. 保護膜PSV1は主に薄膜トランジスタTFTを湿気等から保護するために形成されており、 Protective film PSV1 is mainly formed in order to protect the thin film transistor TFT from moisture or the like,
透明性が高くしかも耐湿性の良いものを使用する。 High transparency yet to use a good moisture resistance. 保護膜PSV1はたとえばプラズマCVD装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、1μ Protective film PSV1 is formed of silicon oxide film or a silicon nitride film formed by, for example, the plasma CVD apparatus, 1 [mu]
m程度の膜厚で形成する。 To have a thickness of about m.

【0038】保護膜PSV1は図19に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM,GTMを露出するよう除去され、 The protective film PSV1 is formed, as shown in FIG. 19, is formed to surround the whole matrix unit AR, peripheral portion removed to expose external connection terminals DTM, the GTM,
また上基板側SUB2の共通電極COMを下側基板SU The lower substrate common electrode COM of the upper substrate SUB2 SU
B1の外部接続端子接続用引出配線INTに銀ペーストAGPで接続する部分も除去されている。 Portions connecting at B1 of the external connection terminals connecting the silver paste AGP to the extraction wiring INT is also removed. 保護膜PSV Protective film PSV
1とゲート絶縁膜GIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを薄くされる。 With respect to the thickness relationship of the 1 and the gate insulating film GI, the former is made thick considered a protective effect, the latter is thin mutual conductance gm of the transistor. 従って図19に示すように、保護効果の高い保護膜PSV1は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜GIよりも大きく形成されている。 Accordingly, as shown in FIG. 19, it is formed larger than the gate insulating film GI as high protection film PSV1 protective effect of protecting over the widest possible range even periphery.

【0039】《遮光膜BM》上部透明ガラス基板SUB The "light-shielding film BM" upper transparent glass substrate SUB
2側には、外部光(図3では上方からの光)がチャネル形成領域として使用されるi型半導体層ASに入射されないように、遮光膜BMが設けられ、遮光膜BMは図8 The 2 side, so that the external light (light from above in FIG. 3) is not incident on the i-type semiconductor layer AS is used as a channel formation region, the light blocking film BM is provided, the light-shielding film BM 8
のハッチングに示すようなパターンとされている。 Of being a pattern as shown in hatching. なお、図8は図2におけるITO膜からなる第1導電膜d The first conductive film d 8 made of an ITO film in FIG. 2
1、カラーフィルタFILおよび遮光膜BMのみを描いた平面図である。 1 is a plan view depicting only the color filter FIL and the light shielding film BM. 遮光膜BMは光に対する遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形成されており、この液晶表示装置ではクロム膜がスパッタリングで1300Å程度の膜厚に形成される。 Shielding film BM is formed of a high shielding property such as aluminum film or chromium film or the like to light, the chromium film in the liquid crystal display device is formed to have a film thickness of about 1300Å by sputtering.

【0040】従って、薄膜トランジスタTFT1、TF [0040] Thus, the thin film transistors TFT1, TF
T2のi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、 i-type semiconductor layer AS of T2 is sandwiched by the light blocking film BM and the larger gate electrode GT and below,
その部分は外部の自然光やバックライト光が当たらなくなる。 That part will not hit the outside of the natural light or backlight light. 遮光膜BMは図8のハッチング部分で示すように、画素の周囲に形成され、つまり遮光膜BMは格子状に形成され(ブラックマトリクス)、この格子で1画素の有効表示領域が仕切られている。 Shielding film BM is as shown by the hatched portion in FIG. 8, are formed around the pixel, that is the light-shielding film BM is formed in a lattice shape (black matrix), the effective display area of ​​one pixel in the grid is partitioned . 従って、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。 Therefore, the contour of each pixel is distinct by the light blocking film BM, contrast is improved. つまり、遮光膜BMはi型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。 In other words, the light shielding film BM has two functions of the light-shielding black matrix for the i-type semiconductor layer AS.

【0041】また、透明画素電極ITO1のラビング方向の根本側のエッジ部に対向する部分(図2右下部分) Further, a portion opposed to the edge portion of the base side of the rubbing direction of the transparent pixel electrode ITO1 (2 lower right portion)
が遮光膜BMによって遮光されているから、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化することはない。 There from being blocked by the light blocking film BM, even as the domain is induced at the above portion, because the domain is not visible, never display characteristics are degraded.

【0042】なお、バックライトを上部透明ガラス基板SUB2側に取り付け、下部透明ガラス基板SUB1を観察側(外部露出側)とすることもできる。 [0042] The mounting a backlight on the upper transparent glass substrate SUB2 side, it is also possible to the lower transparent glass substrate SUB1 and the observation side (external exposure side).

【0043】遮光膜BMは周辺部にも図18に示すように額縁状のパターンに形成され、そのパターンはドット状に複数の開口を設けた図8に示すマトリクス部のパターンと連続して形成されている。 The light shielding film BM is also in the peripheral portion is formed in a frame-like pattern as shown in FIG. 18, the pattern is formed continuously with the pattern of the matrix portion shown in FIG. 8 in which a plurality of openings in a dot shape It is. 周辺部の遮光膜BMは図18〜図21に示すように、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。 The light shielding film BM at the peripheral portion as shown in FIGS. 18 to 21, is extended to the outside of the seal portion SL, leakage light such as reflection light resulting from mounting machine such as a personal computer is prevented from entering the matrix portion . 他方、この遮光膜BMは基板SUB2の縁よりも約0.3〜1. On the other hand, this light blocking film BM is about than the edge of the substrate SUB2 0.3 to 1.
0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。 Fastened on the inside as 0 mm, it is formed to avoid the cut region of the substrate SUB2.

【0044】《カラーフィルタFIL》カラーフィルタFILはアクリル樹脂等の樹脂材料で形成される染色基材に染料を着色して構成されている。 The "color filter FIL" color filter FIL is constituted by colored dyes for dyeing substrates that are formed of a resin material such as an acrylic resin. カラーフィルタF The color filter F
ILは画素に対向する位置にストライプ状に形成され(図9)、染め分けられている(図9は図5の第1導電膜膜d1、遮光膜BMおよびカラーフィルタFILのみを描いたもので、B、R、Gの各カラーフィルターFI IL is formed in stripes at positions opposed to the pixels (Fig. 9), are Somewake (9 first Shirubedenmakumaku d1 in FIG. 5, but depicting only the light shielding film BM and color filters FIL, B, R, each of the G color filter FI
Lはそれぞれ、45°、135°、クロスのハッチを施してある)。 L each, 45 °, 135 °, are subjected to a cross-hatch). カラーフィルタFILは図8,9に示すように透明画素電極ITO1の全てを覆うように大き目に形成され、遮光膜BMはカラーフィルタFILおよび透明画素電極ITO1のエッジ部分と重なるよう透明画素電極ITO1の周縁部より内側に形成されている。 The color filter FIL is larger formed so as to cover all of the transparent pixel electrode ITO1 8 and 9, the light shielding film BM of the transparent pixel electrode ITO1 to overlap the edge portions of the color filter FIL and the transparent pixel electrode ITO1 It is formed from the periphery inwardly.

【0045】カラーフィルタFILは次のように形成することができる。 [0045] The color filter FIL can be formed as follows. まず、上部透明ガラス基板SUB2の表面に染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。 First, the dyeing base material is formed on the surface of the upper transparent glass substrate SUB2, removing the stained substrate other than red filter forming region by a photolithography technique. この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。 Thereafter, dyeing the dyed material with a red dye and fixed to form a red filter R. つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。 Then, by applying similar processes, a green filter G, are sequentially formed blue filter B.

【0046】《保護膜PSV2》保護膜PSV2はカラーフィルタFILを異なる色に染め分けた染料が液晶L [0046] "protective film PSV2" protective film PSV2 is a dye that Somewake in a color different from the color filter FIL liquid crystal L
Cに漏れることを防止するために設けられている。 It is provided to prevent leakage of the C. 保護膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。 Protective film PSV2 is for example an acrylic resin, and is formed of a transparent resin material such as epoxy resin.

【0047】《共通透明画素電極ITO2》共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差(電界)に応答して変化する。 The "common transparent pixel electrode ITO2" common transparent pixel electrode ITO2 is opposed to the transparent pixel electrode ITO1 which is provided for each pixel on the lower transparent glass substrate SUB1 side, of the liquid crystal LC optical state each pixel electrode ITO1 and changes in response to the potential difference (electric field) between the common transparent pixel electrode ITO2. この共通透明画素電極ITO2にはコモン電圧Vcomが印加されるように構成されている。 And it is configured to the common voltage Vcom is applied to the common transparent pixel electrode ITO2. 本実施例では、コモン電圧Vcomは映像信号線DLに印加されるロウレベルの駆動電圧Vdminとハイレベルの駆動電圧V In this embodiment, the common voltage Vcom driving voltage V of the low level drive voltage Vdmin and a high level applied to the video signal line DL
dmaxとの中間電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。 Although is set to an intermediate potential between dmax, if you want to decrease the power supply voltage of the integrated circuit to be used in the video signal driver circuit to approximately half, it may be applied an alternating voltage. なお、共通透明画素電極ITO2の平面形状は図18、図19を参照されたい。 The planar shape of the common transparent pixel electrode ITO2 is 18, see Figure 19.

【0048】《ゲート端子部》図10は表示マトリクスの走査信号線GLからその外部接続端子GTMまでの接続構造を示す図であり、(A)は平面であり(B)は(A)のB−B切断線における断面を示している。 The "gate terminal part" FIG. 10 is a diagram showing the connection structure from the scanning signal lines GL of the display matrix to its external connection terminal GTM, B of (A) is a plan (B) is (A) It shows a cross section taken -B cutting line. なお、同図は図19下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。 Note that this figure corresponds to around 19 lower, portion of the oblique line is expressed for convenience like straight line.

【0049】AOは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。 [0049] AO mask pattern for photographic processing, a photoresist pattern for selective anodic oxidation in other words. 従って、このホトレジストは陽極酸化後除去され、 Therefore, the photoresist is removed after the anodic oxidation,
図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。 Although the pattern AO shown in the figure does not remain as a finished product, its trajectory is left because the oxide film AOF is selectively formed as shown in the sectional view in the gate line GL. 平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。 In plan view, the left side with respect to the boundary line AO ​​of photoresist areas which is not anodized is covered with a resist, the right is the area which is anodized is exposed from the resist. 陽極酸化されたA Anodized A
L層g2は表面にその酸化物Al 23膜AOFが形成され下方の導電部は体積が減少する。 L layer g2 conductive portion of the lower formed its oxide the Al 2 O 3 film AOF on the surface volume decreases. 勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。 Of course, it anodized its conductive portion appropriate time to leave is performed by setting such as a voltage. マスクパターンAOは走査線GLに単一の直線では交差せず、クランク状に折れ曲がって交差させている。 Mask pattern AO is not intersect at a single straight line to the scan line GL, and crossed with cranked.

【0050】図中AL層g2は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターニングされている。 [0050] Figure in the AL layer g2 is are hatched for easy understanding, but areas not anodized is patterned in a comb shape. これは、Al層の幅が広いと表面にホイスカが発生するので、1本1本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。 This is because the width of the Al layer whiskers are generated on the surface and wider to narrower one single width, by making them bundled into a plurality of parallel configuration, while preventing the occurrence of whiskers, breaking it is the aim to suppress the sacrifice of the probability and the conductivity to a minimum. 従って、本例では櫛の根本に相当する部分もマスクAOに沿ってずらしている。 Therefore, portions in the present embodiment corresponding to the root of the comb is also shifted along the mask AO.

【0051】ゲート端子GTMは酸化珪素SIO層と接着性が良くAl等よりも耐電触性の高いCr層g1と、 [0051] The gate terminal GTM is a Cr layer g1 high withstanding touch than adhesion good Al or the like and the silicon oxide SIO layer,
更にその表面を保護し画素電極ITO1と同レベル(同層、同時形成)の透明導電層d1とで構成されている。 Furthermore the same level (the same layer simultaneously formed) and the pixel electrode ITO1 and protects its surface and a transparent conductive layer d1 of.
なお、ゲート絶縁膜GI上及びその側面部に形成された導電層d2及びd3は、導電層d3やd2のエッチング時ピンホール等が原因で導電層g2やg1が一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。 Note that the gate insulating film GI and on its side conductive formed part layer d2 and d3 is the area to the conductive layer g2 and g1 etching time pinholes conductive layer d3 and d2 is due not etched together it is what is left as a result of which has been covered with photoresist. 又、ゲート絶縁膜GIを乗り越えて右方向に延長されたITO層d1は同様な対策を更に万全とさせたものである。 Further, ITO layer d1 which is extended in the right direction over the gate insulating film GI is obtained by a further thorough similar measures.

【0052】平面図において、ゲート絶縁膜GIはその境界線よりも右側に、保護膜PSV1もその境界線よりも右側に形成されており、左端に位置する端子部GTM [0052] In plan view, the right side of the gate insulating film GI is the boundary line, are formed on the right side from the boundary line also protective film PSV1, the terminal portion GTM which is positioned at the left end
はそれらから露出し外部回路との電気的接触ができるようになっている。 So that the can is electrical contact with an external circuit is exposed therefrom. 図では、ゲート線GLとゲート端子の一つの対のみが示されているが、実際はこのような対が図19に示すように上下に複数本並べられ端子群Tg Figure, although only one pair of gate line GL and the gate terminal are shown, actually a plurality of aligned terminal group Tg vertically as shown such pairs in Figure 19
(図18、図19)が構成され、ゲート端子の左端は、 (18, 19) is constructed, the left end of the gate terminal,
製造過程では、基板の切断領域CT1を越えて延長され配線SHgによって短絡される。 In the manufacturing process, it is short-circuited by the extended wiring SHg beyond the cutting region CT1 of the substrate. 製造過程におけるこのような短絡線SHgは陽極化成時の給電と、配向膜OR Such short-circuit line SHg in the manufacturing process and feeding during anodizing, the alignment film OR
I1のラビング時等の静電破壊防止に役立つ。 It helps to prevent electrostatic breakdown, such as when I1 rubbing.

【0053】《ドレイン端子DTM》図11は映像信号線DLからその外部接続端子DTMまでの接続を示す図であり、(A)はその平面を示し、(B)は(A)のB [0053] "drain terminal DTM" Figure 11 shows the connection to the external connection terminals DTM from the video signal line DL, (A) shows the plane, B of (B) is (A)
−B切断線における断面を示す。 It shows a cross section taken -B cutting line. なお、同図は図19右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部(又は下端部)に該当する。 Note that this figure corresponds to around 19 upper right, but the orientation of the drawing is are changed for convenience right end direction corresponds to the upper portion of the substrate SUB1 (or lower end).

【0054】TSTdは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。 [0054] TSTd is an external circuit here is a test terminal is not connected, and the width is widened than the wiring portion so that it can contact the probe needles or the like. 同様に、ドレイン端子D Similarly, the drain terminal D
TMも外部回路との接続ができるよう配線部より幅が広げられている。 TM also wider than the wiring portion to allow connection to an external circuit is widened. 検査端子TSTdと外部接続ドレイン端子DTMは上下方向に千鳥状に複数交互に配列され、検査端子TSTdは図に示すとおり基板SUB1の端部に到達することなく終端しているが、ドレイン端子DTM Test terminals TSTd and the external connection drain terminals DTM are arranged in a plurality alternately staggered in the vertical direction, the inspection terminal TSTd is terminates without reaching the end of as the substrate SUB1 shown in the figure, the drain terminal DTM
は、図19に示すように端子群Td(添字省略)を構成し基板SUB1の切断線CT1を越えて更に延長され、 Is further extended beyond the cutting line CT1 of the substrate SUB1 constitute a terminal group Td (suffix omitted) as shown in FIG. 19,
製造過程中は静電破壊防止のためその全てが互いに配線SHdによって短絡される。 During the manufacturing process, all that prevent electrostatic breakdown are short-circuited by each other wiring SHd. 検査端子TSTdが存在する映像信号線DLのマトリクスを挟んで反対側にはドレイン接続端子が接続され、逆にドレイン接続端子DTM Inspection drain connection terminal is connected to the opposite side of the matrix of the video signal lines DL terminal TSTd is present, the drain connection terminal DTM conversely
が存在する映像信号線DLのマトリクスを挟んで反対側には検査端子が接続される。 There is on the opposite side across the matrix of the video signal lines DL present are connected test terminals.

【0055】ドレイン接続端子DTMは前述したゲート端子GTMと同様な理由でCr層g1及びITO層d1 [0055] The drain connection terminal DTM Cr layer g1 and ITO layer for the same reason and the gate terminal GTM described above is d1
の2層で形成されており、ゲート絶縁膜GIを除去した部分で映像信号線DLと接続されている。 It is formed of two layers of, and is connected to the video signal line DL at a portion where the removal of the gate insulating film GI. ゲート絶縁膜GIの端部上に形成された半導体層ASはゲート絶縁膜GIの縁をテーパ状にエッチングするためのものである。 The semiconductor layer AS formed over the end portion of the gate insulating film GI is to etch the edge of the gate insulating film GI in a tapered shape. 端子DTM上では外部回路との接続を行うため保護膜PSV1は勿論のこと取り除かれている。 Protective film PSV1 for connection to the external circuit on the terminal DTM has been removed of course. AOは前述した陽極酸化マスクでありその境界線はマトリクス全体をを大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分には層g2が存在しないのでこのパターンは直接は関係しない。 AO is anodic an oxidation mask the boundary line mentioned above is formed so as to surround a large whole matrix, but the left side from the boundary line in the figure is covered with the mask, the layer g2 in uncovered part in this FIG. this pattern is not directly involved because it does not exist.

【0056】マトリクス部からドレイン端子部DTMまでの引出配線は図20の(C)部にも示されるように、 [0056] As lead-out lines from the matrix portion to the drain terminal portion DTM is also shown in (C) of FIG. 20,
ドレイン端子部DTMと同じレベルの層d1,g1のすぐ上に映像信号線DLと同じレベルの層d2,d3がシールパターンSLの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いAl層d3を保護膜PSV1やシールパターンSLでできるだけ保護する狙いである。 The same level layer d2, d3 of the video signal line DL just above the drain terminal portion layer at the same level as the DTM d1, g1 is in the middle until the stacked structure of the seal pattern SL, which is the disconnection probability minimizing the a aim as much as possible protected Densawa easily Al layer d3 protective film PSV1 and the seal pattern SL.

【0057】《保持容量素子Caddの構造》透明画素電極ITO1は、薄膜トランジスタTFTと接続される端部と反対側の端部において、隣りの走査信号線GLと重なるように形成されている。 [0057] "holding capacitor Cadd structure" transparent pixel electrode ITO1, in the end opposite to the end connected to the thin film transistor TFT, is formed so as to overlap the scanning signal lines GL of the next. この重ね合わせは、図2、 This superposition, as shown in FIG. 2,
図4からも明らかなように、透明画素電極ITO1を一方の電極PL2とし、隣りの走査信号線GLを他方の電極PL1とする保持容量素子(静電容量素子)Caddを構成する。 As it is clear from FIG. 4, a transparent pixel electrode ITO1 as one electrode PL2, constitute the holding capacitor element to the scanning signal line GL of the next to the other electrode PL1 (capacitive element) Cadd. この保持容量素子Caddの誘電体膜は、薄膜トランジスタTFTのゲート絶縁膜として使用される絶縁膜GIおよび陽極酸化膜AOFで構成されている。 The dielectric film of the holding capacitor Cadd is formed of an insulating film GI and the anodic oxide film AOF is used as a gate insulating film of the thin film transistor TFT.

【0058】保持容量素子Caddは、図6からも明らかなように、走査信号線GLの第2導電膜g2の幅を広げた部分に形成されている。 [0058] holding capacitor Cadd is, as is clear from FIG. 6, is formed in a width widened portion of the second conductive film g2 of the scanning signal lines GL. なお、映像信号線DLと交差する部分の第2導電膜g2は映像信号線DLとの短絡の確率を小さくするため細くされている。 Here, the second conductive film g2 of the portion intersecting the video signal lines DL is narrow to minimize the probability of short-circuit between the video signal line DL.

【0059】保持容量素子Caddの電極PL1の段差部において透明画素電極ITO1が断線しても、その段差をまたがるように形成された第2導電膜d2および第3 [0059] Also the transparent pixel electrode ITO1 at the stepped portion of the electrode PL1 of the holding capacitor Cadd is broken, the second conductive film d2 and third formed to extend over the step
導電膜d3で構成された島領域によってその不良は補償される。 Its defect is compensated by the island area composed of the conductive film d3.

【0060】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図12に示す。 [0060] Figure 12 shows a connection diagram of an equivalent circuit and its peripheral circuits for "display overall equivalent circuit" display matrix section.
同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。 FIG is a circuit diagram, is drawn to correspond to the actual geometric arrangement. ARは複数の画素を二次元状に配列したマトリクス・アレイである。 AR is a matrix array in which a plurality of pixels two-dimensionally.

【0061】図中、Xは映像信号線DLを意味し、添字G、BおよびRがそれぞれ緑、青および赤画素に対応して付加されている。 [0061] In the figure, X is mean video signal lines DL, subscripts G, B and R are added respectively corresponding to green, blue and red pixels. Yは走査信号線GLを意味し、添字1,2,3,…,endは走査タイミングの順序に従って付加されている。 Y means scanning signal lines GL, subscripts 1,2,3, ..., end are added in accordance with the sequence of the scanning timing.

【0062】映像信号線X(添字省略)は上側の映像信号駆動回路Heに接続されている。 [0062] The video signal lines X (suffix omitted) are connected to the upper of the video signal driving circuit He. すなわち、映像信号線Xは、走査信号線Yと同様に、液晶表示パネルPNL That is, the video signal lines X, like the scanning signal line Y, the liquid crystal display panel PNL
の片側のみに端子が引き出されている。 Only on one side the terminal has been pulled out of.

【0063】走査信号線Y(添字省略)は垂直走査回路Vに接続されている。 [0063] scanning signal lines Y (suffix omitted) are connected to a vertical scanning circuit V.

【0064】SUPは1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に交換する回路を含む回路である。 [0064] SUP is CRT (cathode ray tube) information TFT liquid crystal display device for from one power supply circuit for obtaining a plurality of dividing the stabilized voltage source from the voltage source and the host (host processor) a circuit including a circuit for exchanging the information of use.

【0065】《保持容量素子Caddの等価回路とその動作》図2に示される画素の等価回路を図13に示す。 [0065] The equivalent circuit of the pixel indicated "equivalent circuit of the storage capacitor Cadd and operations" in FIG. 2 is shown in Figure 13. 図13において、Cgsは薄膜トランジスタTFTのゲート電極GTとソース電極SD1との間に形成される寄生容量である。 In Figure 13, Cgs is a parasitic capacitance formed between the gate electrode GT and the source electrode SD1 of the thin-film transistor TFT. 寄生容量Cgsの誘電体膜は絶縁膜GIおよび陽極酸化膜AOFである。 The dielectric film of the parasitic capacitance Cgs is the insulating film GI and the anodic oxide film AOF. Cpixは透明画素電極ITO Cpix the transparent pixel electrode ITO
1(PIX)と共通透明画素電極ITO2(COM)との間に形成される液晶容量である。 A liquid crystal capacitance formed between the 1 (PIX) and the common transparent pixel electrode ITO2 (COM). 液晶容量Cpixの誘電体膜は液晶LC、保護膜PSV1および配向膜ORI The dielectric film of the liquid crystal capacitance Cpix LCD LC, protective film PSV1 and the alignment film ORI
1、ORI2である。 1, is a ORI2. Vlcは中点電位である。 Vlc is a middle point potential.

【0066】保持容量素子Caddは、薄膜トランジスタTFTがスイッチングするとき、中点電位(画素電極電位)Vlcに対するゲート電位変化ΔVgの影響を低減するように働く。 [0066] holding capacitor Cadd when the thin film transistor TFT is switched, it acts to reduce the influence of the gate potential change ΔVg for mid-point potential (pixel electrode potential) Vlc. この様子を式で表すと、次式のようになる。 Expressing this situation by the formula, the following equation.

【0067】 ΔVlc={Cgs/(Cgs+Cadd+Cpix)}×ΔVg ここで、ΔVlcはΔVgによる中点電位の変化分を表わす。 [0067] ΔVlc = {Cgs / (Cgs + Cadd + Cpix)} × ΔVg Here, DerutaVlc represents the change in the midpoint potential by [Delta] Vg. この変化分ΔVlcは液晶LCに加わる直流成分の原因となるが、保持容量Caddを大きくすればする程、その値を小さくすることができる。 This variation ΔVlc causes the DC component to be added to the liquid crystal LC, larger the storage capacitor Cadd, it is possible to reduce the value. また、保持容量素子C The holding capacitor C
addは放電時間を長くする作用もあり、薄膜トランジスタTFTがオフした後の映像情報を長く蓄積する。 add functions to elongate the discharge time and stores the video information for a long after the thin film transistor TFT is turned off. 液晶LCに印加される直流成分の低減は、液晶LCの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。 The DC component to be applied to the liquid crystal LC can improve the lifetime of the liquid crystal LC, it is possible to reduce the so-called sticking the previous image remains at the time of switching the liquid crystal display screen.

【0068】前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD1、ドレイン電極SD2とのオーバラップ面積が増え、従って寄生容量Cgsが大きくなり、中点電位Vlcはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。 [0068] As described above, minute gate electrode GT is large to cover the complete i-type semiconductor layer AS, the source electrode SD1, increasing overlap area between the drain electrode SD2, thus the parasitic capacitance Cgs is increased , midpoint potential Vlc reverse effect easily affected by the gate (scanning) signal Vg is generated. しかし、保持容量素子Caddを設けることによりこのデメリットも解消することができる。 However, by providing the holding capacitor Cadd can be eliminated even this disadvantage.

【0069】保持容量素子Caddの保持容量は、画素の書込特性から、液晶容量Cpixに対して4〜8倍(4・C [0069] retention capacitance of the storage capacitor Cadd is from the writing characteristic of the pixel, 4-8 times the liquid crystal capacitance Cpix (4 · C
pix<Cadd<8・Cpix)、寄生容量Cgsに対して8〜3 pix <Cadd <8 · Cpix), 8~3 against parasitic capacity Cgs
2倍(8・Cgs<Cadd<32・Cgs)程度の値に設定する。 Double set to a value of (8 · Cgs <Cadd <32 · Cgs) about.

【0070】《保持容量素子Cadd電極線の結線方法》 [0070] "connection method of the holding capacitor Cadd electrode wire"
保持容量電極線としてのみ使用される初段の走査信号線GL(Y 0 )は、図12に示すように、共通透明画素電極ITO2(Vcom)と同じ電位にする。 The first stage of the scanning signal lines GL, which is used only as a storage capacitor electrode line (Y 0), as shown in FIG. 12, the same potential as the common transparent pixel electrode ITO2 (Vcom). 図19の例では、初段の走査信号線は端子GT0、引出線INT、端子DT0及び外部配線を通じて共通電極COMに短絡される。 In the example of FIG. 19, the first stage of the scanning signal line terminal GT0, lead wire INT, is short-circuited to the common electrode COM through the terminal DT0 and external wiring. 或いは、初段の保持容量電極線Y 0は最終段の走査信号線Yendに接続、Vcom以外の直流電位点(交流接地点)に接続するかまたは垂直走査回路Vから1つ余分に走査パルスY 0を受けるように接続してもよい。 Alternatively, the first stage of the storage capacitor electrode line Y 0 is connected to the scanning signal line Yend of the final stage, one or from the vertical scanning circuit V is connected to a DC potential point other than Vcom (AC ground point) extra scan pulse Y 0 a may be connected to receive.

【0071】《外部回路との接続構造》図22は走査信号駆動回路Vや映像信号駆動回路He,Hoを構成する、集積回路チップCHIがフレキシブル配線基板(通称TAB、Tape Automated Bonding)に搭載されたテープキャリアパッケージTCPの断面構造を示す図であり、図23はそれを液晶表示パネルの、本例では映像信号回路用端子DTMに接続した状態を示す要部断面図である。 [0071] Figure 22 "connection structure between the external circuit" is mounted scanning signal drive circuit V and the video signal driving circuit He, constituting Ho, integrated circuit chip CHI is a flexible wiring board (known as TAB, Tape Automated Bonding) to and a diagram showing a sectional structure of a tape carrier package TCP, Figure 23 is a liquid crystal display panel it is a principal part cross-sectional view showing a state of connecting to the terminal DTM for video signal circuit in this embodiment.

【0072】同図において、TBは集積回路CHIの入力端子・配線部であり、TMは集積回路CHIの出力端子・配線部であり、例えばCuから成り、それぞれの内側の先端部(通称インナーリード)には集積回路CHI [0072] In the figure, TB is the input terminal-wiring portion of the integrated circuit CHI, TM is the output terminal-wiring portion of the integrated circuit CHI, for example, a Cu, respective inner tip portion (called inner leads ) to the integrated circuit CHI
のボンディングパッドPADがいわゆるフェースダウンボンディング法により接続される。 Bonding pads PAD of the are connected by a so-called face-down bonding method. 端子TB,TMの外側の先端部(通称アウターリード)はそれぞれ半導体集積回路チップCHIの入力及び出力に対応し、半田付け等によりCRT/TFT変換回路・電源回路SUPに、 Terminal TB, the outer tip of the TM (aka outer leads) correspond to the input and output of the semiconductor integrated circuit chip CHI, respectively, by soldering or the like to the CRT / TFT converting circuit, power supply circuit SUP,
異方性導電膜ACFによって液晶表示パネルPNLに接続される。 It is connected to the liquid crystal display panel PNL through an anisotropic conductive film ACF. パッケージTCPは、その先端部がパネルP Package TCP has its distal end panels P
NL側の接続端子DTMを露出した保護膜PSV1を覆うようにパネルに接続されており、従って、外部接続端子DTM(GTM)は保護膜PSV1かパッケージTC Is connected to the panel so as to cover the protective film PSV1 exposed to NL-side connection terminals DTM, thus, the external connection terminal DTM (GTM) protective film PSV1 or the package TC
Pの少なくとも一方で覆われるので電触に対して強くなる。 It made resistant to electrolytic corrosion since at least be covered with one of the P.

【0073】BF1はポリイミド等からなるベースフィルムであり、SRSは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。 [0073] BF1 is a base film made of polyimide or the like, SRS is a solder resist film for masking so that the solder during soldering not from adhering to unnecessary. シールパターンSLの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂EPX等により保護され、パッケージTCPと上側基板SUB2の間には更にシリコーン樹脂SILが充填され保護が多重化されている。 Clearance outside the upper and lower glass substrates of the seal pattern SL is protected by cleaning after the epoxy resin EPX or the like, is protected further filled silicone resin SIL between the package TCP and the upper substrate SUB2 is multiplexed.

【0074】《製造方法》つぎに、上述した液晶表示装置の基板SUB1側の製造方法について図14〜図16 [0074] "production process" Next, a method for manufacturing the substrate SUB1 side of the liquid crystal display device described above 14 to 16
を参照して説明する。 With reference to the description. なお同図において、中央の文字は工程名の略称であり、左側は図3に示す画素部分、右側は図10に示すゲート端子付近の断面形状でみた加工の流れを示す。 Note In the figure, the central character is an abbreviation of step names and the left side pixel portion shown in FIG. 3, the right side shows the flow of processing as viewed in cross section around the gate terminal shown in FIG. 10. 工程Dを除き工程A〜工程Iは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。 Step A~ Step I except Step D obtained by dividing in correspondence with the photographic processing, illustrates the steps which the processing is to remove the photoresist end of after photographic processing any cross-sectional views of respective steps. なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。 Incidentally, it is assumed that a series of operations until the developing it through a selective exposure using a mask from the photoresist coating in this description the photographic processing, a description of repetition avoided. 以下区分けした工程に従って、説明する。 According to the process were divided will be described.

【0075】工程A、図14 7059ガラス(商品名)からなる下部透明ガラス基板SUB1の両面に酸化シリコン膜SIOをディップ処理により設けたのち、500℃、60分間のベークを行なう。 [0075] After the step A, the double-sided silicon oxide film SIO of the lower transparent glass substrate SUB1 made 14 7059 glass (trade name) provided by the dip treatment, 500 ° C., is baked for 60 minutes. 下部透明ガラス基板SUB1上に膜厚が1100Å 1100Å film thickness on the lower transparent glass substrate SUB1
のクロムからなる第1導電膜g1をスパッタリングにより設け、写真処理後、エッチング液として硝酸第2セリウムアンモニウム溶液で第1導電膜g1を選択的にエッチングする。 The first conductive film g1 formed of chromium is provided by sputtering, after photographic processing, selectively etching the first conductive film g1 with ammonium ceric nitrate solution as an etching solution. それによって、ゲート端子GTM、ドレイン端子DTM、ゲート端子GTMを接続する陽極酸化バスラインSHg、ドレイン端子DTMを短絡するバスラインSHd、陽極酸化バスラインSHgに接続された陽極酸化パッド(図示せず)を形成する。 Thereby, the gate terminal GTM, the drain terminal DTM, the gate terminals GTM connecting anodization bus line SHg, bus line SHd short-circuiting the drain terminal DTM, anodized pad connected to the anodized bus line SHg (not shown) to form.

【0076】工程B、図14 膜厚が2800ÅのAl−Pd、Al−Si、Al−S [0076] Step B, fig. 14 thickness of 2800Å Al-Pd, Al-Si, Al-S
i−Ti、Al−Si−Cu等からなる第2導電膜g2 i-Ti, the second conductive film made of Al-Si-Cu, etc. g2
をスパッタリングにより設ける。 The provision by sputtering. 写真処理後、リン酸と硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエッチングする。 After photographic processing, selectively etching the second conductive film g2 in a mixed acid solution of phosphoric acid, nitric acid and glacial acetic acid.

【0077】工程C、図14 写真処理後(前述した陽極酸化マスクAO形成後)、3 [0077] Step C, Fig. 14 photos processed (aforementioned anodized mask AO after formation), 3
%酒石酸をアンモニアによりPH6.25±0.05に調整した溶液をエチレングリコール液で1:9に稀釈した液からなる陽極酸化液中に基板SUB1を浸漬し、化成電流密度が0.5mA/cm 2になるように調整する(定電流化成)。 % Of tartaric acid was adjusted to pH 6.25 ± 0.05 with ammonia solution in ethylene glycol solution 1: 9 to the substrate SUB1 is dipped in the anodizing solution consisting of diluted liquid, anodizing current density of 0.5 mA / cm 2 so as to adjust (constant current Kasei). 次に所定のAl 23膜厚が得られるのに必要な化成電圧125Vに達するまで陽極酸化を行う。 Then anodic oxidation until the formation voltage 125V required for certain of the Al 2 O 3 film thickness is obtained. その後この状態で数10分保持することが望ましい(定電圧化成)。 Then it is desirable to retain a few 10 minutes in this state (constant voltage Kasei). これは均一なAl 23膜を得る上で大事なことである。 This is important for achieving a uniform the Al 2 O 3 film. それによって、導電膜g2を陽極酸化され、 Thereby the conductive film g2 is anodized,
走査信号線GL、ゲート電極GTおよび電極PL1上に膜厚が1800Åの陽極酸化膜AOFが形成される 工程D、図15 プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が2000Åの窒化Si膜を設け、プラズマCVD装置にシランガス、水素ガスを導入して、膜厚が2000Åのi型非晶質Si膜を設けたのち、プラズマCVD装置に水素ガス、ホスフィンガスを導入して、膜厚が300ÅのN(+)型非晶質Si膜を設ける。 Scanning signal lines GL, the process film thickness on the gate electrode GT and the electrode PL1 anodic oxide film AOF of 1800Å is formed D, by introducing ammonia gas, silane gas, nitrogen gas 15 plasma CVD apparatus, the thickness provided Si nitride film of 2000 Å, by introducing silane gas, a hydrogen gas into a plasma CVD apparatus, after the film thickness has an i-type amorphous Si film of 2000 Å, hydrogen gas, and phosphine gas are introduced into the plasma CVD apparatus Te, thickness provided 300Å of N (+) type amorphous Si film.

【0078】工程E、図15 写真処理後、ドライエッチングガスとしてSF 6 、CC [0078] Step E, after 15 photographic processing, SF 6, CC as a dry etching gas
4を使用してN(+)型非晶質Si膜、i型非晶質Si Use l 4 N (+) type amorphous Si film, i-type amorphous Si
膜を選択的にエッチングすることにより、i型半導体層ASの島を形成する。 By selectively etching the film to form an island of the i-type semiconductor layer AS.

【0079】工程F、図15 写真処理後、ドライエッチングガスとしてSF 6を使用して、窒化Si膜を選択的にエッチングする。 [0079] Step F, after 15 photographic processing, using the SF 6 as a dry etching gas to selectively etch the Si nitride film.

【0080】工程G、図16 膜厚が1400ÅのITO膜からなる第1導電膜d1をスパッタリングにより設ける。 [0080] Step G, Fig 16 thickness is provided by sputtering a first conductive film d1 made of an ITO film of 1400 Å. 写真処理後、エッチング液として塩酸と硝酸との混酸液で第1導電膜d1を選択的にエッチングすることにより、ゲート端子GTM、ドレイン端子DTMの最上層および透明画素電極ITO1 After photographic processing, by selectively etching the first conductive film d1 in the mixed acid solution of hydrochloric acid and nitric acid as an etchant, the gate terminals GTM, the uppermost layer and the transparent pixel electrode of the drain terminal DTM ITO1
を形成する。 To form.

【0081】工程H、図16 膜厚が600ÅのCrからなる第2導電膜d2をスパッタリングにより設け、さらに膜厚が4000ÅのAl− [0081] Step H, Fig. 16 thickness is provided by sputtering a second conductive film d2 made of Cr of 600 Å, further thickness of 4000 Å Al-
Pd、Al−Si、Al−Si−Ti、Al−Si−C Pd, Al-Si, Al-Si-Ti, Al-Si-C
u等からなる第3導電膜d3をスパッタリングにより設ける。 A third conductive film d3 made of u like provided by sputtering. 写真処理後、第3導電膜d3を工程Bと同様な液でエッチングし、第2導電膜d2を工程Aと同様な液でエッチングし、映像信号線DL、ソース電極SD1、ドレイン電極SD2を形成する。 After photographic processing, the third conductive film d3 is etched in step B and similar liquid, the second conductive film d2 is etched in the same liquid and the step A, the video signal lines DL, the source electrode SD1, the drain electrode SD2 formed to. つぎに、ドライエッチング装置にCCl 4 、SF 6を導入して、N(+)型非晶質S Then, by introducing CCl 4, SF 6 dry etching apparatus, N (+) type amorphous S
i膜をエッチングすることにより、ソースとドレイン間のN(+)型半導体層d0を選択的に除去する。 By etching the i layer, to selectively remove the N (+) type semiconductor layer d0 between the source and the drain.

【0082】工程I、図16 プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が1μmの窒化Si膜を設ける。 [0082] Step I, and introducing ammonia gas, silane gas, nitrogen gas 16 plasma CVD apparatus, the film thickness is provided nitride Si film of 1 [mu] m. 写真処理後、ドライエッチングガスとしてSF 6を使用した写真蝕刻技術で窒化Si膜を選択的にエッチングすることによって、保護膜PSV1を形成する。 After photographic processing, by selectively etching the Si nitride film in photolithography technique using SF 6 as a dry etching gas to form a protective film PSV1.

【0083】《液晶表示モジュールの全体構成》図1 [0083] "the entire structure of a liquid crystal display module" Figure 1
は、液晶表示モジュールMDLの分解斜視図であり、各構成部品の具体的な構成は図24〜図45に示す。 Is an exploded perspective view of a liquid crystal display module MDL, specific configuration of each component is shown in FIGS. 24 to 45.

【0084】SHDは金属板から成るシールドケース(メタルフレームとも称す)、WDは表示窓、INS1 [0084] SHD is (also referred to as a metal frame) shield case made of a metal plate, WD is a display window, INS1
〜3は絶縁シート、PCB1〜3は回路基板(PCB1 -3 insulating sheet, PCB1~3 the circuit board (PCB1
はドレイン側回路基板、PCB2はゲート側回路基板、 The drain-side circuit board, PCB 2 is a gate-side circuit board,
PCB3はインターフェイス回路基板)、JNは回路基板PCB1〜3どうしを電気的に接続するジョイナ、T PCB3 is an interface circuit board), JN electrically connects was how the circuit board PCB1~3 joiners, T
CP1、TCP2はテープキャリアパッケージ、PNL CP1, TCP2 the tape carrier package, PNL
は液晶表示パネル、GCはゴムクッション、ILSは遮光スペーサ、PRSはプリズムシート、SPSは拡散シート、GLBは導光板、RFSは反射シート、MCAは一体成型により形成された下側ケース(モールドケース)、LPは蛍光管、LPCはランプケーブル、GBは蛍光管LPを支持するゴムブッシュであり、図に示すような上下の配置関係で各部材が積み重ねられて液晶表示モジュールMDLが組み立てられる。 Liquid crystal display panel, GC rubber cushion, ILS light shielding spacer, PRS prism sheet, SPS is a diffusion sheet, GLB indicates a light guide plate, RFS reflection sheet, MCA is lower case formed by integrally molding (molded case) , LP is a fluorescent tube, LPC is a lamp cable, GB denotes a rubber bush for supporting the fluorescent tube LP, the liquid crystal display module MDL is assembled members are stacked in the arrangement relation of the upper and lower as shown in FIG.

【0085】モジュールMDLは、下側ケースMCA、 [0085] module MDL is, the lower case MCA,
シールドケースSHDの2種の収納・保持部材を有する。 Having two housing-holding member of the shield case SHD. 絶縁シートINS1〜3、回路基板PCB1〜3、 Insulation sheet INS1~3, circuit board PCB1~3,
液晶表示パネルPNLを収納、固定した金属製シールドケースSHDと、蛍光管LP、導光板GLB、プリズムシートPRS等から成るバックライトBLを収納した下側ケースMCAとを合体させることにより、モジュールMDLが組み立てられる。 Accommodating the liquid crystal display panel PNL, the fixed metal-made shield case SHD, fluorescent tube LP, the light guide plate GLB, by uniting the lower case MCA accommodating the backlight BL made of a prism sheet PRS and the like, the module MDL is assembled.

【0086】以下、各部材について詳しく説明する。 [0086] In the following, it will be described in detail each of the members.

【0087】《金属製シールドケースSHD》図25 [0087] "metal shield case SHD" Figure 25
は、シールドケースSHDの上面、前側面、後側面、右側面、左側面を示す図であり、シールドケースSHDの斜め上方からみたときの斜視図は図1に示される。 The upper surface of the shield case SHD, front side, rear side, right side, is a view showing a left side, perspective view as viewed obliquely from above the shield case SHD is shown in Figure 1.

【0088】シールドケース(メタルフレーム)SHD [0088] shield case (metal frame) SHD
は、1枚の金属板をプレス加工技術により、打ち抜きと折り曲げ加工により作製される。 Is by pressing technique one metal plate is manufactured by bending and punching. WDは表示パネルPN WD display panel PN
Lを視野に露出する開口を示し、以下表示窓と称す。 L a indicates the opening exposing the field, hereinafter referred to as the display window.

【0089】NLはシールドケースSHDと下側ケースMCAとの固定用爪(全部で12個)、HKは同じく固定用のフック(全部で4個)であり、シールドケースS [0089] The NL (12 in total) for fixing the pawl with the shield case SHD and the lower case MCA, HK is the same locking hook (4 in total), the shield case S
HDに一体に設けられている。 It is provided integrally with the HD. 図1、図25に示された固定用爪NLは折り曲げ前の状態で、回路基板PCB1 1, the lock bar NL shown in Figure 25 in a state before folding, the circuit board PCB1
〜3をシールドケースSHDに収納した後、それぞれ内側に折り曲げられて下側ケースMCAに設けられた四角い固定用凹部NR(図37の各側面図参照)に挿入される。 After storing to 3 to the shield case SHD, it is inserted into the square fixing recess NR provided on the lower case MCA bent respectively on the inside (see the side view of FIG. 37). 固定用フックHKは、それぞれ下側ケースMCAに設けた固定用突起HP(図37の側面図参照)に嵌合される。 Fixing hooks HK is fitted to the fixing projections HP provided on the lower case MCA, respectively (see the side view of FIG. 37). これにより、液晶表示パネルPNL、回路基板P Thus, the liquid crystal display panel PNL, the circuit board P
CB1〜3等を保持・収納するシールドケースSHD Shield case SHD for holding and storing the CB1~3, etc.
と、導光板GLB、蛍光管LP等を保持・収納する下側ケースMCAとがしっかりと固定される。 When, the light guide plate GLB, and the lower case MCA holding-accommodating fluorescent tube LP like are firmly fixed. また、表示パネルPNLの下面の表示に影響を与えない四方の縁周囲には薄く細長い長方形状のゴムクッションGC(ゴムスペーサとも称す。図1、図43参照)が設けられている。 Further, (also referred to as the rubber spacer. 1, see FIG. 43) elongated rectangular rubber cushion GC thin at the edge around the four sides is provided which does not affect the display lower surface of the display panel PNL. ゴムクッションGCは、表示パネルPNLと導光板GLBとの間に介在される。 Rubber cushion GC is interposed between the display panel PNL and the light guide plate GLB. ゴムクッションGCの弾性を利用して、シールドケースSHDを装置内部方向に押し込むことにより固定用フックHKが固定用突起HPにひっかかり、また、固定用爪NLが折り曲げられ、固定用凹部NRに挿入されて、各固定用部材がストッパとして機能し、シールドケースSHDと下側ケースMCAとが固定され、モジュール全体が一体となってしっかりと保持され、他の固定用部材が不要である。 By utilizing the elasticity of the rubber cushion GC, fixing hooks HK by pushing the shield case SHD access the internal direction is caught in the fixing projections HP, also fixing claws NL are folded, is inserted into the fixing recess NR Te, functions as the fixing member is a stopper, the shield case SHD and the lower case MCA is fixed, the entire module is firmly held together, other fixing member is not required. 従って、組立が容易で製造コストを低減できる。 Therefore, the manufacturing cost can be reduced easily assembled. また、機械的強度が大きく、耐振動衝撃性が高く、装置の信頼性を向上できる。 Also, mechanical strength is large, has high resistance to vibration and impact resistance, it is possible to improve the reliability of the device. また、固定用爪NLと固定用フックHKは取り外しが容易なため(固定用爪NLの折り曲げを延ばし、固定用フックHKを外すだけ)、2部材の分解・組立が容易なので、修理が容易で、バックライトBLの蛍光管LP Further, the fixing claws NL and fixing hooks HK Quick-disconnect for (extend the bending of the fixing claws NL, only by removing the fixing hooks HK), since the disassembly and assembly of the two members easy, easy to repair , fluorescent tube backlight BL LP
の交換も容易である。 Exchange of it is easy. また、本実施例では、図25に示すように、一方の辺を主に固定用フックHKで固定し、 Further, in the present embodiment, as shown in FIG. 25, mainly fixed by fixing hooks HK one side,
向かい合う他方の辺を固定用爪NLで固定しているので、すべての固定用爪NLを外さなくても、一部の固定用爪NLを外すだけで分解することができる。 Since the opposite other side was fixed with fixing claws NL, without removing all of the fixing claws NL, can be decomposed by only removing a portion of the lock bar NL. したがって、修理やバックライトの交換が容易である。 Therefore, it is easy to exchange of repair and backlight.

【0090】CHは、回路基板PCB1〜3と共通して同じ平面位置に設けた共通貫通穴で、製造時、固定して立てたピンに、シールドケースSHDと回路基板PCB [0090] CH is common through-hole provided in the same plane position in common with the circuit board PCB1~3, during manufacture, to a pin erected fixed, the shield case SHD and the circuit board PCB
1〜3とを順に各共通貫通穴CHを挿入して実装することにより、両者の相対位置を精度よく設定するためのものである。 By sequentially implementing by inserting the common through holes CH and 1-3, it is used to set precisely the relative position therebetween. また、当該モジュールMDLをパソコン等の応用製品に実装するとき、この共通貫通穴CHを位置決めの基準とすることができる。 Further, when mounting the module MDL applications product such as a personal computer, it can be a reference for positioning the common through hole CH.

【0091】FGNは金属製シールドケースSHDと一体に形成された合計12個のフレームグランド用爪で、 [0091] FGN is a total of 12 of the frame ground for the nails, which are integrally formed with the metal shield case SHD,
シールドケースSHDの側面に開けられた「コ」の字状の開口、換言すれば、四角い開口中に延びた細長い突起により構成される。 Shaped openings drilled in the side surface of the shield case SHD "U", in other words, formed by an elongated projection which extends into the square opening. この細長い突起、すなわち、爪FG The elongated projections, i.e., nails FG
Nが、それぞれ装置内部へ向かう方向に根元のところで折り曲げられ、回路基板PCB1〜3のグランド配線(図示省略)に接続されたフレームグランドパッドFG N is bent at the root in the direction towards the respective devices inside, ground wiring of the circuit board PCB1~3 (not shown) connected to a frame ground pad FG
P(図24および図27参照)に半田付けにより接続された構造になっている。 P has a connection structure with soldering (see FIGS. 24 and 27). なお、爪FGNをシールドケースSHDの側面に設けたので、爪FGNを装置内部へ折り曲げ、かつ、フレームグランドパッドFGPに半田付けする作業は、液晶表示パネルPNLと一体化された回路基板PCB1〜3をシールドケースSHD内に収納し、固定した後、シールドケースSHDの内面(下面) Incidentally, since there is provided a pawl FGN on the side surface of the shield case SHD, bent nails FGN into the apparatus, and the work to be soldered to the frame ground pad FGP, the circuit board integrated with the liquid crystal display panel PNL PCB1~3 after the accommodated in the shield case SHD, and fixed, the shield case SHD of the inner surface (lower surface)
を上に向けた状態で行なうことができ、作業性がよい。 It can be performed in a state of facing upward, good workability.
また、爪FGNを折り曲げるときは、爪FGNが回路基板PCB1〜3に当たらないので、折り曲げの作業性がよい。 Also, when bending a claw FGN, since pawl FGN does not hit the circuit board PCB1~3, good workability folding. また、半田付け作業では、開放されたシールドケースSHDの内面側から半田こてを当てることができるので、半田付けの作業性がよい。 Moreover, in the soldering operation, since the inner surface of the opened shield case SHD can shed soldering iron, good workability soldering. したがって、爪FGN Therefore, the nails FGN
とフレームグランドパッドFGPとの接続信頼性を向上することができる。 It is possible to improve reliability of connection between the frame ground pads FGP and.

【0092】SH1〜4は、当該モジュールMDLを表示部としてパソコン、ワープロ等の情報処理装置に実装するために、シールドケースSHDに設けた4個の取付穴である。 [0092] SH1~4, in order to implement a PC, the information processing apparatus of the word processor the module MDL as a display unit, a four mounting hole provided in the shield case SHD. 下側ケースMCAにも、シールドケースSH Also in the lower case MCA, the shield case SH
Dの取付穴SH1〜4に一致する取付穴MH1〜4が形成されており(図37、図38参照)、両者の取付穴にねじ等を通して情報処理装置に固定、実装する。 D mounting holes MH1~4 are formed to match the mounting holes SH1~4 (Figure 37, see FIG. 38), secured to the information processing apparatus through a screw or the like to both mounting holes and mounting. ところで、取付穴を金属製シールドケースSHDのコーナーに設ける場合は、取付穴の絞り加工部(金属製シールドケースSHDを構成する金属板と一体で、かつ該金属板と高さが異なる平行面を成す絞り加工で作られた部分)を1/4の円形状とすることができる。 Incidentally, the case where the mounting holes in the corners of the metal shield case SHD, drawn portion of the mounting hole (a metal plate integrally forming the metal-made shield case SHD, and the metal plate and the height different parallel planes the portion) made of drawing forming may be a 1/4 of the circle. しかし、回路基板PCB3の実装部品の配置の関係上、および回路基板P However, the relationship between the arrangement of the mounting components of the circuit board PCB 3, and the circuit board P
CB1とPCB2の電気的接続の関係上、取付穴SHをコーナーに設けたくなく、コーナーから所定の距離離れた中間部に設けたい場合、取付穴SHDの絞り加工部D CB1 and PCB2 on the relationship of the electrical connection, not want provided mounting holes SH in the corner, if you want provided in an intermediate portion at a predetermined distance from the corner, the mounting holes SHD drawn portion D
Rの形状は絞り加工の都合上1/4の円形状とすることができず、1/2の円形状となり、取付穴として必要な領域が大きくなってしまう。 R shape can not be drawn convenience 1/4 of the circular, becomes 1/2 of the circular, the required area as the mounting holes is increased. そこで、図25に示すように、絞り加工部DRとこれに隣接する金属板との間の1 Therefore, as shown in FIG. 25, one between the metal plate adjacent thereto and drawn portion DR
/4の円形状の半径部に切欠きLを設けることにより、 By providing a notch L to circular radius of / 4,
絞り加工が容易となり、取付穴SH1の絞り加工部DR Drawing is facilitated and the mounting holes SH1 drawn portion DR
を1/4の円形状とすることができ、取付穴に必要な領域を小さくすることができる。 A can be a quarter of a circular shape, it is possible to reduce the space required for the mounting holes. したがって、モジュールMDLを小型化、軽量化することができ、製造コストを低減することができる。 Thus, the module MDL miniaturization, it is possible to reduce the weight of, it is possible to reduce the manufacturing cost. 換言すれば、モジュールMDL In other words, the module MDL
の小型化を実現しつつ、取付穴SHをモジュールMDL While realizing miniaturization, the mounting holes SH module MDL
のコーナーから所定の距離離れた中間部に設けることができる。 It can be provided from the corner to the middle portion at a predetermined distance.

【0093】《回路基板PCB1〜3》図26は、表示パネルPNLの外周部に回路基板PCB1〜3を実装した状態を示す下面図と各断面図、図24は、表示パネルPNLと回路基板PCB1〜3とがシールドケースSH [0093] "circuit board PCB1~3" Figure 26 is a bottom view each cross-sectional view showing a state of mounting the circuit board PCB1~3 the outer periphery of the display panel PNL, FIG. 24, the display panel PNL and the circuit board PCB1 to 3 and the shield case SH
D内に収納・実装された状態を示す下面図と各断面図、 Bottom view each cross-sectional view showing a state of being accommodated and implemented in D,
図27は、回路基板PCB1〜3の下面図(PCB1と2にTCPが実装されてない状態を示し、PCB3は図24、図26よりも詳細に示す)、図29(A)は電子部品を実装しない状態の回路基板PCB3の下面図、 Figure 27 is a bottom view of the circuit board PCB1~3 (showing a state in which PCB1 and TCP 2 is not implemented, PCB 3 is 24, shown in more detail than FIG. 26), FIG. 29 (A) is an electronic component bottom view of the circuit board PCB3 the state of not mounting,
(B)は電子部品を実装した状態の下面図、図31は、 (B) is a bottom view of a state in which an electronic component is mounted, FIG. 31,
回路基板PCB1の下面図(TCPが実装されてない状態を示す)、図32は、回路基板PCB2の下面図(T Bottom view of the circuit board PCB1 (TCP indicates the state not mounted), Figure 32 is a bottom view of the circuit board PCB 2 (T
CPが実装されてない状態を示す)である。 CP is a indicates a state that is not implemented).

【0094】CHI1、CHI2は表示パネルPNLを駆動させる駆動IC(集積回路)チップ(図26の下側の5個は垂直走査回路側の駆動ICチップ、左側の10 [0094] CHI1, chi2 drive IC for driving the display panel PNL (integrated circuit) chip (five lower side in FIG. 26 is a vertical scanning circuit side of the driver IC chip, left 10
個は映像信号駆動回路側の駆動ICチップ)である。 This is a video signal drive circuit side of the driver IC chip). T
CP1、TCP2は図22、図23で説明したように駆動用ICチップCHIがテープ オートメイティド ボンディング法(TAB)により実装されたテープキャリアパッケージ、PCB1、PCB2はそれぞれTCPやコンデンサCDS等が実装されたPCB(プリンテッド CP1, TCP2 is 22, a tape carrier package on which a driving IC chip CHI as described is mounted by tape automated tee de bonding method (TAB) in FIG. 23, PCB1, PCB 2 is such as TCP and capacitors CDS respectively mounted the PCB (Printed
サーキット ボード)から成る回路基板である。 A circuit board comprising a circuit board). FGP FGP
はフレームグランドパッド、JN3はドレイン側回路基板PCB1とゲート側回路基板PCB2とを電気的に接続するジョイナ、JN1、JN2はドレイン側回路基板PCB1とインターフェイス回路基板PCB3とを電気的に接続するジョイナである。 The frame ground pads, JN3 the joiner for electrically connecting the drain-side circuit board PCB1 and the gate-side circuit board PCB 2, JN1, JN2 in joiners for electrically connecting the drain-side circuit board PCB1 and the interface circuit board PCB3 is there. 図35に示すジョイナJ Joiner J shown in FIG. 35
N1〜3は、複数のリード線(りん青銅の素材にSn鍍金を施したもの)をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持して構成される。 N1~3 is configured to support and sandwich the plurality of lead wires (those subjected to Sn plating phosphor bronze material) in a striped polyethylene layer and a polyvinyl alcohol layer. なお、JN1〜3は、FPC(フレキシブルプリンティドサーキット)を用いて構成することも可能である。 Incidentally, JN1~3 can also be configured using a FPC (flexible printed tee de circuit).

【0095】すなわち、表示パネルPNLの3方の外周部には表示パネルPNLの回路基板PCB1〜3が「コ」の字状に配置されている。 [0095] That is, the outer peripheral portion of the three-way of the display panel PNL circuit board PCB1~3 of the display panel PNL is disposed in the form of "U". 表示パネルPNLの1 Of the display panel PNL 1
つの長辺(図24では左側)の外周部には表示パネルP One of the display panel P on the outer peripheral portion of the long sides (in FIG. 24 left)
NLの映像信号線(ドレイン信号線)に駆動信号を与える駆動ICチップ(ドライバ)CHI1をそれぞれ搭載した複数個のテープキャリアパッケージTCP1を実装したドレイン側回路基板PCB1が配置されている。 The drain-side circuit board PCB1 that implements a plurality of tape carrier packages TCP1 the driving IC chip (driver) CHI1 were mounted respectively NL of the video signal lines (drain signal line) applies a driving signal is arranged. また、表示パネルPNLの短辺(図24の下側)の外周部には表示パネルPNLの走査信号線(ゲート信号線)に駆動信号を与える駆動ICチップCHI2をそれぞれ搭載した複数個のテープキャリアパッケージTCP2を実装したゲート側回路基板PCB2が配置されている。 Further, a plurality of tape carrier on an outer peripheral portion provided with a driving IC chip CHI2 applying a driving signal to the scanning signal lines of the display panel PNL (gate signal lines) each of the short sides of the display panel PNL (lower side in FIG. 24) the gate-side circuit board PCB2 that implements the package TCP2 are disposed. さらに、表示パネルPNLのもう一方の短辺(図24の上側)の外周部にはインターフェイス回路基板(コントロール回路基板、コンバータ回路基板とも称す)PCB3 Furthermore, the other short side outer peripheral portion to the interface circuit board (upper side in FIG. 24) of the display panel PNL (control circuit board, also referred to as a converter circuit board) PCB 3
が配置されている。 There has been placed.

【0096】回路基板PCB1〜3は、3枚の略長方形状に分割されているので、表示パネルPNLと回路基板PCB1〜3との熱膨張率の差により回路基板PCB1 [0096] circuit board PCB1~3 is because it is divided into three substantially rectangular, the circuit board due to the difference in thermal expansion coefficient between the display panel PNL and the circuit board PCB1~3 PCB1
〜3の長軸方向に生じる応力(ストレス)がジョイナJ To 3 of the long axis direction occurring stress (stress) is joiner J
N1〜3の箇所で吸収され、接続強度が弱いテープキャリアパッケージTCPの出力リード(図22、図23のTTM)と液晶表示パネルPNLの外部接続端子(図2 Is absorbed at a point N1~3, connection strength is weak tape carrier package TCP output leads external connection terminals of the liquid crystal display panel PNL (Figure 22, TTM in FIG. 23) (FIG. 2
2、図23のDTM(GTM))の剥がれが防止でき、 2, can be prevented peeling of DTM in FIG 23 (GTM)),
さらに、テープキャリアパッケージTCPの入力リードの応力緩和にも寄与し、熱に対するモジュールの信頼性を向上できる。 Furthermore, also contribute to stress relaxation of the input lead of the tape carrier package TCP, can improve the reliability of the module against heat. このような基板の分割方式は、更に、1 Division of such a substrate further, 1
枚の「コ」の字状基板に比べて、それぞれが四角形状の単純な形状であるので1枚の基板材料から多数枚の基板PCB1〜3が取得でき、プリント基板材料の利用率が高くなり、部品・材料費が低減できる効果がある(本実施例の場合は、約50%に低減できた)。 Sheets compared to shaped substrate "U", each can get large number of substrates PCB1~3 from one substrate material because it is a square shape having a simple shape, utilization of printed circuit board material is high , parts and material cost is effective can be reduced (in this example, could be reduced to about 50%). なお、回路基板PCB1〜3は、ガラスエポキシ樹脂等から成るPC The circuit board PCB1~3 is, PC made of glass epoxy resin or the like
B(プリンティドサーキットボード)の代わりに柔軟なFPC(フレキシブルプリンティドサーキット)を使用すると、FPCはたわむのでリード剥がれ防止効果をいっそう高めることができる。 With B flexible FPC (flexible printed tee de circuit) in place of (purine tee de Circuit Board), FPC can increase further the effect of preventing lead peeling so deflected. また、分割しない一体型の「コ」の字状のPCBを用いることもでき、その場合は工数の低減、部品点数削減による製造工程管理の単純化、回路基板間ジョイナの廃止による信頼性向上に効果がある。 It is also possible to use a shaped PCB of the "U" integral undivided, reduction in case the number of steps, simplifying the production process control by reducing the number of parts, the reliability from discontinued between circuit board Joiner effective.

【0097】3枚の回路基板PCB1〜3の各グランド配線に接続されたフレームグランドパッドFGPは、図27に示すように、それぞれ5個、4個、3個設けられ、合計12個設けてある。 [0097] three frame ground pads FGP connected to each ground wiring of the circuit board PCB1~3, as shown in FIG. 27, five respectively is 4, 3 is provided, a total of 12 provided . 回路基板が複数に分割されている場合、直流的には駆動回路基板のうち少なくとも1箇所がフレームグランドに接続されていれば、電気的な問題は起きないが、高周波領域ではその箇所が少ないと、各駆動回路基板の特性インピーダンスの違い等により電気信号の反射、グランド配線の電位が振られる等が原因で、EMI(エレクトロ マグネティック インタフィアレンス)を引き起こす不要な輻射電波の発生ポテンシャルが高くなる。 When the circuit board is divided into a plurality, if the DC is connected to at least one position the frame ground of the drive circuit board, electrical problems are not occurred in a high frequency region when less that point , the reflection of an electric signal by the difference or the like of the characteristic impedance of the drive circuit board, such as the potential of the ground wiring is swung due generation potential unwanted radiation wave that causes EMI (electro magnetic inter Vier Reference) increases. 特に、薄膜トランジスタを用いたアクティブ・マトリクス方式のモジュールMDLでは、高速のクロックを用いるので、EMI対策が難しい。 In particular, the module MDL of active matrix type using a thin film transistor, because the use of the high speed of the clock, it is difficult to EMI measures. これを防止するために、複数に分割された各回路基板毎に少なくとも1箇所でグランド配線(交流接地電位)をインピーダンスが十分に低い共通のフレーム(すなわち、シールドケースSHD)に接続する。 To prevent this, connected to the ground line at at least one location for each circuit each substrate divided into a plurality (AC ground potential) the impedance is sufficiently low common frame (i.e., the shield case SHD). これにより、高周波領域におけるグランド配線が強化されるので、全体で1 Thus, since the ground wiring in the high frequency region is enhanced, whole 1
箇所だけシールドケースSHDに接続した場合と比較すると、本実施例の12箇所の場合は輻射の電界強度で5 Compared with the case of connection points only to the shield case SHD, the case of 12 points of the present embodiment is a field intensity of radiation 5
dB以上の改善が見られた。 dB or more of the improvement was observed.

【0098】シールドケースSHDのフレームグランド用爪FGNは、前述のように、金属の細長い突起で構成され、折り曲げることにより容易に回路基板PCB1〜 [0098] Frame ground pawl FGN of the shield case SHD, as described above, is composed of a metallic elongated projections, easily circuit board PCB1~ by folding
3のフレームグランドパッドFGPに接続でき、接続用の特別のワイヤ(リード線)が不要である。 3 can be connected to the frame ground pads FGP, special wire for connection (lead) is not required. また、爪F In addition, the nails F
GNを介してシールドケースSHDと回路基板PCB1 Shield case SHD through the GN and the circuit board PCB1
〜3とを機械的にも接続できるので、回路基板PCB1 Since a to 3 can mechanically connected, the circuit board PCB1
〜3の機械的強度も向上することができる。 The mechanical strength of ~ 3 can be improved.

【0099】従来は、EMIを引き起こす不要な輻射電波の発生を抑えるために、信号波形をなまらせるための複数個の抵抗・コンデンサが、信号源集積回路の近く、 [0099] Conventionally, in order to suppress the generation of unnecessary radiation wave to cause EMI, a plurality of resistor-capacitor for rounding the signal waveform closer to the signal source integrated circuit,
あるいは信号の伝送経路の途中などに分散して配置されていた。 Or it was arranged and distributed to the middle of the transmission path of the signal. したがって、信号源集積回路の付近やテープキャリアパッケージ間などに、該抵抗・コンデンサを設けるためのスペースが何箇所も必要なため、デッドスペースが大きくなり、電子部品を高密度に実装することができなかった。 Thus, for example, between near and tape carrier package of the signal source integrated circuit, because space for providing the resistor-capacitor requires nothing places, dead space is increased, the electronic components can be mounted densely There was no. 本実施例では、図24に示すように、EM In this embodiment, as shown in FIG. 24, EM
I対策用の複数個のコンデンサ・抵抗CRが、インターフェイス回路基板PCB3に設けた信号源集積回路TC A plurality of capacitor resistor CR for I measures, the signal source integrated circuit TC provided to the interface circuit board PCB3
ON(後で詳細に説明する)から遠い、また、信号源集積回路TCONからの信号を受信するドレイン側回路基板PCB1の駆動ICチップCHI1よりもさらに遠い、複数個の駆動ICチップCHI1の信号流れ方向の下流側のドレイン側回路基板PCB1の端部に集中して配置してある。 Far from ON (described later in detail), also farther than the drive IC chip CHI1 the drain side circuit board PCB1 for receiving a signal from a signal source integrated circuit TCON, the signal flow of a plurality of drive IC chips CHI1 It is arranged concentrated in the edge of the drain-side circuit board PCB1 on the downstream side of the direction. したがって、分散して配置するのに比べ、デッドスペースを低減することができ、電子部品を高密度に実装することができる。 Therefore, compared to dispersedly arranged, it is possible to reduce the dead space, the electronic component can be mounted at high density. したがって、モジュールMDを小型化、軽量化することができ、製造コストを低減することができる。 Thus, the module MD miniaturization, it is possible to reduce the weight of, it is possible to reduce the manufacturing cost.

【0100】《ドレイン側回路基板PCB1》ドレイン側回路基板PCB1は、図24に示すように、表示パネルPNLの長辺の一方側(図24では左側)のみに1枚だけ配置されている。 [0100] "drain-side circuit board PCB1" drain-side circuit board PCB1, as shown in FIG. 24, are arranged only one only one side of the long side of the display panel PNL (in FIG. 24 left). すなわち、映像信号線DLは、走査信号線GLと同様に、液晶表示パネルPNLの片側のみに端子が引き出されている。 That is, the video signal lines DL is, like the scanning signal lines GL, the terminal is drawn out only on one side of the liquid crystal display panel PNL. したがって、表示パネルPNLの対向する2個の長辺に映像信号線を交互に引き出し、各長辺の外側にそれぞれドレイン側回路基板を配置した構成に比べて、表示部の周囲のいわゆる額縁部の面積を小さくすることができるので、液晶表示モジュールMDLおよびこれを表示部として組み込んだパソコン、ワープロ等の情報処理装置(図47参照)の外形寸法を小型化することができ、したがって、軽量化することができる。 Therefore, the display on the two opposing long sides of the panel PNL pull the video signal lines alternately, as compared with the configuration of arranging the drain-side circuit board respectively on the outside of the long sides, the so-called frame portion of the periphery of the display unit it is possible to reduce the area, it is possible to miniaturize the external dimensions of the liquid crystal display module MDL and the information processing apparatus of a personal computer, word processor or the like incorporating this as a display unit (see FIG. 47), thus lighter be able to. その結果、材料を低減することができるので、製造コストを低減することができる。 As a result, it is possible to reduce the material, it is possible to reduce the manufacturing cost. なお、このドレイン側回路基板PCB1が配置された側は、図47に示すように、当該モジュールMDLをパソコン、ワープロ等に実装したときに、画面の上側に配置される位置である。 Incidentally, the side which the drain-side circuit board PCB1 are arranged, as shown in FIG. 47, the module MDL PC, when mounted on a word processor or the like, a position disposed above the screen. このため、ノートブック型のパソコン、ワープロでは、通常、画面の下部に、表示部をキーボード部に取り付けるためのヒンジを設けるためのスペースが必要であるので、ドレイン側回路基板を画面の上部に配置することにより、画面の上下位置が適切となる。 Therefore, notebook personal computer, a word processor, usually the bottom of the screen, since the space for providing a hinge for mounting the display unit to the keyboard unit is required, place the drain-side circuit board on top of the screen by, the vertical position of the screen is appropriate. なお、図3 It should be noted that, as shown in FIG. 3
1において、JP11はジョイナJN1が接続されるパッド、JP12はジョイナJN2が接続されるパッド、 In 1, the pad JP11 is to be connected joiners JN1, JP12 pads to be connected joiners JN2,
JP13はジョイナJN3が接続されるパッドである。 JP13 are pads to be connected joiners JN3.

【0101】映像信号線が液晶表示パネルの上下に交互に引き出され、2枚のドレイン側回路基板が液晶表示パネルの外周部の上下両側に配置されていた従来のモジュールでは、外部のパソコン等から入って来て当該モジュール内を流れる信号の流れに沿って電子部品が配置されたため、インターフェイス回路基板の中央部に、パソコン等と接続するためのコネクタと、信号源集積回路TC [0102] The video signal lines are drawn alternately above and below the liquid crystal display panel, the two conventional modules drain side circuit board has been placed on both upper and lower sides of the outer peripheral portion of the liquid crystal display panel, from the outside such as a personal computer since the electronic component is disposed along the flow of signals flowing in the module come in, in the central portion of the interface circuit board, a connector for connecting a personal computer or the like, the signal source integrated circuit TC
ONが配置されていた。 ON has been arranged. 本実施例のように、ドレイン側回路基板PCB1を液晶表示パネルPNLの片側に配置した場合、従来方式のように信号の流れに沿った電子部品配置を取ると、インターフェイス回路基板PCB3のドレイン側回路基板PCB1から遠い方の端部、すなわち、シールドケースSHDのコーナーに一番近い端部にコネクタCTを配置し(図24参照。なお、本実施例では、シールドケースSHDのコーナーに配置してない)、その次に、該コーナーから離れる方向の隣に信号源集積回路TCONを配置するというレイアウトとなる。 As in this embodiment, the case of arranging the drain-side circuit board PCB1 on one side of the liquid crystal display panel PNL, taking the electronic component arrangement along the flow of signals as in the conventional method, the drain-side circuit of the interface circuit board PCB3 end remote from the substrate PCB1, i.e., place the closest end to the connector CT at the corners of the shield case SHD (see FIG. 24. in this embodiment, not disposed at the corners of the shield case SHD ), the next, the layout of placing a signal source integrated circuit TCON next to the direction away from the corner. ここで、コネクタCTを回路基板PCB3の一番端、すなわち、シールドケースSHDのコーナーに配置しようとすると、コネクタCTの上はパソコン等と接続するため、下側ケースMCAで覆うことができないので(図37に示す下側ケースMCAの切欠きMLCがコネクタCTの上に位置する)、取付穴SH4を有するシールドケースSHDのコーナーを、一致する取付穴MH4 Here, the endmost circuit board PCB3 the connector CT, i.e., Try to put the corners of the shield case SHD, because the top of the connector CT which connects to a personal computer or the like, can not be covered by the lower case MCA ( Figure 37 is cutaway MLC of the lower case MCA shown in position on the connector CT), mounting holes MH4 the corner of the shield case SHD having a mounting hole SH4, consistent
を有する下側ケースMCAで覆うことができなくなり、 It can not be covered by the lower case MCA having,
機械的強度が低下してしまう。 Mechanical strength is lowered. そこで、本実施例では、 Therefore, in this embodiment,
図24に示すように、高さの低い信号源集積回路TCO As shown in FIG. 24, a low signal source height integrated circuit TCO
Nを回路基板PCB3の一番端、すなわち、シールドケースSHDのコーナー近傍の回路基板PCB3上に配置し、コーナー近傍を下側ケースMCAで覆うことができるようにし、該コーナーから離れる方向の隣にコネクタCTを配置している。 Endmost circuit board PCB3 the N, i.e., disposed on the circuit board PCB3 corner near the shield case SHD, and to be able to cover the vicinity of corners in the lower case MCA, next to the direction away from the corner It is arranged connector CT. すなわち、取付穴SH4を設けたシールドケースSHDのコーナー近傍が、一致する取付穴MH4を設けた下側ケースMCAによって覆われるので、モジュールMDLをパソコン等の情報処理装置へ実装すると、モジュールMDLのシールドケースSHDおよび下側ケースMCAのコーナーが両者の取付穴SH4 That is, the corner near the shield case SHD provided with a mounting hole SH4 is, since covered by the lower case MCA having a mounting hole MH4 match, implementing module MDL to the information processing apparatus such as a personal computer, a module MDL shield corner case SHD and the lower case MCA is both mounting holes SH4
および取付穴MH4を介してねじ等によりしっかりと押さえられ、固定されるため、機械的強度が向上し、製品の信頼性が向上する。 And tightly pressed by screws or the like through the mounting holes MH4, to be fixed, the mechanical strength is improved, thereby improving reliability of the product. なお、図47に示すように、パソコン等から入って来る信号は、まず、コネクタCTから一旦信号源集積回路TCONへ行き、その後、ドレイン側回路基板PCB1の駆動ICチップCHI1の方へ流れる。 Incidentally, as shown in FIG. 47, the signal coming from the personal computer or the like, first, once go to the signal source integrated circuit TCON from the connector CT, then it flows toward the driver IC chip CHI1 the drain side circuit board PCB1. したがって、信号の流れが整っているため、無駄な信号の流れをなくすことができるので、無駄な配線を少なくすることができ、回路基板の面積を小さくすることができる。 Therefore, since the signal flow are in place, it is possible to eliminate the flow of useless signal, it is possible to reduce the useless wiring, it is possible to reduce the area of ​​the circuit board.

【0102】また、図24に示す実施例では、信号源集積回路TCONおよびコネクタCTが、インターフェイス回路基板PCB3上でドレイン側回路基板PCB1との接続側(ジョイナJN1、JN2のある側)と反対側に設けられている。 [0102] Further, in the embodiment shown in FIG. 24, a signal source integrated circuit TCON and connector CT is connected side to the drain side circuit board PCB1 on interface circuit board PCB 3 (joiner JN1, there side of JN2) opposite It is provided to. したがって、図47に示すように、 Accordingly, as shown in FIG. 47,
液晶表示モジュールMDLをそのドレイン側回路基板P A drain-side circuit board P of the liquid crystal display module MDL
CB1がない側をヒンジと対向する側にして、パソコン、ワープロ等に実装することにより、ホストとの接続ケーブルを短くすることができる。 And the side CB1 is not on the side facing the hinge, computer, by mounting the word processor, it is possible to shorten the connection cable to the host. その結果、ホストと液晶表示モジュールMDLとの接続ケーブルから侵入するノイズを低減することができる。 As a result, it is possible to reduce the noise entering from the connection cable between the host and the liquid crystal display module MDL. また、ホストと信号源集積回路TCON間の接続も最短にすることができるので、ノイズの侵入に対しさらに強くすることができる。 Further, it is possible to also connection between the host and the signal source integrated circuit TCON to the shortest, can be further strongly against noise intrusion. さらに、波形のなまり遅延に対しても強い。 In addition, strong even for accent delay of the waveform.

【0103】《ゲート側回路基板PCB2》図32は、 [0103] "gate-side circuit board PCB 2" Figure 32,
回路基板PCB2の平面(下面)図である。 It is a plan (bottom surface) view of the circuit board PCB 2. JP23はジョイナJN3が接続されるパッドである。 JP23 are pads to be connected joiners JN3.

【0104】《テープキャリアパッケージTCP》図3 [0104] "tape carrier package TCP" Figure 3
3は、集積回路チップCHIが搭載されたテープキャリアパッケージTCPの平面(下面)図である。 3 is a plan (bottom surface) view of the tape carrier package TCP in which an integrated circuit chip CHI is mounted.

【0105】テープキャリアパッケージTCPの構造および液晶表示パネルPNLとの接続構造については、 [0105] A connection structure between the structure and the liquid crystal display panel PNL of the tape carrier package TCP is,
《外部回路との接続構造》のところで、断面図である図22および図23を用いて既に説明した。 At the "connection structure between the external circuit", it has already been described with reference to FIGS. 22 and 23 is a cross-sectional view.

【0106】パッケージTCPの平面形状は、図33に示す。 [0106] Package TCP planar shape shown in FIG. 33. 端子部TM、TBの外形幅が小さいのは、狭端子ピッチ化に対応している。 The terminal unit TM, contour width TB is small corresponds to a narrow terminal pitch. すなわち、表示パネルPNL In other words, the display panel PNL
と接続される出力端子部TMの寸法は、パネルPNLの入力端子のピッチに合わせてあり、回路基板PCB1あるいはPCB2と接続される入力端子部TBと接続される入力端子部TBの寸法は、回路基板PCB1あるいはPCB2の出力端子のピッチに合わせてある。 The size of the output terminal portion TM to be connected, Yes to match the pitch of the input terminals of the panel PNL, the dimensions of the input terminal portion TB which is connected to the input terminal portion TB to be connected to the circuit board PCB1 or PCB2 are circuit It is combined with the pitch of the output terminals of the board PCB1 or PCB 2.

【0107】なお、出力端子部TM、入力端子部TBのいずれか一方の幅を最外形幅より小さくしてもよい。 [0107] The output terminal unit TM, either the width of the input terminal portion TB may be smaller than the outermost width.

【0108】図34は、回路基板PCB1、PCB2上に、テープキャリアパッケージTCPを複数枚実装した様子を示す平面(下面)図、側面図である。 [0108] Figure 34 is on the circuit board PCB1, PCB 2, a plane showing a state in which a plurality implement tape carrier package TCP (lower surface) figure is a side view.

【0109】《インターフェイス回路基板PCB3》図29(A)はインターフェイス回路基板PCB3の上面図(コネクタCT、ハイブリッド集積回路HIを実装した図)、(B)は信号源集積回路TCON、IC、コンデンサ、抵抗等の部品を実装した上面図(点線部にコネクタCT、ハイブリッド集積回路HIが実装される)である。 [0109] "interface circuit board PCB 3" FIG. 29 (A) is a top view of the interface circuit board PCB 3 (connector CT, FIG implementing a hybrid integrated circuit HI), (B) is a signal source integrated circuit TCON, IC, capacitors, it is a top view of parts to the implementation of such resistance (connector dotted line CT, the hybrid integrated circuit HI is mounted). インターフェイス回路基板PCB3には、IC、 The interface circuit board PCB3, IC,
コンデンサ、抵抗等の電子部品の他、1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に変換する回路が搭載されている(図12参照)。 Capacitor, other electronic components such as resistors, a power supply circuit for obtaining a single stabilized voltage sources obtained by dividing the plurality of divided from the voltage source, from a host (host processor) CRT (cathode ray tube) for circuit for converting the information into information for TFT liquid crystal display device is mounted (see FIG. 12). CTは当該モジュールMDが実装されるパソコン等の情報処理装置と接続されるコネクタ、TCONは信号源集積回路で、ホストから送られてくる画像情報をデータ処理して液晶駆動用信号に変換するとともに、タイミングパルスを発生し、ゲート側回路基板PCB2、ドレン側回路基板PC Connector CT is connected to the information processing apparatus such as a personal computer to which the module MD is mounted, TCON in signal source integrated circuit, it converts the liquid crystal driving signal to the data processing image information sent from the host It generates a timing pulse, a gate-side circuit board PCB 2, drain-side circuit board PC
B1を駆動制御し、液晶表示装置にデータを表示する。 The B1 and drive control, and displays the data on the liquid crystal display device.
JP31はジョイナJN1が接続される接続部、JP3 Connecting portion JP31 is to be connected joiners JN1, JP3
2はジョイナJN2が接続される接続部ある。 2 is connected portion joiner JN2 is connected.

【0110】《回路基板PCB1〜3どうしの電気的接続》図36は、ドレイン側回路基板PCB1とインターフェイス回路基板PCB3とを電気的に接続するジョイナJN1とJN2を2段重ねで実装した状態を示す平面図と側面図である。 [0110] "circuit board PCB1~3 What electrically connected in" FIG. 36 shows a state in which the joiner JN1 and JN2 for electrically connecting the drain-side circuit board PCB1 and the interface circuit board PCB3 are mounted in two-tiered it is a plan view and a side view.

【0111】近年、カラー液晶表示装置の多色化の進行に伴って、赤、緑、青の階調を指定する映像信号線の本数が増加し、さらに、階調電圧の数が増加することにより、当該モジュールが組み込まれるパソコン等のセット側と当該モジュール間のインターフェースの機能を有する部分が複雑化し、特にドレイン側回路基板とインターフェイス回路基板間の電気的接続が難しくなってきている。 [0111] In recent years, with the progress of multicolor color liquid crystal display device, red, green, the number of video signal lines for designating the gradation of blue is increased further, the number of gradation voltage increases Accordingly, the portion having the function of interface between the set side and the module such as a personal computer to which the module is incorporated is complicated, in particular the electrical connection between the drain-side circuit board and the interface circuit board is becoming more difficult. また、液晶表示装置の色数の急速な増加に伴う映像信号線数の増加以外に、色数に比例して増加する階調電圧、クロック、電源電圧をも接続するため、接続線数は非常に多くなっている。 In addition to the increase of the video signal line number associated with the rapid increase in the number of colors of the liquid crystal display device, the gradation voltage increases in proportion to the number of colors, a clock, in order to connect the supply voltage connection lines number is very It is increasingly in.

【0112】図24に示すように、2枚のドレイン側回路基板PCB1、インターフェイス回路基板PCB3とが隣接するシールドケースSHDのコーナーにおいて、 [0112] As shown in FIG. 24, two drain-side circuit board PCB1, and a interface circuit board PCB3 at the corner of the adjacent shield case SHD,
回路基板PCB1と回路基板PCB3の隣接する各端部に各接続線が引き出され、かつ2列ずつ4列に配列された数の多い端子どうしを、回路基板の厚さ方向に2段に重ねて配置した2枚のジョイナJN1とJN2とを用いて電気的に接続している。 Each connection line is drawn at each end adjacent the circuit board PCB1 and the circuit board PCB 3, and by two columns and four rows high number of terminals to each other arranged in, superimposed on two stages in the thickness direction of the circuit board It is electrically connected with the two joiners JN1 and the JN2 arranged. このように回路基板どうしを接続するのに、モジュールMDLの厚さ方向のスペースを有効活用し、多段に設けたジョイナを用いることにより、接続線端子数が多い場合でも小さなスペースで接続ができるので、モジュールMDLを小型化、軽量化することができ、製造コストを低減することができる。 To connect this manner the circuit board to each other, by effectively utilizing the thickness direction of the space of the module MDL, by using a joiner provided in multiple stages, since it is connected in a small space even if connection line number of terminals is large the module MDL miniaturization, it is possible to reduce the weight of, it is possible to reduce the manufacturing cost. 図3 Figure 3
6において、JT1はジョイナJN1の端子、JT2はジョイナJN2の端子、PT1は回路基板PCB1の接続端子、PT3は回路基板PCB3の接続端子である。 In 6, JT1 the terminal joiners JN1, JT2 the terminal joiners JN2, PT1 connection terminal of the circuit board PCB1, the PT3 is connecting terminals of the circuit board PCB 3.

【0113】なお、ジョイナを多段に配置するのは2段に限らず、3段以上でも可能である。 [0113] It should be noted that, to place the joiner in multiple stages is not limited to the two-stage, it is possible even in three or more stages. また、ドレイン側回路基板PCB1とゲート側回路基板PCB2との電気的接続は、1枚のジョイナJN3(図1参照)を用いているが、ここも多段に重ねて設けた複数枚のジョイナにより接続してもよい。 Further, electrical connection between the drain-side circuit board PCB1 and the gate-side circuit board PCB2, although using one joiner JN3 (see FIG. 1), where also connected by a plurality of joiner provided by multi-tiered it may be.

【0114】モジュールMDLの取付穴は、モジュールMDLのコーナーに配置するのが通常である。 [0114] mounting hole of the module MDL, it is usual to place a corner of the module MDL. しかし、 But,
回路基板PCB1、PCB3間の電気的接続をジョイナJNを用いて取ろうとすると、図46に示すように、片方の回路基板PCB3の形状は四角形状ではなく、飛び出し部のある特殊な形状になる。 When the electrical connection between the circuit board PCB1, PCB3 is trying with joiners JN, as shown in FIG. 46, the shape of one of the circuit board PCB3 are not square shape, it becomes a special shape with a ledge. このような形状は、回路基板の板取り効率が悪く、回路基板の材料費が向上する。 Such a shape, blank layout efficiency of the circuit board is poor, thereby improving material cost of the circuit board. このため、本実施例では、図24に示すように、シールドケースSHDの取付穴SH1およびSH2(および対応する下側ケースMCAの取付穴MH1およびMH Therefore, in the present embodiment, as shown in FIG. 24, mounting holes SH1 of the shield case SHD and SH2 (and corresponding mounting holes MH1 of the lower case MCA to and MH
2)をモジュールMDLすなわちシールドケースSHD 2) module MDL That shield case SHD
のコーナーからずらすことにより、ジョイナJNを接続するためのスペースを、回路基板PCB1、PCB2、 By shifting the corner, the space for connecting the joiner JN, circuit board PCB1, PCB 2,
PCB3が略四角形状のままで確保することができるので(回路基板PCB3には取付穴SH1のための切欠きが形成されている)、回路基板の板取り効率が良く、回路基板の材料費を低減することができる。 It is possible PCB3 is secured remains substantially rectangular (the circuit board PCB3 are notches formed for mounting holes SH1), good blank layout efficiency of the circuit board, the material cost of the circuit board it can be reduced.

【0115】《インターフェイス回路基板PCB3上に2階建に実装したハイブリッド集積回路HIと電子部品EP》図30は、インターフェイス回路基板PCB3に搭載したハイブリッド集積回路HIの横側面図、前側面図である。 [0115] "Hybrid integrated circuits HI and the electronic component EP mounted in two-story on the interface circuit board PCB 3" Figure 30 is a lateral side view of a hybrid integrated circuit HI mounted on the interface circuit board PCB 3, is a front side view .

【0116】図24に示すハイブリッド集積回路HI [0116] hybrid integrated circuit HI shown in FIG. 24
は、回路の一部をハイブリッド集積化し、小さな回路基板の上面および下面に複数個の集積回路や電子部品が実装されて構成され、インターフェイス回路基板PCB3 Is a part of the circuit is a hybrid integrated, a plurality of integrated circuits and electronic components constructed are mounted on the upper surface and the lower surface of the small circuit board, the interface circuit board PCB3
上に1個実装されている。 It has been one implemented in the above. 図30に示すように、ハイブリッド集積回路HIのリードHLを長く形成し、回路基板PCB3とハイブリッド集積回路HIとの間の回路基板PCB3上にも電子部品EPが複数個実装されている。 As shown in FIG. 30, the lead HL hybrid integrated circuit HI long form, the electronic component EP also on the circuit board PCB3 between the circuit board PCB3 and the hybrid integrated circuit HI is plurality implemented. 従来は、部品点数が多い場合に、部品を実装した回路基板を多段に重ね、かつ、ジョイナを用いて回路基板どうしを接続していたが、この従来技術に比べ、本実施例では、ハイブリッド集積化することにより、電子部品の点数を低減することができ、また、別の回路基板およびジョイナが不要なので(ハイブリッド集積回路HIのリードHLがジョイナに相当する)、材料費用を低減することができ、かつ、作業工程数を減少することができる。 Conventionally, when the number of components, superimposed circuit board mounted with components in multiple stages, and had connected the circuit board to each other with a joiner, compared with the prior art, in this embodiment, hybrid integration by reduction, it is possible to reduce the number of electronic components, and since unnecessary a separate circuit board and joiner (hybrid integrated circuit HI lead HL corresponds to joiner), it is possible to reduce material costs and, it is possible to reduce the number of work processes. したがって、製造コストを低減することができると共に、製品の信頼性を向上することができる。 Therefore, it is possible to reduce manufacturing costs, it is possible to improve the reliability of the product.

【0117】《絶縁シートINS》金属製シールドケースSHDと回路基板PCB1〜3との間には、両者の絶縁のため、図28に示す絶縁シートINS1〜3が配置されている。 [0117] Between the "insulating sheet INS" metal shield case SHD and the circuit board PCB1~3, for both insulation, insulating sheet INS1~3 shown in FIG. 28 are arranged. LTは、絶縁シートINS1〜3と液晶表示パネルPNLとを接着する両面粘着テープ、STは絶縁シートINS1〜3とシールドケースSHDとを接着する両面粘着テープである。 LT is double-sided adhesive tape for bonding the insulating sheet INS1~3 and the liquid crystal display panel PNL, ST is the double-sided adhesive tape for bonding the insulating sheet INS1~3 the shield case SHD.

【0118】《下側ケースMCA》図37は、下側ケースMCAの上面図、上側面図、後側面図、右側面図、左側面図、図38は、下側ケースMCAの下面図である。 [0118] "lower case MCA" Figure 37 is a top view of the lower case MCA, upper side view, a rear side view, right side view, left side view, FIG. 38 is a bottom view of the lower case MCA .

【0119】モールド成型により形成した下側ケースM [0119] lower case formed by molding M
CAは、蛍光管LP、ランプケーブルLPC、導光板G CA is a fluorescent tube LP, the lamp cable LPC, the light guide plate G
LB等の保持部材、すなわち、バックライト収納ケースであり、合成樹脂で1個の型で一体成型することにより作られる。 Holding member LB such, i.e., a backlight housing case is made by integral molding in one type of synthetic resin. 下側ケースMCAは、《シールドケースSH Lower case MCA is, "shield case SH
D》のところで詳述したように、金属製シールドケースSHDと、各固定部材と弾性体の作用により、しっかりと合体するので、モジュールMDLの耐振動衝撃性、耐熱衝撃性が向上でき、信頼性を向上できる。 As described at the D ", and a metallic shielding case SHD, by the action of the fixing member and the elastic member, so firmly united, resistance to vibration impact of the module MDL, can improve the thermal shock resistance, reliability It can be improved.

【0120】下側ケースMCAの底面には、周囲の枠状部分を除く中央の部分に、該面の半分以上の面積を占める大きな開口MOが形成されている。 [0120] the bottom of the lower case MCA is a central portion excluding the frame-shaped portion around a large opening MO occupying more than half of the area of ​​said surface is formed. これにより、モジュールMDLの組み立て後、液晶表示パネルPNLと、 Accordingly, after assembly of the module MDL, and the liquid crystal display panel PNL, the
導光板GLB間のゴムクッションGC(図42参照)の反発力により、下側ケースMCAの底面に上面から下面に向かって垂直方向に加わる力によって、下側ケースM By the repulsive force of the rubber cushion GC (see FIG. 42) between the light guide plate GLB, the force applied in the vertical direction from the top to the bottom of the lower case MCA on the lower surface, the lower case M
CAの底面がふくらむのを防止でき、最大厚みを抑えることができる。 The bottom surface of the CA can be prevented from swelling, it is possible to suppress the maximum thickness. したがって、ふくらみを抑えるために、 Therefore, in order to reduce the swelling,
下側ケースの厚さを厚くしなくて済み、下側ケースの厚さを薄くすることができるので、モジュールMDLを薄型化、軽量化することができる。 Do not have to increase the thickness of the lower case, it is possible to reduce the thickness of the lower case, thinner module MDL, can be reduced in weight.

【0121】MLCは、インターフェイス回路基板PC [0121] MLC, the interface circuit board PC
B3の発熱部品、本実施例では、ハイブリッドIC化した電源回路(DC−DCコンバータ)等の実装部に対応する箇所の下側ケースMCAに設けた切欠き(図27に示すコネクタCT接続用の切欠きを含む)である。 B3 heat-generating components, in this embodiment, a notch is provided on the lower case MCA locations corresponding to the mounting portion such as the hybrid IC phased power circuit (DC-DC converter) (the connector CT connection shown in FIG. 27 it is including a notch). このように、回路基板PCB3上の発熱部を下側ケースMC Thus, the lower case MC of the heat generating portion of the circuit board PCB3
Aで覆わずに、切欠きを設けておくことにより、インターフェイス回路基板PCB3の発熱部の放熱性を向上することができる。 Without covering by A, by providing a notch, it is possible to improve heat dissipation of the heat generating portion of the interface circuit board PCB 3. すなわち、現在、薄膜トランジタTF In other words, current, thin film Toranjita TF
Tを用いた液晶表示装置を高性能化し、使い易さを向上するため、多階調化、単一電源化が要求されている。 And performance of the liquid crystal display device using the T, in order to improve the ease of use, multi-gradation, a single power source has been demanded. これを実現するための回路は、消費電力が大きく、また、 The circuit for realizing this, the power consumption is large,
回路手段をコンパクトに実装しようとすると、高密度実装となり、発熱が問題となる。 When trying to implement the circuit means in a compact, becomes high-density mounting, heating becomes a problem. したがって、下側ケースMCAに発熱部に対応して切欠きMLCを設けることにより、回路の高密度実装性、およびコンパクト性を向上することができる。 Accordingly, by providing the notch MLC in response to the heat generating portion in the lower case MCA, it is possible to improve the high-density mounting capability, and compactness of the circuit. この他にも、信号源集積回路TCO In addition to this, the signal source integrated circuit TCO
Nが発熱部品と考えられ、この上の下側ケースMCAを切り欠いてもよい。 N is considered heat-generating component may be cut out the lower case MCA on this.

【0122】MH1〜4は、当該モジュールMDをパソコン等の応用装置に取り付けるための4個の取付穴である。 [0122] MH1~4 is four mounting holes for mounting the module MD to the application apparatus such as a personal computer. 金属製シールドケースSHDにも、下側ケースMC Also the metal shield case SHD, lower case MC
Aの取付穴MH1〜4に一致する取付穴SH1〜4が形成されており、ねじ等を用いて応用製品に固定、実装される。 Mounting holes SH1~4 matching mounting holes MH1~4 of A and is formed, fixed to the applied products using screws or the like, it is mounted.

【0123】《バックライトBL》図40(A)はバックライトBLの蛍光管LP、ランプケーブルLPC1、 [0123] "backlight BL" FIG 40 (A) is a fluorescent tube of the backlight BL LP, lamp cable LPC1,
LPC2、ゴムブッシュGB1、GB2の要部上面図、 LPC2, top view of essential parts of rubber bushes GB1, GB2,
(B)は(A)のB−B切断線における断面図である。 (B) is a cross-sectional view taken along B-B cutting line of (A).

【0124】表示パネルPNLに光を供給するバックライトBLは、1本の冷陰極蛍光管LP、蛍光管LPのランプケーブルLPC1、LPC2、蛍光管LPおよびランプケーブルLPCを保持するゴムブッシュGB1、G [0124] The display panel PNL backlight BL for supplying light to the one cold cathode fluorescent tube LP, lamp cable LPC1 fluorescent lamp LP, LPC2, rubber bushes GB1 to hold the fluorescent tube LP and the lamp cable LPC, G
B2、導光板GLB、導光板GLBの上面全面に接して配置された拡散シートSPS、導光板GLBの下面全面に配置された反射シートRFS、拡散シートSPSの上面全面に接して配置されたプリズムシートPRSから構成される。 B2, the light guide plate GLB, the diffusion sheet SPS disposed in contact with the entire upper surface of the light guide plate GLB, the reflecting sheet RFS disposed entire lower surface of the light guide plate GLB, the prism sheet disposed in contact with the entire upper surface of the diffusion sheet SPS It consists of PRS.

【0125】モジュールMDL内において、細長い蛍光管LPは、液晶表示パネルPNLの長辺の一方に実装されたドレイン側回路基板PCB1およびテープキャリアパッケージTCP1の下のスペースに配置されている。 [0125] In the module MDL, elongated fluorescent tube LP is disposed in the space below the liquid crystal display panel drain-side circuit board mounted on one long side of the PNL PCB1 and tape carrier packages TCP1.
これにより、モジュールMDLの外形寸法を小さくすることができるので、モジュールMDLを小型化、軽量化することができ、製造コストを低減することができる。 Thus, it is possible to reduce the outer dimensions of the module MDL, the module MDL miniaturization, it is possible to reduce the weight of, it is possible to reduce the manufacturing cost.

【0126】ゴムブッシュGB1、GB2は、1本の冷陰極蛍光管LPとランプケーブルLPC1、LPC2の両方を保持する。 [0126] rubber bushes GB1, GB2 holds both one and the cold cathode fluorescent tube LP lamp cable LPC1, LPC2. すなわち、蛍光管LPは、ゴムブッシュGB1、GB2にあけられた穴(内径の大きい穴と小さい穴を連結した図40(B)に示すような略鍵穴形状)GBHの内径の大きい方の穴H Lに挿入されて保持され、蛍光管LPの一端に接続されたランプケーブルL That is, the fluorescent tube LP, the rubber bushes GB1, (generally keyhole shape shown in Figure 40 connecting the large hole and small hole inside diameter (B)) drilled hole in GB2 GBH larger hole H of the inner diameter of It is held inserted L, and the lamp cable L connected to one end of the fluorescent lamp LP
PC1は、ゴムブッシュGB2に設けられた溝GBD内に挿入されて保持され、さらに、ランプケーブルLPC PC1 is held by being inserted into the groove GBD provided rubber bushing GB2, further lamp cable LPC
1と同一方向に引き出されるランプケーブルLPC2 Lamp cable LPC2 drawn in one and the same direction
は、ケーブル引出側のゴムブッシュGB2の穴GBHの内径の小さい方の穴H Sに挿入されて保持される。 It is inserted into the inner diameter of smaller hole H S of the hole GBH rubber bushing GB2 cable pulling out side is held. なお、穴GBHの主部はゴムブッシュGB1、GB2を貫通していないが、少なくともケーブル引出側のゴムブッシュGB2には、ランプケーブルLPC2をゴムブッシュGB2から引き出すために、穴GBHの小さい穴H S Although the main part of the holes GBH does not penetrate through the rubber bushes GB1, GB2, at least in the cable lead-out side of the rubber bushing GB2, to bring out the lamp cable LPC2 rubber bushing GB2, holes perforated GBH small H S
に連通して内径の小さい貫通穴が形成されている。 Small through-hole in the inner diameter communicates is formed. このような構成により、2本のランプケーブルを1方向に引き出すとき、従来技術では、ランプケーブルを通すスペースがなく、かつ、ランプケーブルをゴムブッシュに通さないため、ランプケーブルがモジュールからはみ出したが、本実施例では、ランプケーブルLPC1が下側ケースMCAからはみ出さないので、モジュールMDLを省スペース化することができ、モジュールMDLを小型化、軽量化することができ、製造コストを低減することができる。 With this arrangement, when drawing the two lamp cable in one direction, in the prior art, there is no space for passing the lamp cable, and, because impervious to lamp cable to the rubber bush, but the lamp cable is protruding from the module in this embodiment, since the lamp cable LPC1 does not protrude from the lower case MCA, that the module MDL can be space saving, miniaturization of the module MDL, it is possible to reduce the weight of, to reduce the manufacturing cost can. また、ゴムブッシュGB1、GB2によって蛍光管LPとランプケーブルLPCの両方を保持するので、ランプケーブルLPCの保持力によって、蛍光管L Also, since the hold both the fluorescent lamp LP and the lamp cable LPC by rubber bushes GB1, GB2, by the holding force of the lamp cable LPC, fluorescent lamps L
Pを保持しているゴムブッシュGB1、GB2が保持されるので、蛍光管LPの保持性を向上することができる。 Since the rubber bushes GB1, GB2 holding the P is held, it is possible to improve the retention of the fluorescent tube LP. なお、ゴムブッシュGB1は蛍光管LPと1本のランプケーブルLPC1を保持し、ゴムブッシュGB2は蛍光管LPと2本のランプケーブルLPC1、LPC2 Incidentally, the rubber bushing GB1 holds lamp cable LPC1 the fluorescent tube LP and one rubber bushing GB2 fluorescent lamp LP and two lamp cables LPC1, LPC2
を保持するが、部品の種類を減らすために、ゴムブッシュGB1はゴムブッシュGB2と同様の形状のものを共用している。 While holding the, in order to reduce the types of parts, the rubber bushing GB1 has shared the same shape as that of the rubber bushing GB2.

【0127】なお、蛍光管LPとランプケーブルLPC [0127] In addition, the fluorescent tube LP and the lamp cable LPC
を保持するための、ゴムブッシュGB1、GB2に設ける穴あるいは溝の形状は、図示したものに限らない。 , To hold the shape of the hole or groove provided in the rubber bushing GB1, GB2 are not limited to those shown. 例えば、蛍光管LP、2本のランプケーブルLPCを保持する穴あるいは溝はそれぞれ独立に設けてもよいし、蛍光管LPと1本または2本のランプケーブルLPCの穴あるいは溝を適宜共通させてもよい。 For example, it may be provided independently holes or grooves for holding the fluorescent tube LP, two lamp cables LPC, as appropriate common is not a fluorescent tube LP and one or two lamp cable LPC of holes or grooves it may be. また、ゴムブッシュGB1は蛍光管LPと1本のランプケーブルLPC1 Also, the rubber bushing GB1 is the fluorescent lamp LP and one lamp cable LPC1
を保持する穴あるいは溝を有し、ゴムブッシュGB2は蛍光管LPと2本のランプケーブルLPC1、LPC2 It has a hole or groove to hold the rubber bushing GB2 fluorescent lamp LP and two lamp cables LPC1, LPC2
を保持する穴あるいは溝を有するというように、ゴムブッシュGB1とゴムブッシュGB2とで異なる形状のものを使用してもよい。 And so it has a hole or groove to hold the may be used having different shapes in the rubber bushing GB1 and the rubber bushing GB2.

【0128】《蛍光管LP、ランプケーブルLPC、ゴムブッシュGBの下側ケースMCAへの収納》図39 [0128] "fluorescent tube LP, the lamp cable LPC, housed in the lower case MCA rubber bush GB" Figure 39
(A)は、下側ケースMCA内にバックライトBL(蛍光管LP、ランプケーブルLPC、ゴムブッシュGB、 (A) backlight BL (fluorescent lamp LP in a lower case MCA, lamp cable LPC, rubber bush GB,
導光板GLB)が収納・実装された状態を示す上面図、 The light guide plate GLB) top view showing a state in which the storage and implementation,
(B)は(A)のB−B切断線における断面図、(C) (B) is a cross-sectional view taken along B-B cutting line of (A), (C)
は(A)のC−C切断線における断面図である。 Is a sectional view taken along the C-C cutting line of (A).

【0129】下側ケースMCAの内面(上面)を示す図37において、MBは導光板GLBの保持部、MLは蛍光管LPの収納部、MGはゴムブッシュGBの収納部、 [0129] In FIG. 37 showing the inner surface (upper surface) of the lower case MCA, MB holding portion of the light guide plate GLB, ML is accommodating portion of the fluorescent tube LP, MG is accommodating portion of the rubber bush GB,
MC1はランプケーブルLPC1の収納部、MC2はランプケーブルLPC2の収納部である。 MC1 is accommodating portion of the lamp cable LPC1, MC2 is accommodating portion of the lamp cable LPC2.

【0130】バックライトBLは、図39(A)〜 [0130] backlight BL, as shown in FIG. 39 (A) ~
(C)に示すように、バックライト収納ケースである下側ケースMCA内に収納される。 (C), the is accommodated in the lower casing MCA is backlight housing case. すなわち、蛍光管LP That is, the fluorescent lamp LP
とランプケーブルLPCとを保持したゴムブッシュGB Rubber bush GB holding the lamp cable LPC
1、GB2は、ゴムブッシュGB1、GB2がぴったりはまるように形成された図37に示す収納部MGにはめ込まれ、蛍光管LPは下側ケースMCAと非接触で収納部ML内に収納される。 1, GB2 is fitted in the housing portion MG shown in FIG. 37 the rubber bushes GB1, GB2 is formed to fit snugly, the fluorescent tube LP is housed in the housing section ML in the lower case MCA and non-contact. ランプケーブルLPC1、LC Lamp cable LPC1, LC
2は、ランプケーブルLPC1、2の形状にほぼぴったり沿うように下側ケースMCAに形成された溝から成る収納部MC1、MC2に収納される。 2 is held in the holding section MC1, MC2 consisting groove formed in the lower case MCA as substantially along closely to the shape of the lamp cable LPC1,2. インバータIVに接続される先端部に近い、すなわち、ゴムブッシュGB Near the distal end that is connected to the inverter IV, i.e., rubber bushes GB
2以降の、ランプケーブルLPC1、ランプケーブルL Of 2 or later, lamp cable LPC1, lamp cable L
PC2は、回路基板PCB2の長軸方向から回路基板P PC2 is a circuit from the long axis direction of the circuit board PCB2 board P
CB2の長軸方向にほぼ垂直に方向を変え(図1、図3 It changes direction substantially perpendicular to the long axis direction of CB2 (Fig. 1, 3
9参照)、取付穴MH3(図37参照)と回路基板PC 9 See), mounting holes MH3 (see FIG. 37) and the circuit board PC
B2との間のスペースに収納される。 It is accommodated in the space between the B2. ランプケーブルL Lamp cable L
PC1、LP2の先端部にはインバータIVが接続され、インバータIVは、図39(A)に示すように、回路基板PCB2の横に設けたインバータ収納部MIに収納される。 PC1, the distal end portion of LP2 connected inverter IV is, the inverter IV, as shown in FIG. 39 (A), is housed in the inverter housing portion MI provided on the side of the circuit board PCB 2. このように、モジュールMDをパソコン等の応用製品に組み込んだ場合、ランプケーブルLPCがモジュールの外側の側面を通ったり、インバータIVがモジュールMDの外側にはみ出ることなく、バックライトBLの蛍光管LP、ランプケーブルLPC、ゴムブッシュGB、インバータIVをコンパクトに収納、実装することができ、モジュールMDLを小型化、軽量化することができ、製造コストを低減することができる。 Thus, when incorporating the module MD to the application product such as a personal computer, lamp cable LPC is or through the side of the outer module, without the inverter IV from protruding outside the module MD, fluorescent tubes of the backlight BL LP, lamp cable LPC, rubber bush GB, accommodating an inverter IV compact, can be implemented, the module MDL miniaturization, it is possible to reduce the weight of, it is possible to reduce the manufacturing cost.

【0131】なお、本実施例では蛍光管LPを1本配置したが、2本以上配置してもよく、また、設置場所も導光板GLBの短辺側に設置してもよい。 [0131] Although this embodiment has been arranged one fluorescent tube LP, it may be disposed two or more, also, the location may also be placed on the short side of the light guide plate GLB.

【0132】《導光板GLBの下側ケースMCAへの収納》図41は、下側ケースMCA、導光板GLB、蛍光管LP、ランプケーブルLPC等の要部断面図である。 [0132] "accommodated to the lower case MCA of the light guide plate GLB" Figure 41 is a lower case MCA, the light guide plate GLB, is a fragmentary cross-sectional view of a fluorescent tube or LP, lamp cable LPC.

【0133】従来の導光板は、モジュール内での保持用の無駄な領域が多く、有効発光部の寸法より大幅に大きかったが、本実施例の導光板GLBは、図39(A)に示すように四角形状(長方形状)をしており、導光板G [0133] Conventional light guide plates are often wasted space for retention in the module, there was significantly greater than the dimensions of the effective light-emitting section, the light guide plate GLB of this embodiment, shown in FIG. 39 (A) It has a square shape (rectangular shape) as the light guide plate G
LBの全体の寸法を、発光部の寸法にできる限り近付けている。 The overall dimensions of LB, are as close as possible to the dimensions of the light-emitting portion. 導光板GLBの3辺は、ほぼぴったりはまるように形成された下側ケースMCAの導光板用収納部の内壁に保持され、蛍光管LP側の導光板GLBの残りの1 Three sides of the light guide plate GLB is held substantially perfect fit so formed inner wall of the light guide plate for accommodating section of the lower case MCA, 1 of the remaining light guide plate GLB fluorescent lamp LP side
辺は、導光板GLBと蛍光管LPとの間の下側ケースM Sides, lower case M between the light guide plate GLB and the fluorescent lamp LP
CAの内面(上面)におけるゴムブッシュGB近傍に、 A rubber bush GB vicinity of the inner surface (upper surface) of the CA,
該下側ケースMCAと一体に形成された2個の微小な突起(爪)PJによって保持される。 Is held by two small projections (claws) PJ formed integrally with said lower case MCA. 突起PJにより、導光板GLBの蛍光管LP側への移動を防止し、導光板G The projections PJ, to prevent movement of the fluorescent lamp LP side of the light guide plate GLB, the light guide plate G
LBが蛍光管LPに当たって蛍光管LPを破損するのが防止される。 LB is prevented from damaging the fluorescent tube LP hit the fluorescent lamp LP. なお、ランプ反射シートLSは取り付ける前は長方形状をしており、取り付け後は、ランプ反射シートLSの長辺の端部が反射シートRFSの下面端部に接着され、蛍光管LPを全長に渡って覆い、もう一方の長辺の端部がプリズムシートPRSの上面端部に載置され、保持される。 Incidentally, before the lamp reflecting sheet LS is attached has a rectangular shape, after installation, the ends of the long sides of the lamp reflecting sheet LS is bonded to the lower surface end portion of the reflecting sheet RFS, across the fluorescent tube LP entire length cover Te, the ends of the other long side is placed on the ends of the top surface of the prism sheet PRS, is retained. ランプ反射シートLSは、断面形状がU字状で、突起PJの内側に配置されるような長さに形成されている。 Lamp reflecting sheet LS is the cross-sectional shape with a U-shape and is formed in such a length disposed inside the projection PJ. 突起PJは、光の利用効率をなるべく低減させないために、なるべく微小に形成する。 Projections PJ, in order not possible to reduce the use efficiency of light, as much as possible micro-formed.

【0134】このように導光板GLBの寸法を有効発光部の寸法にできる限り近付け、できる限り小さくすることにより、従来の導光板の占めていたスペースに電子部品を実装することができ、かつ、下側ケースMCAと一体に設けた突起PJにより導光板GLBを保持することにより、小さいスペースで導光板GLBを保持することができるので、モジュールMDLを小型化、軽量化することができ、製造コストを低減することができる。 [0134] close as possible to the dimensions of the effective light emitting portion the dimensions of the thus light guide plate GLB, by small as possible, it is possible to mount the electronic components in the space occupied in the conventional light guide plate, and, by holding the light guide plate GLB by the projections PJ provided integrally with the lower case MCA, it is possible to hold the light guide plate GLB in a small space, miniaturization of the module MDL, can be reduced in weight, production cost it is possible to reduce the. 換言すれば、モジュールMDLの小型化を実現しつつ、導光板GLBの発光効率を向上することができる。 In other words, while realizing size reduction of the module MDL, it is possible to improve the luminous efficiency of the light guide plate GLB.

【0135】なお、突起PJは、必ずしも下側ケースM [0135] In addition, the projections PJ is always lower case M
CAと一体に設けなくてもよく、金属等の別部材で形成した突起を下側ケースMCAに取り付けてもよい。 CA and may not be provided integrally, the projections formed of a separate member such as a metal may be attached to the lower case MCA.

【0136】《拡散シートSPS》拡散シートSPS [0136] "diffusion sheet SPS" diffusion sheet SPS
は、導光板BLBの上に載置され、導光板GLBの上面から発せられる光を拡散し、液晶表示パネルPNLに均一に光を照射する。 It is placed on the light guide plate BLB, to diffuse light emitted from the upper surface of the light guide plate GLB, uniformly irradiating light to the liquid crystal display panel PNL.

【0137】《プリズムシートPRS》プリズムシートPRSは、拡散シートSPSの上に載置され、下面は平滑面で、上面がプリズム面となっている。 [0137] "prism sheet PRS" prism sheet PRS is placed on the diffusion sheet SPS, the lower surface is a smooth surface, the upper surface is a prism surface. プリズム面は、例えば、互いに平行な直線状に配列された断面形状がV字状の複数本の溝から成る。 Prism surface, for example, the cross-sectional shape which are arranged in mutually parallel straight consisting of a plurality of grooves of V-shape. プリズムシートPRS Prism sheet PRS
は、拡散シートSPSから広い角度範囲にわたって拡散される光をプリズムシートPRSの法線方向に集めることにより、バックライトBLの輝度を向上させることができる。 , By collecting light that is spread over a wide angular range from the diffusion sheet SPS in the normal direction of the prism sheet PRS, it is possible to improve the luminance of the backlight BL. したがって、バックライトBLを低消費電力化することができ、その結果、モジュールMDLを小型化、軽量化することができ、製造コストを低減することができる。 Therefore, it is possible to reduce power consumption of the backlight BL, as a result, the module MDL miniaturization, it is possible to reduce the weight of, it is possible to reduce the manufacturing cost.

【0138】《反射シートRFS》反射シートRFS [0138] "reflection sheet RFS" reflection sheet RFS
は、導光板GLBの下に配置され、導光板GLBの下面から発せられる光を液晶表示パネルPNLの方へ反射させる。 Is arranged under the light guide plate GLB, the light emitted from the lower surface of the light guide plate GLB reflects towards of the liquid crystal display panel PNL.

【0139】《導光板GLBおよび液晶表示パネルPN [0139] "light guide plate GLB and the liquid crystal display panel PN
Lの押さえ構造》図42は、導光板GLBおよび液晶表示パネルPNLの押さえ構造を示すモジュールMDLの要部断面図である。 L of the pressing structure "Figure 42 is a fragmentary cross-sectional view of the module MDL showing the retainer structure of the light guide plate GLB and the liquid crystal display panel PNL.

【0140】図42に示すように、プリズムシートPR [0140] As shown in FIG. 42, the prism sheet PR
Sと拡散シートSPSの寸法が導光板GLBの寸法より大きく、プリズムシートPRSと拡散シートSPSの端部が導光板GLBの端部より出ており(オーバーハングさせ)、下側ケースMCAの側壁の上にかかっている。 Larger than the dimensions of the S and the diffusion sheet SPS dimension light guide plate GLB, the end portion of the diffusion sheet SPS and the prism sheet PRS are out from the end portion of the light guide plate GLB (to overhang), the side wall of the lower case MCA It rests on top.
このプリズムシートPRSと拡散シートSPSのオーバーハング部と下側ケースMCAの側壁の上にゴムクッションGCとゴムから成る遮光スペーサILSが配置され、液晶表示パネルPNLの上部透明ガラス基板SUB Shading spacer ILS of rubber cushion GC and the rubber on the side wall of the overhanging portion and the lower case MCA of the prism sheet PRS and the diffusion sheet SPS is placed, the upper transparent glass substrate SUB of the liquid crystal display panel PNL
2を加圧し、保持するようになっている(後述の《液晶表示パネルPNLの押さえ構造》と図44参照)。 2 pressurized, so as to hold (see FIG. 44 and "holding structure of the liquid crystal display panel PNL" below). これにより、プリズムシートPRSと拡散シートSPSの両方あるいは拡散シートSPSが、導光板GLBと下側ケースMCAとの間の間隙に入り込み、導光板GLBのかたつきが防止され、導光板GLBがモジュールMDL内でしっかりと保持される。 Thus, both the diffusion sheet SPS and the prism sheet PRS or the diffusion sheet SPS is, enters into the gap between the light guide plate GLB and the lower case MCA, typed light guide plate GLB is prevented, the light guide plate GLB modules MDL It is securely held within. 図42に示す構造により、ゴムクッションGCおよび遮光スペーサILSの圧力がプリズムシートPRSと拡散シートSPSを介して下側ケースMCAに加わり、液晶表示パネルPNLがモジュールMDL内で確実に保持され、導光板GLB、液晶表示パネルPNL等の保持力が向上し、製品の信頼性を向上することができる。 The structure shown in FIG. 42, applied to the lower case MCA pressure of the rubber cushion GC and the light-shielding spacer ILS via the diffusion sheet SPS and the prism sheet PRS, the liquid crystal display panel PNL is securely held in the module MDL, the light guide plate GLB, the holding force is improved, such as the liquid crystal display panel PNL, the it is possible to increase the reliability of the product.

【0141】ここでは、プリズムシートPRSと拡散シートSPSの両方を導光板GLBからオーバーハングさせたが、いずれか一方をオーバーハングさせてもよい。 [0141] Here, both the diffusion sheet SPS and the prism sheet PRS was allowed to overhang from the light guide plate GLB, it may be either allowed one to overhang.
また、ここでは、導光板GLBの4辺全周にオーバーハングさせたが、必ずしも4辺全周にオーバーハングさせなくてもよく、1〜3辺だけでも効果がある。 Further, here, was overhanging the entire circumference four sides of the light guide plate GLB, may not necessarily overhang the entire circumference four sides, it is effective alone 1-3 sides.

【0142】《液晶表示パネルPNLの押さえ構造》図45は、従来の液晶表示モジュールMDLにおける液晶表示パネルPNLの押さえ構造を示す要部断面図である。 [0142] Figure 45 "pressing structure of the liquid crystal display panel PNL 'is a fragmentary cross-sectional view showing the retainer structure of the liquid crystal display panel PNL in a conventional of the liquid crystal display module MDL. 図44は、本発明の一実施例の液晶表示モジュールMDLにおける液晶表示パネルPNLの押さえ構造を示す要部断面図である。 Figure 44 is a fragmentary cross-sectional view showing the retainer structure of the liquid crystal display panel PNL in the liquid crystal display module MDL of one embodiment of the present invention.

【0143】従来の液晶表示モジュールMDLにおいては、図45に示すように、液晶表示パネルPNLをモジュールMDL内で固定するのに、液晶表示パネルPNL [0143] In the conventional liquid crystal display module MDL, as shown in FIG. 45, for fixing the liquid crystal display panel PNL in a module MDL, the liquid crystal display panel PNL
を構成する2枚の透明ガラス基板の両方をゴムクッションGCを介して押さえ込んでいた。 Both two transparent glass substrates constituting the had pressing down through the rubber cushion GC. すなわち、《シールドケースSHD》のところで詳述したように、ゴムクッションGCの弾性を利用して、シールドケースSHDを装置内部方向に押し込むことにより、シールドケースS That is, as described at the "shield case SHD", by utilizing the elasticity of the rubber cushion GC, by pushing the shield case SHD access the internal direction, the shield case S
HDと下側ケースMCAの各固定部材により固定される(すなわち、固定用フックHKが固定用突起HPにひっかかり、また、固定用爪NLが内側に折り曲げられ、固定用凹部NRに挿入される)。 Is fixed by the fixing member of the HD and the lower case MCA (i.e., fixing hooks HK is caught by the fixing projections HP, also fixing claws NL is bent inward, is inserted into the fixing recess NR) . したがって、従来は、2 Therefore, the prior art, 2
枚の透明ガラス基板がゴムクッションGCを介して強く押されるので、液晶表示パネルPNLの2枚の透明ガラス基板間の液晶のギャップが部分的に変化し、表示むらが生じる。 Since sheets of transparent glass substrates are pressed strongly through the rubber cushion GC, the gap of the liquid crystal between two transparent glass substrates of the liquid crystal display panel PNL is partially changed, occurs display unevenness. したがって、液晶表示パネルPNLをあまり強く押さえることができず、機械的強度が十分確保できなかった。 Therefore, it is not possible to suppress the liquid crystal display panel PNL very strong, mechanical strength can not be sufficiently secured. これに対して、本発明では、図44に示すように、液晶表示パネルPNLを構成する2枚の透明ガラス基板の寸法を変え、すなわち、端子が配置されていない辺(インターフェイス回路基板PCB3側の辺)についても、透明ガラス基板をもう一方の透明ガラス基板より突出させて、液晶表示パネルPNLの3辺にわたって1枚ガラス板部を設け、片方の透明ガラス基板のみを該1枚ガラス板部に載せたゴムクッションGCを介して押さえるので、強く押さえても2枚の透明ガラス基板間のギャップが変化せず、表示むらが生じない。 In contrast, in the present invention, as shown in FIG. 44, changing the dimensions of the two transparent glass substrates constituting the the liquid crystal display panel PNL, the i.e., terminals are not disposed sides (interface circuit board PCB3 side for even sides), a transparent glass substrate is protruded from the other transparent glass substrate, a glass plate over the three sides of the liquid crystal display panel PNL is provided, only the transparent glass substrate of one to one glass plate the since pressed through the rubber cushion GC which carries, it does not change the gap between even two transparent glass substrate pressing strongly, no display unevenness. したがって、液晶表示パネルPNLの押さえ力を増すことができ、したがって、機械的強度が向上し、信頼性を向上できる。 Therefore, it is possible to increase the pressing force of the liquid crystal display panel PNL, therefore, the mechanical strength is improved, the reliability can be improved. また、液晶表示パネルPNLの1枚ガラス板部の上面と金属製シールドケースSHDの下面(内面)との間には、両面粘着テープBATが介在され、両者が固定されている。 Between the liquid crystal display panel 1 glass plates of the top and the metal shield case SHD of the lower surface of the PNL (the inner surface), the double-sided adhesive tape BAT is interposed therebetween is fixed. なお、図44は、液晶表示パネルPNLの押さえ構造の概略を示す図で、実際は、ゴムクッションGCと下側ケースMCAとの間には導光板GLBが配置されている。 Incidentally, FIG. 44 is a diagram showing an outline of the pressing structure of the liquid crystal display panel PNL, actually, it is arranged the light guide plate GLB between the rubber cushion GC and the lower case MCA.

【0144】なお、図44に示した実施例では、先に述べたプリズムシートPRSをオーバーハングさせることに限定されるものではないので、プリズムシートPRS [0144] In the embodiment shown in FIG. 44, because it is not limited to be overhanging the prism sheet PRS mentioned above, the prism sheet PRS
を導光板GLBにオーバーハングさせていない。 The not to overhang the light guide plate GLB.

【0145】以上本発明を実施例に基づいて具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。 [0145] Although the present invention has been particularly described with reference to examples, the present invention is not limited to the above examples, of course it can be variously modified without departing from the spirit thereof .

【0146】 [0146]

【発明の効果】以上説明したように、本発明の液晶表示装置によれば、開口部を金属製シールドケースの一方の辺に偏って設けることにより、画面の周囲の額縁部の面積を小さくすることができるので、液晶表示装置およびこれを組み込んだ情報処理装置を小型化、軽量化することができる。 As described in the foregoing, according to the liquid crystal display device of the present invention, by providing biased an opening in one side of the metal shield case, to reduce the area of ​​the frame portion surrounding the screen since it is, the liquid crystal display device and an information processing apparatus incorporating this downsizing, it is possible to reduce the weight of.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明を適用したアクティブ・マトリックス方式のカラー液晶表示装置の液晶表示モジュールの分解斜視図である。 1 is an exploded perspective view of a liquid crystal display module of a color liquid crystal display device of active matrix type according to the present invention.

【図2】液晶表示部の一画素とその周辺を示す要部平面図である。 2 is a plan view showing one pixel and its periphery of the liquid crystal display unit.

【図3】図2の3−3切断線における1画素とその周辺を示す断面図である。 3 is a sectional view showing one pixel and its periphery in 3-3 cut line in FIG.

【図4】図2の4−4切断線における付加容量Caddの断面図である。 It is a cross-sectional view of the additional capacitance Cadd in 4-4 section line in FIG. 4 FIG.

【図5】図2に示す画素を複数配置した液晶表示部の要部平面図である。 5 is a fragmentary plan view of the liquid crystal display unit arranging a plurality of pixels shown in FIG.

【図6】図2に示す画素の層g2、ASのみを描いた平面図である。 6 is a plan view depicting only a layer g2, AS of the pixel shown in FIG.

【図7】図2に示す画素の層d1、d2、d3のみを描いた平面図である。 7 is a layer d1, d2, plan view depicting d3 only pixel shown in FIG.

【図8】図2に示す画素の画素電極層ITO1、遮光膜BMおよびカラーフィルタ層FILのみを描いた平面図である。 [8] The pixel electrode layer ITO1 the pixel shown in FIG. 2 is a plan view depicting only the light shielding film BM and the color filter layer FIL.

【図9】図5に示す画素配列の画素電極層、遮光膜およびカラーフィルタ層のみを描いた要部平面図である。 [9] The pixel electrode layer of the pixel array shown in FIG. 5 is a fragmentary plan view depicting only the light-shielding film and the color filter layer.

【図10】ゲート端子GTMとゲート配線GLの接続部近辺を示す平面と断面の図である。 10 is a diagram of the plane and cross section showing a vicinity connection portion of the gate terminal GTM and the gate line GL.

【図11】ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面と断面の図である。 11 is a diagram of the plane and cross section showing the vicinity of the connection portion of the drain terminal DTM and the video signal line DL.

【図12】アクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部を示す等価回路図である。 12 is an equivalent circuit diagram showing a liquid crystal display unit of the color liquid crystal display device of active matrix type.

【図13】図2に示す画素の等価回路図である。 13 is an equivalent circuit diagram of a pixel shown in FIG.

【図14】基板SUB1側の工程A〜Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。 14 is a flowchart of a cross-sectional view of the pixel portion showing the manufacturing process of the substrate SUB1 side of the step A~C and the gate terminal portion.

【図15】基板SUB1側の工程D〜Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。 15 is a flowchart of a cross-sectional view of the pixel portion showing the manufacturing process of the substrate SUB1 side of the step D~F and the gate terminal portion.

【図16】基板SUB1側の工程G〜Iの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。 16 is a flowchart of a cross-sectional view of the pixel portion showing the manufacturing process of the substrate SUB1 side of the step G~I and the gate terminal portion.

【図17】表示パネルのマトリクス周辺部の構成を説明するための平面図である。 17 is a plan view for explaining the structure of the matrix peripheral portion of the display panel.

【図18】図17の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。 18 is a panel plan view illustrating a peripheral portion slightly exaggerated in more detail in Figure 17.

【図19】上下基板の電気的接続部を含む表示パネルの角部の拡大平面図である。 19 is an enlarged plan view of a corner of a display panel including an electrical connection portion of the upper and lower substrates.

【図20】マトリクスの画素部を中央に、両側にパネル角付近と映像信号端子部付近を示す断面図である。 [20] The pixel portion of the matrix in the center is a sectional view showing the vicinity of panels angle on both sides and the video signal near the terminal portion.

【図21】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。 [21] a scanning signal terminal on the left side is a sectional view showing a free panel edge portions of the external connection terminal on the right.

【図22】駆動回路を構成する集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図である。 [22] integrated circuit chip CHI constituting the driver circuit is a diagram showing a sectional structure of a tape carrier package TCP mounted on the flexible wiring board.

【図23】テープキャリアパッケージTCPを表示パネルPNLの映像信号回路用端子DTMに接続した状態を示す要部断面図である。 23 is a fragmentary cross-sectional view showing a state of connecting the tape carrier package TCP in the video signal circuit terminal DTM of the display panel PNL.

【図24】シールドケースSHD内に液晶表示パネルP The liquid crystal display panel P in FIG. 24 is a shield casing SHD
NLと回路基板PCB1〜3が組み込まれた下面図、A Bottom view NL and the circuit board PCB1~3 is incorporated, A
−A切断線における断面図、A−A切断線における断面図、B−B切断線における断面図、C−C切断線における断面図、D−D切断線における断面図である。 Sectional view taken -A cutting line, cross-sectional view taken along the A-A cutting line, cross-sectional view taken along the B-B cutting line, cross-sectional view taken along C-C cutting line is a sectional view along D-D cutting line.

【図25】シールドケースSHDの上面図、前側面図、 FIG. 25 is a top view of the shield case SHD, before side view,
後側面図、右側面図、左側面図である。 Rear side view, right side view, a left side view.

【図26】液晶表示パネルPNLと、テープキャリアパッケージTCPを実装した回路基板PCB1〜3の下面図、A−A切断線における断面図、B−B切断線における断面図、C−C切断線における断面図、D−D切断線における断面図である。 [Figure 26] and the liquid crystal display panel PNL, the bottom view of the circuit board PCB1~3 mounted with the tape carrier package TCP, cross-sectional view taken along the A-A cutting line, cross-sectional view taken along the B-B cutting line, the C-C cutting line sectional view, a sectional view taken along D-D cutting line.

【図27】テープキャリアパッケージTCPを実装しない回路基板PCB1〜3の詳細下面図である。 27 is a detailed bottom view of the circuit board PCB1~3 not implementing a tape carrier package TCP.

【図28】絶縁シートINS1〜3の上面図、A−A切断線における断面図、B−B切断線における断面図、C Figure 28 is a top view of the insulating sheet INS1~3, cross-sectional view taken along the A-A cutting line, cross-sectional view taken along the B-B cut-line, C-
−C切断線における断面図である。 Is a sectional view taken -C cutting line.

【図29】(A)はインターフェイス回路基板PCB3 FIG. 29 (A) the interface circuit board PCB3
の上面図、(B)は下面図である。 Top view of, (B) is a bottom view.

【図30】インターフェイス回路基板PCB3に搭載したハイブリッド集積回路HIの横側面図、前側面図である。 [Figure 30] lateral side view of a hybrid integrated circuit HI mounted on the interface circuit board PCB 3, is a front side view.

【図31】ゲート側回路基板PCB1の下面図である。 31 is a bottom view of a gate-side circuit board PCB1.

【図32】ゲート側回路基板PCB2の下面図である。 32 is a bottom view of a gate-side circuit board PCB 2.

【図33】テープキャリアパッケージTCPの平面(下面)図である。 33 is a plan (bottom surface) view of the tape carrier package TCP.

【図34】複数枚実装したTCPの平面(下面)図、側面図である。 Figure 34 is a plan (bottom surface) view of a plurality mounting the TCP, a side view.

【図35】(A)、(B)、(C)はそれぞれジョイナJN1〜3の平面図である。 [35] (A), (B), (C) is a plan view of each joiner JN1~3.

【図36】実装したジョイナJN1、JN2の平面図、 [Figure 36] implemented the joiner JN1, plan view of the JN2,
側面図である。 It is a side view.

【図37】下側ケースMCAの上面図、前側面図、後側面図、右側面図、左側面図である。 Figure 37 is a top view of the lower case MCA, front side view, a rear side view, right side view, a left side view.

【図38】下側ケースMCAの下面図である。 FIG. 38 is a bottom view of the lower case MCA.

【図39】(A)は下側ケースMCA内に収納した導光板GLB、蛍光管LP、ゴムブッシュGB等の上面図、 [39] (A) the light guide plate is housed in the lower case MCA is GLB, fluorescent tube LP, top view, such as rubber bushes GB,
(B)はB−B切断線における断面図、(C)はC−C (B) is a cross-sectional view taken along B-B cutting line, (C) is C-C
切断線における断面図である。 It is a cross-sectional view taken along a line.

【図40】(A)はバックライトBL(蛍光管LP、ランプケーブルLPC、ゴムブッシュGB)の要部上面図、(B)はA−A切断線における断面図である。 [Figure 40] (A) a backlight BL (fluorescent tube LP, the lamp cable LPC, rubber bush GB) is a fragmentary top view of, (B) is a cross-sectional view taken along A-A cutting line.

【図41】下側ケースMCA内に収納したバックライトBL(導光板GLB、蛍光管LP等)の要部断面図である。 Figure 41 is a fragmentary cross-sectional view of a backlight BL that is housed in the lower case MCA (light guide plate GLB, the fluorescent tube LP, etc.).

【図42】導光板GLBと液晶表示パネルPNLの押さえ構造を示す液晶表示モジュールMDの要部断面図である。 Figure 42 is a fragmentary cross-sectional view of a liquid crystal display module MD indicating the pressing structure of the light guide plate GLB and the liquid crystal display panel PNL.

【図43】液晶表示パネルPNLと、テープキャリアパッケージTCPを実装した回路基板PCB1〜3とゴムクッションGCの下面図である。 43 is a bottom view of the liquid crystal display panel PNL and a circuit board PCB1~3 mounted with the tape carrier package TCP and the rubber cushion GC.

【図44】シールドケースSHD、液晶表示パネルPN [Figure 44] shield case SHD, a liquid crystal display panel PN
L、ゴムクッションGC、下側ケースMCAの実装状態を示す要部断面図である。 L, and a fragmentary cross-sectional view showing the rubber cushion GC, the mounted state of the lower case MCA.

【図45】シールドケースSHD、液晶表示パネルPN [Figure 45] shield case SHD, a liquid crystal display panel PN
L、ゴムクッションGC、下側ケースMCAの従来の実装状態を示す要部断面図である。 L, and a fragmentary cross-sectional view showing the rubber cushion GC, the conventional mounting state of the lower case MCA.

【図46】従来の液晶表示モジュールMDLの取付穴S [Figure 46] mounting hole S of the conventional liquid crystal display module MDL
Hを示す図である。 Is a diagram showing an H.

【図47】液晶表示モジュールMDLを実装したノートブック型のパソコン、あるいはワープロの斜視図である。 FIG. 47 is a perspective view of a notebook that implements a liquid crystal display module MDL personal computer or word processor,.

【符号の説明】 DESCRIPTION OF SYMBOLS

PNL…液晶表示パネル、SHD…金属製シールドケース、WD…表示窓(開口部)。 PNL ... liquid crystal display panel, SHD ... metal shield case, WD ... display window (opening).

───────────────────────────────────────────────────── ────────────────────────────────────────────────── ───

【手続補正書】 [Procedure amendment]

【提出日】平成7年2月28日 [Filing date] 1995 February 28,

【手続補正1】 [Amendment 1]

【補正対象書類名】図面 [Correction target document name] drawings

【補正対象項目名】図29 [Correction target item name] FIG. 29

【補正方法】変更 [Correction method] change

【補正内容】 [Correction contents]

【図29】 [Figure 29]

フロントページの続き (72)発明者 小林 直人 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 鎗田 克彦 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 近藤 裕則 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 鈴木 雅彦 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 Of the front page Continued (72) inventor Naoto Kobayashi Mobara City, Chiba Prefecture Hayano 3681 address Hitachi Device Engineering within Co., Ltd. (72) inventor Katsuhiko Yarita Mobara City, Chiba Prefecture Hayano 3300 address Hitachi Seisakusho electronic device business unit (72) invention who Kondo Hiroshisoku Mobara City, Chiba Prefecture Hayano 3300 address Hitachi Seisakusho electronic device business unit (72) inventor Suzuki, Masahiko Mobara City, Chiba Prefecture Hayano 3300 address Hitachi Seisakusho electronic device within the Division

Claims (1)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】液晶表示パネルと、前記液晶表示パネルを収納する金属製シールドケースと、バックライトを収納するモールドケースとを有し、前記金属製シールドケースと前記モールドケースとをそれぞれに設けた嵌合部材を嵌合させて一体化してなる液晶表示装置において、 前記金属製シールドケースは前記液晶表示パネルを露出するための開口部を有し、前記開口部は前記金属製シールドケースの一方の辺に偏って設けられることを特徴とする液晶表示装置。 1. A liquid crystal display panel, a metal shield case for housing the liquid crystal display panel, and a molded case for housing a backlight provided with the mold case and the metallic shielding case, each in the liquid crystal display device formed by integrally fitting member is fitted, the metallic shielding case has an opening for exposing the liquid crystal display panel, the opening of one of the said metal shield case the liquid crystal display device, characterized in that provided biased to the side.
JP6277451A 1994-11-11 1994-11-11 The liquid crystal display device Pending JPH07281185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6277451A JPH07281185A (en) 1994-11-11 1994-11-11 The liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6277451A JPH07281185A (en) 1994-11-11 1994-11-11 The liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH07281185A true JPH07281185A (en) 1995-10-27

Family

ID=17583768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6277451A Pending JPH07281185A (en) 1994-11-11 1994-11-11 The liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH07281185A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636190B2 (en) 2000-10-12 2003-10-21 Hitachi, Ltd. Liquid crystal display having an improved lighting device
CN1293413C (en) * 2002-10-25 2007-01-03 Lg电子株式会社 Panel display monitor, its fixing device and method
US8833987B2 (en) 2005-09-14 2014-09-16 Donnelly Corporation Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle
US8884788B2 (en) 1998-04-08 2014-11-11 Donnelly Corporation Automotive communication system
US8908039B2 (en) 2000-03-02 2014-12-09 Donnelly Corporation Vehicular video mirror system
US9014966B2 (en) 2000-03-02 2015-04-21 Magna Electronics Inc. Driver assist system for vehicle
US9019090B2 (en) 2000-03-02 2015-04-28 Magna Electronics Inc. Vision system for vehicle
US9019091B2 (en) 1999-11-24 2015-04-28 Donnelly Corporation Interior rearview mirror system
US9073491B2 (en) 2002-09-20 2015-07-07 Donnelly Corporation Exterior rearview mirror assembly
US9090211B2 (en) 2002-09-20 2015-07-28 Donnelly Corporation Variable reflectance mirror reflective element for exterior mirror assembly
US9278654B2 (en) 1999-11-24 2016-03-08 Donnelly Corporation Interior rearview mirror system for vehicle
US9352623B2 (en) 2001-01-23 2016-05-31 Magna Electronics Inc. Trailer hitching aid system for vehicle
US10175477B2 (en) 2008-03-31 2019-01-08 Magna Mirrors Of America, Inc. Display system for vehicle

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9221399B2 (en) 1998-04-08 2015-12-29 Magna Mirrors Of America, Inc. Automotive communication system
US9481306B2 (en) 1998-04-08 2016-11-01 Donnelly Corporation Automotive communication system
US8884788B2 (en) 1998-04-08 2014-11-11 Donnelly Corporation Automotive communication system
US9019091B2 (en) 1999-11-24 2015-04-28 Donnelly Corporation Interior rearview mirror system
US9376061B2 (en) 1999-11-24 2016-06-28 Donnelly Corporation Accessory system of a vehicle
US9278654B2 (en) 1999-11-24 2016-03-08 Donnelly Corporation Interior rearview mirror system for vehicle
US10144355B2 (en) 1999-11-24 2018-12-04 Donnelly Corporation Interior rearview mirror system for vehicle
US9783114B2 (en) 2000-03-02 2017-10-10 Donnelly Corporation Vehicular video mirror system
US9019090B2 (en) 2000-03-02 2015-04-28 Magna Electronics Inc. Vision system for vehicle
US8908039B2 (en) 2000-03-02 2014-12-09 Donnelly Corporation Vehicular video mirror system
US10179545B2 (en) 2000-03-02 2019-01-15 Magna Electronics Inc. Park-aid system for vehicle
US10131280B2 (en) 2000-03-02 2018-11-20 Donnelly Corporation Vehicular video mirror system
US10053013B2 (en) 2000-03-02 2018-08-21 Magna Electronics Inc. Vision system for vehicle
US9014966B2 (en) 2000-03-02 2015-04-21 Magna Electronics Inc. Driver assist system for vehicle
US10239457B2 (en) 2000-03-02 2019-03-26 Magna Electronics Inc. Vehicular vision system
US9315151B2 (en) 2000-03-02 2016-04-19 Magna Electronics Inc. Driver assist system for vehicle
US9809168B2 (en) 2000-03-02 2017-11-07 Magna Electronics Inc. Driver assist system for vehicle
US9809171B2 (en) 2000-03-02 2017-11-07 Magna Electronics Inc. Vision system for vehicle
US7138974B2 (en) 2000-10-12 2006-11-21 Hitachi, Ltd. Liquid crystal display device having an improved lighting device
US7683899B2 (en) 2000-10-12 2010-03-23 Hitachi, Ltd. Liquid crystal display device having an improved lighting device
US6636190B2 (en) 2000-10-12 2003-10-21 Hitachi, Ltd. Liquid crystal display having an improved lighting device
US9694749B2 (en) 2001-01-23 2017-07-04 Magna Electronics Inc. Trailer hitching aid system for vehicle
US10272839B2 (en) 2001-01-23 2019-04-30 Magna Electronics Inc. Rear seat occupant monitoring system for vehicle
US9352623B2 (en) 2001-01-23 2016-05-31 Magna Electronics Inc. Trailer hitching aid system for vehicle
US9073491B2 (en) 2002-09-20 2015-07-07 Donnelly Corporation Exterior rearview mirror assembly
US9545883B2 (en) 2002-09-20 2017-01-17 Donnelly Corporation Exterior rearview mirror assembly
US9341914B2 (en) 2002-09-20 2016-05-17 Donnelly Corporation Variable reflectance mirror reflective element for exterior mirror assembly
US9878670B2 (en) 2002-09-20 2018-01-30 Donnelly Corporation Variable reflectance mirror reflective element for exterior mirror assembly
US10029616B2 (en) 2002-09-20 2018-07-24 Donnelly Corporation Rearview mirror assembly for vehicle
US9090211B2 (en) 2002-09-20 2015-07-28 Donnelly Corporation Variable reflectance mirror reflective element for exterior mirror assembly
US10363875B2 (en) 2002-09-20 2019-07-30 Donnelly Corportion Vehicular exterior electrically variable reflectance mirror reflective element assembly
CN1293413C (en) * 2002-10-25 2007-01-03 Lg电子株式会社 Panel display monitor, its fixing device and method
US9045091B2 (en) 2005-09-14 2015-06-02 Donnelly Corporation Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle
US10150417B2 (en) 2005-09-14 2018-12-11 Magna Mirrors Of America, Inc. Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle
US8833987B2 (en) 2005-09-14 2014-09-16 Donnelly Corporation Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle
US9758102B1 (en) 2005-09-14 2017-09-12 Magna Mirrors Of America, Inc. Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle
US10308186B2 (en) 2005-09-14 2019-06-04 Magna Mirrors Of America, Inc. Vehicular exterior rearview mirror assembly with blind spot indicator
US9694753B2 (en) 2005-09-14 2017-07-04 Magna Mirrors Of America, Inc. Mirror reflective element sub-assembly for exterior rearview mirror of a vehicle
US10175477B2 (en) 2008-03-31 2019-01-08 Magna Mirrors Of America, Inc. Display system for vehicle

Similar Documents

Publication Publication Date Title
US6340963B1 (en) Liquid crystal display device
US6373547B2 (en) Liquid crystal display device having pole spacers formed over optical shield film
KR100266356B1 (en) Lcd device assembled by flip technology comprising a folded multi-layered flexible driving circute substrate
CN1310065C (en) Liquid crystal display device
US5748179A (en) LCD device having driving circuits with multilayer external terminals
EP2372443B1 (en) Liquid crystal display device
KR100577511B1 (en) Display module and display unit
DE69835888T2 (en) Liquid crystal display device
US5668649A (en) Structure of liquid crystal display device for antireflection
US6108066A (en) In-plane field type liquid crystal display device comprising a structure which is prevented from charging with electricity
US7304708B2 (en) Liquid crystal display device and image display device
US6532053B2 (en) Transverse electric field system liquid crystal display device suitable for improving aperture ratio
US6151005A (en) Liquid-crystal display system having a driver circuit capable of multi-color display
US5978059A (en) Liquid crystal display device with wide viewing angle characteristics
US5541748A (en) Liquid crystal display having patterned insulating and semiconductor layers and a method of fabricating the same
US6992738B2 (en) Liquid crystal display device including an electrode constituting pixel electrode connected to another electrode through opening formed in color filter
KR100501628B1 (en) A liquid crystal display device
KR100304745B1 (en) Liquid crystal display device
US7553708B2 (en) Fabricating method for a liquid crystal display of horizontal electric field applying type
CN100354733C (en) Electrode wiring substrate and display device
CN1143158C (en) Liquid crystal display device
KR19980024274A (en) Active matrix liquid crystal display device
JP2000019556A (en) Liquid crystal display device
JPH11160727A (en) Liquid crystal display device
US5600460A (en) Method of repairing a signal line open circuit by connecting each side of the signal line to an adjacent pixel electrode