JPH05259110A - Formation method of metal plug in semiconductor device - Google Patents
Formation method of metal plug in semiconductor deviceInfo
- Publication number
- JPH05259110A JPH05259110A JP8745992A JP8745992A JPH05259110A JP H05259110 A JPH05259110 A JP H05259110A JP 8745992 A JP8745992 A JP 8745992A JP 8745992 A JP8745992 A JP 8745992A JP H05259110 A JPH05259110 A JP H05259110A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- forming
- layer
- metal plug
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置におけるメ
タルプラグの形成方法、更に詳しくは選択ＣＶＤ法にて
メタルプラグを形成する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal plug in a semiconductor device, and more particularly to a method for forming a metal plug by a selective CVD method.
【０００２】[0002]
【従来の技術】半導体装置においては、半導体基板に形
成された不純物拡散領域や下層配線層等と上層配線層と
の電気的接続を行うために、コンタクトホールやビヤホ
ール（以下、接続孔ともいう）が設けられている。接続
孔を形成するには、かかる半導体基板の上に層間絶縁層
を形成し、この層間絶縁層に開口部を設けた後、開口部
に配線材料を埋め込む方法が一般的である。開口部に配
線材料を埋め込む方法として、アルミニウム等の金属配
線材料をスパッタ法によって形成する方法が従来から採
用されている。2. Description of the Related Art In a semiconductor device, a contact hole or a via hole (hereinafter also referred to as a connection hole) is used to electrically connect an impurity diffusion region formed in a semiconductor substrate or a lower wiring layer to an upper wiring layer. Is provided. In order to form the connection hole, an interlayer insulating layer is generally formed on the semiconductor substrate, an opening is provided in the interlayer insulating layer, and then a wiring material is embedded in the opening. As a method of burying a wiring material in the opening, a method of forming a metal wiring material such as aluminum by a sputtering method has been conventionally adopted.
【０００３】しかしながら、開口部の大きさが微細化
し、アスペクト比が大きくなるに従って、開口部をスパ
ッタ法で埋め込むことは困難になりつつある。そこで、
微細な開口部を配線材料で埋め込む技術として、所謂ブ
ランケットＣＶＤ法あるいは選択ＣＶＤ法が注目されて
いる。However, as the size of the opening becomes finer and the aspect ratio becomes larger, it is becoming difficult to embed the opening by the sputtering method. Therefore,
A so-called blanket CVD method or a selective CVD method has been attracting attention as a technique for filling a minute opening with a wiring material.
【０００４】配線材料としてタングステンを使用したブ
ランケットＣＶＤ法で開口部内にメタルプラグ（タング
ステンプラグ）を形成する技術の概要は以下のとおりで
ある。先ず、半導体基板上に形成された層間絶縁層に開
口部を設け、層間絶縁層の上表面及び開口部にＣＶＤ法
でタングステン層を形成した後、層間絶縁層の上表面に
形成されたタングステン層をエッチバックする。これに
よって、開口部内にタングステンから成るメタルプラグ
が形成される。このブランケットタングステンＣＶＤ法
においては、開口部の底部及び側壁からタングステンが
成長するため、開口部内に形成されたメタルプラグの中
心部にボイドが発生し易い。それ故、ブランケットタン
グステンＣＶＤ法は、０．３５μｍ径の開口部への埋め
込みが限界とされており、さらに微細な開口部を配線材
料で埋め込むためには、選択ＣＶＤ法を採用することが
望ましいと考えられている。The outline of the technique for forming the metal plug (tungsten plug) in the opening by the blanket CVD method using tungsten as the wiring material is as follows. First, an opening is provided in an interlayer insulating layer formed on a semiconductor substrate, a tungsten layer is formed on the upper surface and the opening of the interlayer insulating layer by a CVD method, and then a tungsten layer formed on the upper surface of the interlayer insulating layer. To etch back. As a result, a metal plug made of tungsten is formed in the opening. In this blanket tungsten CVD method, since tungsten grows from the bottom and side walls of the opening, voids are likely to occur at the center of the metal plug formed in the opening. Therefore, the blanket tungsten CVD method is limited to fill in the opening having a diameter of 0.35 μm, and it is desirable to adopt the selective CVD method in order to fill the finer opening with the wiring material. It is considered.
【０００５】配線材料としてタングステンを用いた従来
の選択ＣＶＤ法による接続孔の形成方法の概要は次のと
おりである。先ず、半導体基板上に熱ＣＶＤ法等で層間
絶縁層を形成し、この層間絶縁層に、例えば、フォトリ
ソグラフィ法及びリアクティブ・イオン・エッチング法
によって開口部を設ける。次いで、タングステンは層間
絶縁層の上には堆積し難いことを応用して、タングステ
ンをＣＶＤ法で開口部の内部にのみ堆積させ、開口部内
にタングステンプラグを形成する。こうして、開口部が
タングステンによって埋め込まれた接続孔が完成する。The outline of a conventional method of forming a contact hole by selective CVD using tungsten as a wiring material is as follows. First, an interlayer insulating layer is formed on a semiconductor substrate by a thermal CVD method or the like, and an opening is formed in this interlayer insulating layer by, for example, a photolithography method and a reactive ion etching method. Next, applying that tungsten is difficult to deposit on the interlayer insulating layer, tungsten is deposited only inside the opening by the CVD method to form a tungsten plug in the opening. In this way, the connection hole having the opening filled with tungsten is completed.
【０００６】[0006]
【発明が解決しようとする課題】シリコン基板に形成さ
れた不純物拡散領域の上に、直接、選択タングステンＣ
ＶＤ法を適用して、例えば薄膜トランジスタ（ＴＦＴ）
を形成した場合、ＴＦＴは後の工程で６００°Ｃ以上の
熱処理を受けるが、この熱処理工程において、タングス
テンとシリコン基板のＳｉが反応してしまう。その結
果、シリコン基板に形成された接合が破壊され、リーク
電流が増加するという問題が生じる。The selective tungsten C is directly formed on the impurity diffusion region formed on the silicon substrate.
Applying the VD method, for example, a thin film transistor (TFT)
In the case where the film is formed, the TFT is subjected to heat treatment at 600 ° C. or higher in a later step, but in this heat treatment step, tungsten and Si of the silicon substrate react. As a result, the junction formed on the silicon substrate is destroyed, causing a problem of increased leak current.
【０００７】この対策として、シリコン基板とタングス
テンプラグの界面にバリアメタル層を形成するという方
法が検討されている。しかし、タングステンはバリアメ
タル層の上に形成し難いという問題がある。また、開口
部内のみにバリアメタル層を形成することが困難である
という問題もある。As a countermeasure against this, a method of forming a barrier metal layer at the interface between the silicon substrate and the tungsten plug is being studied. However, there is a problem that it is difficult to form tungsten on the barrier metal layer. There is also a problem that it is difficult to form the barrier metal layer only inside the opening.
【０００８】それ故、バリアメタル層を開口部内のみに
簡単に形成する方法、及びメタルプラグを形成すべき配
線材料を結晶成長させるための成長核を開口部内のバリ
アメタル層上にのみ簡単に形成する方法が求められてい
る。Therefore, a method for easily forming the barrier metal layer only in the opening, and a growth nucleus for crystal growing the wiring material for forming the metal plug are easily formed only on the barrier metal layer in the opening. There is a need for a way to do it.
【０００９】従って、本発明の目的は、バリアメタル層
を開口部内のみに簡単に形成することができ、しかもメ
タルプラグを形成すべき配線材料を結晶成長させるため
の成長核を開口部内のバリアメタル層上にのみ簡単に形
成することができるメタルプラグの形成方法を提供する
ことにある。Therefore, an object of the present invention is to easily form a barrier metal layer only in the opening and to form a growth nucleus for crystal growth of the wiring material for forming the metal plug in the barrier metal in the opening. It is to provide a method of forming a metal plug that can be easily formed only on a layer.
【００１０】[0010]
【課題を解決するための手段】上記の目的を達成するた
めの本発明のメタルプラグの形成方法は、半導体基板上
に形成された層間絶縁層に開口部を設けた後、バリアメ
タル層を形成し、次いで選択ＣＶＤ法で開口部内にメタ
ルプラグを形成する方法である。そして、（イ）層間絶
縁層の上表面及び開口部内にバリアメタル層を形成した
後、メタルプラグを形成すべき配線材料を結晶成長させ
るための成長核を該バリアメタル層上に形成する工程
と、（ロ）層間絶縁層の上表面に形成された成長核及び
バリアメタル層をポリッシュ法によって除去する工程
と、（ハ）前記成長核から、選択ＣＶＤ法によって配線
材料を結晶成長させ、開口部内にメタルプラグを形成す
る工程、から成ることを特徴とする。According to a method of forming a metal plug of the present invention for achieving the above object, a barrier metal layer is formed after forming an opening in an interlayer insulating layer formed on a semiconductor substrate. Then, a metal plug is formed in the opening by the selective CVD method. And (b) a step of forming a barrier metal layer on the upper surface of the interlayer insulating layer and in the opening, and then forming a growth nucleus for crystal growth of a wiring material for forming a metal plug on the barrier metal layer. (B) a step of removing the growth nuclei and the barrier metal layer formed on the upper surface of the interlayer insulating layer by a polishing method, and (c) a wiring material is crystal-grown from the growth nuclei by a selective CVD method, And a step of forming a metal plug.
【００１１】バリアメタル層は、ＴｉＮ、Ｔｉ／Ｔｉ
Ｎ、ＴｉＳｉ2／ＴｉＮ、ＴｉＯＮ、Ｔｉ／ＴｉＯＮ、
ＴｉＳｉ2／ＴｉＯＮ、ＴｉＷから成ることが好まし
い。尚、ＴｉＮ、ＴｉＯＮあるいはＴｉＷの上にメタル
プラグが形成される。例えばシリコン基板に形成された
不純物拡散領域等と反応して良好なオーミックコンタク
トを得られるように、バリアメタル層はＴｉ、ＴｉＳｉ
2、ＭｏＳｉ2、ＷＳｉ2、その他の金属層あるいは金属
シリサイド層を有していることが好ましい。The barrier metal layer is made of TiN, Ti / Ti
N, TiSi 2 / TiN, TiON, Ti / TiON,
It is preferably composed of TiSi 2 / TiON and TiW. A metal plug is formed on TiN, TiON or TiW. For example, the barrier metal layer is made of Ti or TiSi so that a good ohmic contact can be obtained by reacting with an impurity diffusion region formed on a silicon substrate.
It is preferable to have 2 , MoSi 2 , WSi 2 and other metal layers or metal silicide layers.
【００１２】成長核は、Ｔｉ、Ｗ、Ｍｏ、Ｎｉあるいは
これらの金属のシリサイド、銅、アルミニウム、ポリシ
リコン、アモルファスシリコン等、選択ＣＶＤ法におい
て使用されるメタルプラグの原料ガスを還元して、メタ
ルプラグを構成する配線材料を結晶成長させることがで
きる物質から選択することができる。The growth nuclei are Ti, W, Mo, Ni, silicides of these metals, copper, aluminum, polysilicon, amorphous silicon, etc., which are reduced by reducing the source gas of the metal plug used in the selective CVD method. The wiring material forming the plug can be selected from substances capable of crystal growth.
【００１３】メタルプラグ、及びメタルプラグを形成す
べき配線材料は、タングステンから成る。あるいは又、
アルミニウムを使用し、選択ＣＶＤ法で形成することも
できる。The metal plug and the wiring material for forming the metal plug are made of tungsten. Alternatively,
Aluminum can also be used and it can also be formed by a selective CVD method.
【００１４】ポリッシュ法は、近年、半導体基板の鏡面
仕上げ、ＳＯＩ（Silicon On Insulator）デバイスで用
いられている技術であり、例えば、文献「Trench Insul
atorby Selective Epi and CVD Oxide Cap」 J. Electr
ochem SOC, Vol. 137, No.12, 1990年12月、に開示され
ているように、層間絶縁層の平坦化にも応用されてい
る。ポリッシュ法に用いられる研磨装置１００の概要を
図４に示す。この研磨装置１００は、研磨プレート１０
２、基板支持台１１０、スラリー供給系１１６から成
る。研磨プレート１０２は、回転する研磨プレート回転
軸１０６に支承され、その表面には研磨パッド１０４が
備えられている。基板支持台１１０は、研磨プレート１
０２の上方に配置され、基板支持台回転軸１１２に支承
されている。研磨すべき基板１０８は基板支持台１１０
に載置される。基板支持台回転軸１１２は、基板支持台
を研磨パッドの方向に押す研磨圧力調整機構１１４に取
り付けられている。研磨剤を含んだスラリー１２０は、
スラリー供給系１１６からスラリー供給口１１８を通し
て研磨パッド１０４に供給される。The polishing method is a technique used in recent years in mirror finishing of semiconductor substrates and in SOI (Silicon On Insulator) devices. For example, the document “Trench Insul” is used.
atorby Selective Epi and CVD Oxide Cap '' J. Electr
Ochem SOC, Vol. 137, No. 12, December 1990, it is also applied to planarization of an interlayer insulating layer. FIG. 4 shows an outline of the polishing apparatus 100 used in the polishing method. The polishing apparatus 100 includes a polishing plate 10
2. A substrate support 110 and a slurry supply system 116. The polishing plate 102 is supported by a rotating polishing plate rotating shaft 106, and a polishing pad 104 is provided on the surface thereof. The substrate support 110 is the polishing plate 1
02, and is supported by the substrate support base rotation shaft 112. The substrate 108 to be polished is the substrate support 110.
Placed on. The substrate support base rotation shaft 112 is attached to a polishing pressure adjusting mechanism 114 that pushes the substrate support base toward the polishing pad. The slurry 120 containing the abrasive is
The slurry is supplied from the slurry supply system 116 to the polishing pad 104 through the slurry supply port 118.
【００１５】ポリッシュ法はこのような研磨装置１００
を用いる。そして、研磨剤を含んだスラリー１２０を研
磨パッド１０４に供給しながら、研磨プレート１０２を
回転させる。同時に基板支持台１１０に載置された基板
１０８を回転させながら、研磨圧力調整機構１１４によ
って、研磨パッド１０４に対する基板１０８の研磨圧力
を調整する。こうして、基板１０８の表面を研磨するこ
とができる。The polishing method uses such a polishing apparatus 100.
To use. Then, the polishing plate 102 is rotated while the slurry 120 containing the polishing agent is supplied to the polishing pad 104. At the same time, while rotating the substrate 108 placed on the substrate support 110, the polishing pressure adjusting mechanism 114 adjusts the polishing pressure of the substrate 108 to the polishing pad 104. In this way, the surface of the substrate 108 can be polished.
【００１６】あるいは又、実開昭６３−７５４号公報に
記載されたように、スラリーを、研磨プレート回転軸１
０６及び研磨プレート１０２の内部を経由して、研磨パ
ッド１０４に設けられたスラリー供給口１１８から供給
することもできる（図５参照）。Alternatively, as described in Japanese Utility Model Laid-Open No. 63-754, the slurry is treated with a polishing plate rotating shaft 1
It is also possible to supply the slurry from the slurry supply port 118 provided in the polishing pad 104 via 06 and the inside of the polishing plate 102 (see FIG. 5).
【００１７】本発明の方法の好ましい一実施態様におい
ては、前記成長核は、金属あるいは金属シリサイドから
成り、バリアメタル層及び成長核は、電子サイクロトロ
ン共鳴ＣＶＤ法（以下、ＥＣＲ ＣＶＤ法ともいう）で
形成される。In a preferred embodiment of the method of the present invention, the growth nucleus is made of metal or metal silicide, and the barrier metal layer and the growth nucleus are formed by electron cyclotron resonance CVD method (hereinafter, also referred to as ECR CVD method). It is formed.
【００１８】更に、本発明の方法の更に好ましい実施態
様においては、前記工程（ロ）と工程（ハ）の間におい
て、開口部の側壁に形成された成長核をプラズマエッチ
ングによって除去する。Further, in a further preferred aspect of the method of the present invention, the growth nuclei formed on the sidewall of the opening are removed by plasma etching between the steps (b) and (c).
【００１９】[0019]
【作用】本発明のメタルプラグ形成方法においては、バ
リアメタル層及び成長核を形成後、層間絶縁層の上表面
に形成された成長核及びバリアメタル層はポリッシュ法
によって除去されるが、開口部内にはバリアメタル層及
び成長核が残される。従って、選択ＣＶＤ法によって開
口部内に確実にメタルプラグを形成することができる。In the metal plug forming method of the present invention, after the barrier metal layer and the growth nuclei are formed, the growth nuclei and the barrier metal layer formed on the upper surface of the interlayer insulating layer are removed by the polishing method. A barrier metal layer and growth nuclei are left behind. Therefore, the metal plug can be reliably formed in the opening by the selective CVD method.
【００２０】本発明の好ましい実施態様においては、バ
リアメタル層及び成長核はＥＣＲＣＶＤ法で形成され
る。ＥＣＲ ＣＶＤ法で形成される薄膜は異方性堆積形
状を有する。即ち、バリアメタル層及び成長核は、層間
絶縁層上及び開口部底部よりも開口部側壁に薄く形成さ
れる。これは、電子サイクロトロン共鳴によって活性化
された反応ガスが方向性を有していることに由来する。
異方性堆積は、圧力が低いほど、反応ガスの平均自由工
程が長くなり、より顕著に現れる。In a preferred embodiment of the present invention, the barrier metal layer and the growth nuclei are formed by the ECRCVD method. The thin film formed by the ECR CVD method has an anisotropic deposition shape. That is, the barrier metal layer and the growth nuclei are formed thinner on the sidewalls of the opening than on the interlayer insulating layer and the bottom of the opening. This is because the reaction gas activated by electron cyclotron resonance has directionality.
The lower the pressure, the longer the mean free path of the reaction gas, and the more anisotropic the anisotropic deposition appears.
【００２１】本発明の更に好ましい実施態様において
は、開口部の側壁に形成された成長核はプラズマエッチ
ングによって除去される。プラズマエッチングは等方的
に成長核をエッチングするため、側壁に形成された成長
核は開口部底部に形成された成長核よりも早くエッチン
グされる。その結果、次の工程で選択ＣＶＤ法によって
メタルプラグを形成するとき、開口部の側壁から配線材
料が結晶成長することを防ぐことができ、より微細な接
続孔を形成することができる。In a further preferred embodiment of the present invention, the growth nuclei formed on the side wall of the opening are removed by plasma etching. Since plasma etching isotropically etches the growth nuclei, the growth nuclei formed on the side wall are etched faster than the growth nuclei formed on the bottom of the opening. As a result, when the metal plug is formed by the selective CVD method in the next step, it is possible to prevent crystal growth of the wiring material from the side wall of the opening and to form a finer connection hole.
【００２２】[0022]
【実施例】以下、図面を参照して、本発明を実施例に基
づき説明する。尚、バリアメタル層はＴｉ／ＴｉＮから
成り、成長核はＴｉから成り、メタルプラグを形成すべ
き配線材料及びメタルプラグはタングステンから成る実
施例で、本発明の方法を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described based on embodiments with reference to the drawings. The method of the present invention will be described with reference to an embodiment in which the barrier metal layer is made of Ti / TiN, the growth nucleus is made of Ti, and the wiring material for forming the metal plug and the metal plug are made of tungsten.
【００２３】（実施例１） ［工程−１００］シリコン基板１０の上に、ＳｉＯ2か
ら成り厚さ８００ｎｍの層間絶縁層１４をＣＶＤ法で形
成した後、従来の方法、例えばフォトリソグラフィ法及
びリアクティブ・イオン・エッチング法によって、層間
絶縁層１４に開口部１６を形成する（図１の（Ａ）参
照）。尚、シリコン基板１０には不純物拡散領域１２が
形成されている。Example 1 [Step-100] After forming an interlayer insulating layer 14 made of SiO 2 and having a thickness of 800 nm on a silicon substrate 10 by a CVD method, a conventional method such as a photolithography method and a lithography method are used. The opening 16 is formed in the interlayer insulating layer 14 by the active ion etching method (see FIG. 1A). An impurity diffusion region 12 is formed on the silicon substrate 10.
【００２４】［工程−１１０］Ｔｉ／ＴｉＮから成るバ
リアメタル層２２をそれぞれ２０／１００ｎｍ、層間絶
縁層１４の上及び開口部１６内にＥＣＲ ＣＶＤ法にて
形成する。尚、図１の（Ｂ）中、１８はＴｉ層、２０は
ＴｉＮ層である。また、厚さは層間絶縁層の上の膜厚で
あり、以下の膜厚の記載においても同様である。尚、開
口部底部における膜厚は、ＥＣＲ ＣＶＤ法の条件、開
口部の構造（深さ、径など）によって異なるが、一般
に、層間絶縁層上の膜厚の約５０％程度である。[Step-110] Barrier metal layers 22 made of Ti / TiN are formed at 20/100 nm on the interlayer insulating layer 14 and in the openings 16 by ECR CVD. In FIG. 1B, 18 is a Ti layer and 20 is a TiN layer. Further, the thickness is the film thickness on the interlayer insulating layer, and the same applies to the description of the film thickness below. The film thickness at the bottom of the opening differs depending on the conditions of the ECR CVD method and the structure of the opening (depth, diameter, etc.), but is generally about 50% of the film thickness on the interlayer insulating layer.
【００２５】Ｔｉ層１８の形成条件は以下のとおりであ
る。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／３０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によりプラ
ズマ化される。また、ＴｉＮ層２０の形成条件は以下の
とおりである。 ＴｉＣｌ4／Ｎ2／Ｈ2／Ａｒ＝１０／１５／５０／５scc
m マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｎ2、Ｈ2及びＡｒは電子サイクロトロン共鳴により
プラズマ化される。The conditions for forming the Ti layer 18 are as follows. TiCl 4 / H 2 / Ar = 10/30/5 sccm Microwave power 3 kW Temperature 600 ° C Pressure 0.1 Pa Incidentally, H 2 and Ar are turned into plasma by electron cyclotron resonance. The conditions for forming the TiN layer 20 are as follows. TiCl 4 / N 2 / H 2 / Ar = 10/15/50 / 5scc
m Microwave power 3 kW Temperature 600 ° C Pressure 0.1 Pa Note that N 2 , H 2 and Ar are turned into plasma by electron cyclotron resonance.
【００２６】［工程−１２０］次に、バリアメタル層２
２の上にＥＣＲ ＣＶＤ法で成長核から成る層（以下、
成長核層ともいう）を５０ｎｍ形成する（図１の（Ｂ）
参照）。成長核層２４の形成条件は以下のとおりであ
る。 ＴｉＣｌ4／Ｈ2／Ａｒ＝１０／３０／５sccm マイクロ波パワー ３ｋＷ 温度 ６００°Ｃ 圧力 ０．１Ｐａ 尚、Ｈ2及びＡｒは電子サイクロトロン共鳴によりプラ
ズマ化される。[Step-120] Next, the barrier metal layer 2
A layer composed of nuclei grown by ECR CVD on 2 (hereinafter,
A growth nucleus layer) is formed to a thickness of 50 nm (see FIG.
reference). The conditions for forming the growth nucleus layer 24 are as follows. TiCl 4 / H 2 / Ar = 10/30/5 sccm Microwave power 3 kW Temperature 600 ° C Pressure 0.1 Pa Incidentally, H 2 and Ar are turned into plasma by electron cyclotron resonance.
【００２７】［工程−１３０］次に、層間絶縁層１４の
上に形成されたバリアメタル層２２及び成長核層２４を
ポリッシュ法によって除去する（図１の（Ｃ）参照）。
除去の条件は以下のとおりである。研磨装置としては、
図４に示した研磨装置を使用した。 研磨圧力＝５．０ ＰＳＩ 研磨プレート／基板支持台回転数＝１２／２６ ＲＰＭ[Step-130] Next, the barrier metal layer 22 and the growth nucleus layer 24 formed on the interlayer insulating layer 14 are removed by the polishing method (see FIG. 1C).
The conditions for removal are as follows. As a polishing device,
The polishing apparatus shown in FIG. 4 was used. Polishing pressure = 5.0 PSI Polishing plate / Substrate support rotation speed = 12/26 RPM
【００２８】［工程−１４０］この後、選択タングステ
ンＣＶＤ法により耐熱性のあるタングステンから成るメ
タルプラグ２６を形成する（図２参照）。選択タングス
テンＣＶＤ法の条件を以下のとおりとした。 ＷＦ6／ＳｉＨ4／Ｈ2＝１０／７／１０００sccm 温度 ２６０゜Ｃ 圧力 ２７Ｐａ Ｔｉから成る成長核層２４から、配線材料であるタング
ステンが結晶成長し、開口部１６の内部にメタルプラグ
２６が形成される。[Step-140] After that, the metal plug 26 made of heat-resistant tungsten is formed by the selective tungsten CVD method (see FIG. 2). The conditions of the selective tungsten CVD method are as follows. WF 6 / SiH 4 / H 2 = 10/7/1000 sccm Temperature 260 ° C Pressure 27 Pa Ti grown growth layer 24 made of Ti crystallizes tungsten as a wiring material, and metal plug 26 is formed inside opening 16. To be done.
【００２９】本実施例においては、バリアメタル層２２
及び成長核層２４を、開口部１６の内部にのみ容易に形
成することができる。層間絶縁層の上表面は何ら被覆さ
れておらず、配線材料が層間絶縁層の上表面から結晶成
長することがない。In this embodiment, the barrier metal layer 22
The growth nucleus layer 24 can be easily formed only inside the opening 16. The upper surface of the interlayer insulating layer is not covered at all, and the wiring material does not crystallize from the upper surface of the interlayer insulating layer.
【００３０】（実施例２）以下に説明する実施例２にお
いては、実施例１の［工程−１３０］と［工程−１４
０］の間に、開口部の側壁に形成された成長核をプラズ
マエッチングによって除去する工程を取り入れている。(Embodiment 2) In Embodiment 2 described below, [Step-130] and [Step-14] of Embodiment 1 will be described.
[0], a process of removing the growth nuclei formed on the side wall of the opening by plasma etching is adopted.
【００３１】［工程−２００］この工程は、実施例１の
［工程−１００］〜［工程−１３０］までと同一であ
り、その説明は省略する。[Step-200] This step is the same as [Step-100] to [Step-130] of the first embodiment, and its explanation is omitted.
【００３２】［工程−２１０］次に、以下の条件でプラ
ズマエッチングを行う。プラズマエッチング装置は、有
磁場マイクロ波エッチング装置を用いたが、プラズマエ
ッチングが行えるものであれば何でもよい。 ＢＣｌ3／Ｃｌ2＝３０／２０sccm ＲＦ波パワー １５Ｗ マイクロ波パワー １００ｗ 圧力 １００Ｐａ プラズマエッチングによって、図３に示すように、開口
部１６の側壁１６Ａに形成されたＴｉから成る成長核層
２４だけを除去すればよい。これは、プラズマエッチン
グの時間制御で容易に行うことができる。尚、成長核層
２４だけでなく、バリアメタル層２２の一部分を除去し
てもよい。これによって、次の選択ＣＶＤ工程におい
て、メタルプラグを構成する配線材料は開口部１６の底
部から結晶成長することが可能になる。[Step-210] Next, plasma etching is performed under the following conditions. The magnetic field microwave etching apparatus was used as the plasma etching apparatus, but any apparatus that can perform plasma etching may be used. BCl 3 / Cl 2 = 30/20 sccm RF power 15 W Microwave power 100 w Pressure 100 Pa As shown in FIG. 3, only the growth nucleus layer 24 made of Ti formed on the sidewall 16 A of the opening 16 is removed by plasma etching. do it. This can be easily done by controlling the time of plasma etching. Incidentally, not only the growth nucleus layer 24 but also a part of the barrier metal layer 22 may be removed. Thereby, in the next selective CVD step, the wiring material forming the metal plug can be crystal-grown from the bottom of the opening 16.
【００３３】［工程−２２０］その後、実施例１の［工
程−１４０］と同様の方法で、選択タングステンＣＶＤ
法にて耐熱性のあるメタルプラグを開口部内に形成す
る。[Step-220] Then, in the same manner as in [Step-140] of Example 1, selective tungsten CVD is performed.
A heat resistant metal plug is formed in the opening by the method.
【００３４】本実施例においては、バリアメタル層２２
を開口部１６の内部にのみ、そして成長核層２４を開口
部１６の底部に容易に形成することができる。配線材料
は、開口部の底部から結晶成長し、開口部の側壁から結
晶成長することを防ぐことができるので、実施例１より
も微細な接続孔を形成することができる。In the present embodiment, the barrier metal layer 22
Can be easily formed only inside the opening 16, and the growth nucleus layer 24 can be easily formed at the bottom of the opening 16. Since the wiring material can prevent the crystal growth from the bottom of the opening and the crystal growth from the side wall of the opening, a finer connection hole than that of the first embodiment can be formed.
【００３５】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。層間絶縁層は、ＳｉＯ2の代わりに、ＰＳＧ、
ＢＳＧ、ＢＰＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｂＳＧ、シ
リコン窒化膜、ＳＯＧ、ＳｉＯＮ等を使用することがで
きる。Although the present invention has been described based on the preferred embodiments, the present invention is not limited to these embodiments. The interlayer insulating layer is PSG instead of SiO 2 .
BSG, BPSG, AsSG, PbSG, SbSG, silicon nitride film, SOG, SiON, etc. can be used.
【００３６】実施例においては、不純物拡散領域が形成
された半導体基板上に層間絶縁層を形成したが、下層配
線層が形成された半導体基板上に層間絶縁層を形成する
ことも、本発明のメタルプラグの形成方法に包含され
る。In the embodiment, the interlayer insulating layer is formed on the semiconductor substrate on which the impurity diffusion region is formed, but it is also possible to form the interlayer insulating layer on the semiconductor substrate on which the lower wiring layer is formed. It is included in the method for forming the metal plug.
【００３７】[0037]
【発明の効果】本発明のメタルプラグ形成方法において
は、バリアメタル層、及び金属あるいは金属シリサイド
から成り選択成長の種となる成長核を開口部内にのみ簡
単に形成することができるので、選択ＣＶＤ法によって
開口部内にのみ確実にメタルプラグを形成することがで
きる。そして、６００°Ｃ以上の熱処理においてもシリ
コン基板に形成された接合を破壊することのないメタル
プラグを形成することができる。According to the method of forming a metal plug of the present invention, the selective nuclei can be easily formed only in the opening because the growth nuclei made of the barrier metal layer and the metal or the metal silicide as seeds for the selective growth can be easily formed. The metal plug can be reliably formed only in the opening by the method. Further, it is possible to form a metal plug that does not destroy the junction formed on the silicon substrate even by heat treatment at 600 ° C. or higher.
【００３８】また、所謂ブランケットタングステンＣＶ
Ｄ法よりも、微細な接続孔を形成することができる。The so-called blanket tungsten CV
A finer connection hole can be formed than in the D method.
【図１】本発明のメタルプラグ形成方法の一実施態様各
工程を説明するための、半導体素子の模式的な一部断面
図である。FIG. 1 is a schematic partial cross-sectional view of a semiconductor element for explaining each step of one embodiment of a metal plug forming method of the present invention.
【図２】図１に引き続く工程を説明するための、半導体
素子の模式的な一部断面図である。FIG. 2 is a schematic partial cross-sectional view of a semiconductor element for explaining the process following FIG.
【図３】本発明のメタルプラグ形成方法のより好ましい
実施態様各工程を説明するための、半導体素子の模式的
な一部断面図である。FIG. 3 is a schematic partial cross-sectional view of a semiconductor element for explaining each step of a more preferable embodiment of the metal plug forming method of the present invention.
【図４】ポリッシュ法に適した研磨装置の概要を示す図
である。FIG. 4 is a diagram showing an outline of a polishing apparatus suitable for the polishing method.
【図５】ポリッシュ法に適した別の研磨装置の一部分を
示す図である。FIG. 5 is a diagram showing a part of another polishing apparatus suitable for the polishing method.
１０ シリコン基板 １２ 不純物拡散領域 １４ 層間絶縁層 １６ 開口部 １８ Ｔｉ層 ２０ ＴｉＮ層 ２２ バリアメタル層 ２４ 成長核層 ２６ メタルプラグ １００ 研磨装置 １０２ 研磨プレート １０４ 研磨パッド １０６ 研磨プレート回転軸 １０８ 基板 １１０ 基板支持台 １１２ 基板支持台回転軸 １１４ 研磨圧力調整機構 １１６ スラリー供給系 １１８ スラリー供給口 １２０ スラリー 10 Silicon Substrate 12 Impurity Diffusion Region 14 Interlayer Insulating Layer 16 Opening 18 Ti Layer 20 TiN Layer 22 Barrier Metal Layer 24 Growth Nucleus Layer 26 Metal Plug 100 Polishing Device 102 Polishing Plate 104 Polishing Pad 106 Polishing Plate Rotating Axis 108 Substrate 110 Substrate Support Table 112 Substrate support table Rotation shaft 114 Polishing pressure adjusting mechanism 116 Slurry supply system 118 Slurry supply port 120 Slurry
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205 21/90 Ｃ 7735−4Ｍ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/3205 21/90 C 7735-4M
Claims (3)
口部を設けた後、バリアメタル層を形成し、次いで選択
ＣＶＤ法で開口部内にメタルプラグを形成する方法であ
って、 （イ）層間絶縁層の上表面及び開口部内にバリアメタル
層を形成した後、メタルプラグを形成すべき配線材料を
結晶成長させるための成長核を該バリアメタル層上に形
成する工程と、 （ロ）層間絶縁層の上表面に形成された成長核及びバリ
アメタル層をポリッシュ法によって除去する工程と、 （ハ）前記成長核から、選択ＣＶＤ法によって配線材料
を結晶成長させ、開口部内にメタルプラグを形成する工
程、から成ることを特徴とする、半導体装置におけるメ
タルプラグの形成方法。1. A method of forming an opening in an interlayer insulating layer formed on a semiconductor substrate, forming a barrier metal layer, and then forming a metal plug in the opening by a selective CVD method. ) A step of forming a barrier metal layer on the upper surface of the interlayer insulating layer and in the opening, and then forming a growth nucleus on the barrier metal layer for crystal growth of a wiring material for forming a metal plug, and (b) A step of removing the growth nucleus and the barrier metal layer formed on the upper surface of the interlayer insulating layer by a polishing method, and (c) a wiring material is crystal-grown from the growth nucleus by a selective CVD method to form a metal plug in the opening. A method of forming a metal plug in a semiconductor device, comprising the step of forming.
ドから成り、バリアメタル層及び成長核は、電子サイク
ロトロン共鳴ＣＶＤ法で形成されることを特徴とする請
求項１に記載の半導体装置におけるメタルプラグの形成
方法。2. The metal plug in a semiconductor device according to claim 1, wherein the growth nucleus is made of metal or metal silicide, and the barrier metal layer and the growth nucleus are formed by an electron cyclotron resonance CVD method. Forming method.
部の側壁に形成された成長核をプラズマエッチングによ
って除去することを特徴とする請求項２に記載の半導体
装置におけるメタルプラグの形成方法。3. The metal in the semiconductor device according to claim 2, wherein the growth nuclei formed on the side wall of the opening are removed by plasma etching between the steps (b) and (c). How to form the plug.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08745992A JP3211352B2 (en) | 1992-03-12 | 1992-03-12 | Method of forming metal plug in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08745992A JP3211352B2 (en) | 1992-03-12 | 1992-03-12 | Method of forming metal plug in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259110A true JPH05259110A (en) | 1993-10-08 |
| JP3211352B2 JP3211352B2 (en) | 2001-09-25 |
Family
ID=13915464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08745992A Expired - Fee Related JP3211352B2 (en) | 1992-03-12 | 1992-03-12 | Method of forming metal plug in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211352B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409861A (en) * | 1993-09-15 | 1995-04-25 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
| JPH07130683A (en) * | 1993-11-01 | 1995-05-19 | Nec Corp | Semiconductor device |
| JPH07273037A (en) * | 1994-03-29 | 1995-10-20 | Kawasaki Steel Corp | Processing equipment for semiconductor substrate |
| JPH10308360A (en) * | 1997-05-08 | 1998-11-17 | Nec Corp | Manufacture of semiconductor device |
| USRE36475E (en) * | 1993-09-15 | 1999-12-28 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
| KR100272270B1 (en) * | 1997-06-30 | 2000-12-01 | 김영환 | Method for forming metal interconnection layer in semiconductor device |
| US6225213B1 (en) | 1997-01-23 | 2001-05-01 | Nec Corporation | Manufacturing method for contact hole |
| US6452276B1 (en) | 1998-04-30 | 2002-09-17 | International Business Machines Corporation | Ultra thin, single phase, diffusion barrier for metal conductors |
| US6794675B1 (en) | 1999-03-23 | 2004-09-21 | Sanyo Electric Co., Ltd. | Organic electroluminescence display with improved contact characteristics |
| US9018764B2 (en) | 2012-09-10 | 2015-04-28 | Kabushiki Kaisha Toshiba | Semiconductor device having barrier metal layer |
-
1992
- 1992-03-12 JP JP08745992A patent/JP3211352B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409861A (en) * | 1993-09-15 | 1995-04-25 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
| USRE36475E (en) * | 1993-09-15 | 1999-12-28 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
| USRE38383E1 (en) | 1993-09-15 | 2004-01-13 | Hyundai Electronics Industries Co. Ltd. | Method for forming a via plug in a semiconductor device |
| JPH07130683A (en) * | 1993-11-01 | 1995-05-19 | Nec Corp | Semiconductor device |
| JPH07273037A (en) * | 1994-03-29 | 1995-10-20 | Kawasaki Steel Corp | Processing equipment for semiconductor substrate |
| US6225213B1 (en) | 1997-01-23 | 2001-05-01 | Nec Corporation | Manufacturing method for contact hole |
| JPH10308360A (en) * | 1997-05-08 | 1998-11-17 | Nec Corp | Manufacture of semiconductor device |
| US6204170B1 (en) | 1997-05-08 | 2001-03-20 | Nec Corporation | Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed |
| KR100272270B1 (en) * | 1997-06-30 | 2000-12-01 | 김영환 | Method for forming metal interconnection layer in semiconductor device |
| US6452276B1 (en) | 1998-04-30 | 2002-09-17 | International Business Machines Corporation | Ultra thin, single phase, diffusion barrier for metal conductors |
| US6794675B1 (en) | 1999-03-23 | 2004-09-21 | Sanyo Electric Co., Ltd. | Organic electroluminescence display with improved contact characteristics |
| US9018764B2 (en) | 2012-09-10 | 2015-04-28 | Kabushiki Kaisha Toshiba | Semiconductor device having barrier metal layer |
| US9412683B2 (en) | 2012-09-10 | 2016-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device having barrier metal layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3211352B2 (en) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578523A (en) | Method for forming inlaid interconnects in a semiconductor device | |
| USRE45232E1 (en) | Method of forming a contact plug for a semiconductor device | |
| JP3216104B2 (en) | Metal plug forming method and wiring forming method | |
| US6140175A (en) | Self-aligned deep trench DRAM array device | |
| JP3211352B2 (en) | Method of forming metal plug in semiconductor device | |
| JP2663905B2 (en) | Method for manufacturing semiconductor device | |
| JP3398735B2 (en) | Method for manufacturing semiconductor device | |
| EP0567748B1 (en) | Fabrication of rough silicon surfaces | |
| JPH10116905A (en) | Manufacture of semiconductor device | |
| JP3163719B2 (en) | Method for manufacturing semiconductor device having polishing step | |
| JPH0864695A (en) | Contact program type rom and its production | |
| JPH0758216A (en) | Manufacture of semiconductor device | |
| TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
| JPH04307934A (en) | Forming method of tungsten plug | |
| JP3225706B2 (en) | Method of forming barrier metal layer in semiconductor device | |
| JP3221159B2 (en) | Wiring structure and wiring forming method in semiconductor device, and MOS transistor | |
| US6297167B1 (en) | In-situ etch of multiple layers during formation of local interconnects | |
| JPH05347269A (en) | Manufacture of semiconductor device | |
| JP3608515B2 (en) | Wiring structure and MOS transistor in semiconductor device | |
| JPH05259109A (en) | Formation method of metal wiring layer | |
| JP3227786B2 (en) | Element isolation region forming method | |
| JPH05299373A (en) | Formation of buried plug | |
| JP2702007B2 (en) | Method for manufacturing semiconductor device | |
| JPH08203901A (en) | Wiring layer forming method of semiconductor device | |
| JP3008858B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |