JPH05259014A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH05259014A
JPH05259014A JP5317692A JP5317692A JPH05259014A JP H05259014 A JPH05259014 A JP H05259014A JP 5317692 A JP5317692 A JP 5317692A JP 5317692 A JP5317692 A JP 5317692A JP H05259014 A JPH05259014 A JP H05259014A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
semiconductor
insulating support
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5317692A
Other languages
English (en)
Inventor
Hiroshi Daiku
博 大工
Shuji Watanabe
修治 渡辺
Isao Tofuku
勲 東福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5317692A priority Critical patent/JPH05259014A/ja
Publication of JPH05259014A publication Critical patent/JPH05259014A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の製造方法に関し、半導体素子を
形成したSiウエハと、サファイアのような絶縁性支持基
板とを接着剤で接着する際、前記ウエハと基板間で気泡
が発生しないように接着する方法の提供を目的とする。 【構成】 半導体素子を形成した半導体ウエハ1を、絶
縁性支持基板2に接着剤を用いて接着してマウントする
工程を有する半導体装置の製造方法に於いて、前記半導
体素子を形成した半導体ウエハ1、或いは絶縁性支持基
板2の一方、或いは両方に所定のパターンのスリット状
の開口部4、或いは孔を設け、前記半導体ウエハ1を前
記絶縁性支持基板2に接着した後、該支持基板2を容器
内に設置し、該容器内を排気して前記スリット状の開口
部4、或いは孔を通じて接着によって絶縁性支持基板2
と半導体ウエハ1との間に発生する気泡5を除去する工
程を含むことで構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は赤外線撮像装置のような
半導体装置の製造方法に係り、特に信号処理素子を形成
するSiウエハの絶縁性基板への接着方法に関する。
【0002】赤外線検知素子を水銀・カドミウム・テル
ル(Hg1-x Cdx Te)のような化合物半導体ウエハに形成
するとともに、該検知素子で得られた検知信号を信号処
理する信号処理素子をSiウエハに形成し、両者の素子間
をインジウムの金属バンプを用いてバンプ接続したハイ
ブリッド構造を採って赤外線撮像装置を形成している。
【0003】ところが、該撮像装置の高感度化、高解像
度化を図るために、化合物半導体ウエハに形成される画
素数を増大する必要があり、それに伴って化合物半導体
ウエハやSiウエハの面積が大きくなる。
【0004】
【従来の技術】従来の半導体基板の接着方法において
は、半導体素子を形成したSiウエハと、サファイアのよ
うな絶縁性支持基板同士を低融点ワックスのような接着
剤を用いて貼り合わせた後、それを容器内に挿入し、該
容器内を排気ポンプにて排気して半導体ウエハと絶縁性
支持基板の間に発生した接着剤の気泡を脱泡していた。
【0005】ところが、素子の大規模化に伴い、半導体
ウエハの面積を大型化する必要が生じ、また半導体ウエ
ハと絶縁性支持基板の熱膨張率を、赤外線検知素子を形
成した化合物半導体基板の熱膨張率に合致させる必要が
あるので、接着剤層も薄く均一に塗布する必要が生じ
る。
【0006】
【発明が解決しようとする課題】従って、半導体ウエハ
の面積が大型化するので、半導体ウエハと絶縁性支持基
板の間に発生した接着剤の気泡が容易に脱泡出来なくな
るという問題を生じているた。このような接着剤の気泡
が、半導体ウエハと絶縁性支持基板の間に残留している
と、該半導体ウエハを容器内に挿入し、該容器内を排気
して半導体ウエハと、絶縁性支持基板間に発生している
気泡を脱泡する際に、その気泡が残留している箇所より
該半導体ウエハにクラックが入って、そのクラックが入
った部分より該半導体ウエハが破損する恐れを生じる。
【0007】本発明は、上記した問題点を解決し、上記
した気泡が容易に外部へ除去される半導体装置の製造方
法の提供を目的とする。
【0008】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体素子を形成した半導体ウエハを絶縁性
支持基板に接着剤を用いて接着してマウントする工程を
有する半導体装置の製造方法に於いて、前記半導体素子
を形成した半導体ウエハ、或いは絶縁性支持基板の一
方、或いは両方に所定のパターンのスリット状の開口
部、或いは孔を設け、前記半導体ウエハを前記絶縁性支
持基板に接着した後、該支持基板を容器内に設置し、該
容器を排気して前記スリット状の開口部、或いは孔を通
じて接着によって支持基板と半導体ウエハ間に発生する
気泡を除去する工程を含むことを特徴とする。
【0009】また請求項2に示すように、前記スリット
状の開口部、或いは孔を前記半導体ウエハのスクライブ
ラインに沿って、或いは絶縁性支持基板の前記スクライ
ブラインに対応する位置に沿って形成することを特徴と
するものである。
【0010】
【作用】半導体素子を形成したSiウエハのスクライブラ
インに沿って、或いは該Siウエハを接着する絶縁性支持
基板の前記スクライブラインに対応する位置に沿って、
スリット状の開口部、或いは孔を設けることで、この半
導体ウエハを接着剤で接着した絶縁性支持基板を排気す
る際に、気泡がこのスリット状の開口部、或いは孔を通
じて外部に容易に排気される。
【0011】
【実施例】以下、図面を用いて本発明の実施例につき詳
細に説明する。図1(a)に示すように信号処理素子を形成
し、厚さが300 μm 程度のSiウエハ1を、サファイアよ
りなる絶縁性支持基板2に低融点ワックス等を用いて接
着する。
【0012】図1(a)、および図1(b)に示すように、この
Siウエハ1には、該ウエハ1をチップに分割するための
スクライブライン3に沿ってスリット状の開口部4、或
いは図示しないが、この開口部4に代わって該Siウエハ
1を貫通する孔を形成する。このスリット状の開口部
4、或いは孔は、ダイヤモンドカッタを用いてスクライ
ブラインの一部にスリット状の開口部4を設けるか、或
いはエッチングよって上記開口部4、或いは孔を形成す
る。次いでこの絶縁性支持板2に接着されたSiウエハ1
を、容器(図示せす)内に設置し、該容器内を真空ポン
プを用いて真空に排気する。このようにすると、Siウエ
ハ1と絶縁性支持基板2との間に発生した気泡5は、前
記開口部4を通じて容易に外部に排気される。
【0013】またこの開口部4や、貫通孔は絶縁性支持
基板2の側に前記Siウエハ1のスクライブライン3に対
応する位置に沿って設けても良いし、またSiウエハ1と
絶縁性支持基板の両方に設けても良い。
【0014】このようにすると、薄層化されたSiウエハ
1と絶縁性支持基板2とは、気泡が殆ど無い状態で接着
剤にて接着されるので、その後の工程でこのSiウエハ1
と絶縁性支持基板2とを接着したものを排気する際に、
従来のように気泡の有る箇所より割れたり、或いはクラ
ックが入る事故が発生しなくなり、赤外線撮像装置の製
造歩留りが向上する。
【0015】
【発明の効果】以上説明したように、本発明によれば、
Siウエハと絶縁性支持基板とを接着剤で接着する際に気
泡が発生し難くなり、大面積のSiウエハを用いた場合で
も、絶縁性支持基板に気泡が発生しない状態で接着でき
るので、その後のSiウエハと絶縁性支持基板を接着した
ものを脱泡装置の容器内に挿入して真空排気する際に、
従来のように気泡の存在する箇所より割れたり、或いは
クラックを生じるような事故が発生しなくなり、半導体
装置の製造歩留りが向上する。
【図面の簡単な説明】
【図1】 本発明の方法の説明図である。
【符号の説明】
1 Siウエハ 2 絶縁性支持基板 3 スクライブライン 4 開口部 5 気泡

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を形成した半導体ウエハ(1)
    を、絶縁性支持基板(2) に接着剤を用いて接着してマウ
    ントする工程を有する半導体装置の製造方法に於いて、 前記半導体素子を形成した半導体ウエハ(1) 、或いは絶
    縁性支持基板(2) の一方、或いは両方に所定のパターン
    のスリット状の開口部(4) 、或いは孔を設け、前記半導
    体ウエハ(1) を前記絶縁性支持基板(2) に接着した後、
    該支持基板(2)を容器内に設置し、該容器内を排気して
    前記スリット状の開口部(4) 、或いは孔を通じて接着に
    よって絶縁性支持基板(2) と半導体ウエハ(1) との間に
    発生する気泡(5) を除去する工程を含むことを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 請求項1記載のスリット状の開口部(4)
    、或いは孔を前記半導体ウエハ(1) のスクライブライ
    ン(3) に沿って、或いは絶縁性支持基板(2) の前記スク
    ライブライン(3) に対応する位置に沿って形成すること
    を特徴とする半導体装置の製造方法。
JP5317692A 1992-03-12 1992-03-12 半導体装置の製造方法 Withdrawn JPH05259014A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5317692A JPH05259014A (ja) 1992-03-12 1992-03-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5317692A JPH05259014A (ja) 1992-03-12 1992-03-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH05259014A true JPH05259014A (ja) 1993-10-08

Family

ID=12935556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5317692A Withdrawn JPH05259014A (ja) 1992-03-12 1992-03-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH05259014A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732905B2 (en) * 2002-04-16 2004-05-11 Agilent Technologies, Inc. Vented cavity, hermetic solder seal
JP2009188029A (ja) * 2008-02-04 2009-08-20 Lintec Corp 半導体ウエハ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732905B2 (en) * 2002-04-16 2004-05-11 Agilent Technologies, Inc. Vented cavity, hermetic solder seal
GB2387562B (en) * 2002-04-16 2005-06-15 Agilent Technologies Inc Method of attaching componenets and component structure
JP2009188029A (ja) * 2008-02-04 2009-08-20 Lintec Corp 半導体ウエハ及びその製造方法

Similar Documents

Publication Publication Date Title
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
US6465158B1 (en) Semiconductor wafer dividing method
US7297610B2 (en) Method of segmenting a wafer
EP1453090A3 (en) Manufacturing method of semiconductor device
US20100248425A1 (en) Chip-size-package semiconductor chip and manufacturing method
JP2003257930A (ja) 半導体装置およびその製造方法
JP4180512B2 (ja) 薄化前に接触孔が開けられるカラー画像センサの製造方法
JP4147187B2 (ja) 透過性基板上のカラー画像センサの製造方法
US6368885B1 (en) Method for manufacturing a micromechanical component
JP4636096B2 (ja) 半導体装置およびその製造方法
JPH06151946A (ja) 半導体受光素子およびその製造方法
JPH05259014A (ja) 半導体装置の製造方法
US5943563A (en) Method for producing a three-dimensional circuit arrangement
JPH0697017A (ja) 半導体装置の製造方法
KR101287308B1 (ko) 홈으로 분리된 접촉 패드들을 갖는 박형화된 이미지 센서
JP5034488B2 (ja) 半導体装置の製造方法
JP2674411B2 (ja) 半導体装置の製造方法
JPH10294246A (ja) 半導体基板の薄層化の方法
JPH07122589A (ja) 半導体装置及びその製造方法
JP2004186255A (ja) 薄膜構造体形成基板のダイシング方法
JP5087883B2 (ja) 半導体装置の製造方法
JPH11126892A (ja) 固体撮像装置およびその製造方法
JP2688609B2 (ja) 半導体装置の製造方法
JPH0574978A (ja) 半導体チツプ実装基板及びその製造方法
JPH0290636A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518