JPH05256899A - 半導体素子の特性計算手法 - Google Patents
半導体素子の特性計算手法Info
- Publication number
- JPH05256899A JPH05256899A JP4053268A JP5326892A JPH05256899A JP H05256899 A JPH05256899 A JP H05256899A JP 4053268 A JP4053268 A JP 4053268A JP 5326892 A JP5326892 A JP 5326892A JP H05256899 A JPH05256899 A JP H05256899A
- Authority
- JP
- Japan
- Prior art keywords
- characteristic
- value
- calculation
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】負性抵抗を持つ素子特性の計算を可能にする手
法を提供すること。 【構成】シミュレーションによる半導体素子の特性計算
において、素子の電極で与える境界条件のパラメータと
して電流を用いることを特徴とする計算手法や、素子の
電極で与える境界条件を、大きい電圧源と可変抵抗から
成る外部回路から構成し、抵抗値を変化させながら、素
子特性を計算する。 【効果】本発明によれば従来の方式では計算できなかっ
た負性抵抗を持つ素子特性の計算が可能となり、素子特
性向上のためのシミュレーションによる検討を円滑に進
めることができ、半導体素子の設計支援のために極めて
有効である。
法を提供すること。 【構成】シミュレーションによる半導体素子の特性計算
において、素子の電極で与える境界条件のパラメータと
して電流を用いることを特徴とする計算手法や、素子の
電極で与える境界条件を、大きい電圧源と可変抵抗から
成る外部回路から構成し、抵抗値を変化させながら、素
子特性を計算する。 【効果】本発明によれば従来の方式では計算できなかっ
た負性抵抗を持つ素子特性の計算が可能となり、素子特
性向上のためのシミュレーションによる検討を円滑に進
めることができ、半導体素子の設計支援のために極めて
有効である。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の特性計算、
特に負性抵抗を示す素子や電圧に関して多値関数的にふ
るまう素子の特性計算の手法に関する。
特に負性抵抗を示す素子や電圧に関して多値関数的にふ
るまう素子の特性計算の手法に関する。
【０００２】
【従来の技術】半導体素子の設計や新デバイスの特性を
知るための方法として、実素子を作り測定して調べる方
法以外に、数値計算によるシミュレーションの方法が利
用されつつある。シミュレーションにより素子特性を計
算する方法は、簡便で短期間で行えるという大きな利点
がある。従来用いられている素子特性計算手法は、素子
内を有限差分法や有限要素法などにより細かく分割し、
半導体の基本方程式であるポアッソン式，ホール連続の
式，電子連続の式の３つの式を分割格子点上で離散化
し、主電極間に与える電圧を変えながら、各電圧ごと
に、離散化した基本方程式を数値的に解き電極間をなが
れる電流を求めていくものである。計算においては初期
解としての試行値を先ず入力して計算し、正解からのず
れを残差としてもとめ、試行値を補正して次の計算を行
い再度残差を求める。この過程を繰返し残さが充分に小
さくなった時点での試行値を解とする。初期の試行値が
正解に近いほど解が早く得られるため、初期入力値の選
択は重要で、初期入力値は通常、前回及び前ゝ回の解か
ら時間外挿や印加電圧についての外挿などから得たもの
を使っている。
知るための方法として、実素子を作り測定して調べる方
法以外に、数値計算によるシミュレーションの方法が利
用されつつある。シミュレーションにより素子特性を計
算する方法は、簡便で短期間で行えるという大きな利点
がある。従来用いられている素子特性計算手法は、素子
内を有限差分法や有限要素法などにより細かく分割し、
半導体の基本方程式であるポアッソン式，ホール連続の
式，電子連続の式の３つの式を分割格子点上で離散化
し、主電極間に与える電圧を変えながら、各電圧ごと
に、離散化した基本方程式を数値的に解き電極間をなが
れる電流を求めていくものである。計算においては初期
解としての試行値を先ず入力して計算し、正解からのず
れを残差としてもとめ、試行値を補正して次の計算を行
い再度残差を求める。この過程を繰返し残さが充分に小
さくなった時点での試行値を解とする。初期の試行値が
正解に近いほど解が早く得られるため、初期入力値の選
択は重要で、初期入力値は通常、前回及び前ゝ回の解か
ら時間外挿や印加電圧についての外挿などから得たもの
を使っている。
【０００３】なお、半導体素子の数値計算手法に関する
公知技術の例としては、特開平1−129434号公報，特開
平2−186655 号公報がある。
公知技術の例としては、特開平1−129434号公報，特開
平2−186655 号公報がある。
【０００４】
【発明が解決しようとする課題】以上の従来の半導体素
子特性の計算方法では電極電圧を変えながら計算してい
くため、電圧について電流値が一意的に定まるＮ型の素
子特性については問題なく計算できるものの、サイリス
タのＳ型の素子特性やＩＧＢＴのラッチアップ現象のよ
うに特性に負性抵抗部分を含むものや一般的に電圧につ
いて電流が多値関数である場合、上記の電圧を変えなが
ら計算していく方法では、電圧を上げていき電流特性が
電圧について折り返す部分に近づくと、解の収束が著し
く悪くなって計算が進まなかったり、それ以降の負性抵
抗部分の特性が計算できないという問題があった。
子特性の計算方法では電極電圧を変えながら計算してい
くため、電圧について電流値が一意的に定まるＮ型の素
子特性については問題なく計算できるものの、サイリス
タのＳ型の素子特性やＩＧＢＴのラッチアップ現象のよ
うに特性に負性抵抗部分を含むものや一般的に電圧につ
いて電流が多値関数である場合、上記の電圧を変えなが
ら計算していく方法では、電圧を上げていき電流特性が
電圧について折り返す部分に近づくと、解の収束が著し
く悪くなって計算が進まなかったり、それ以降の負性抵
抗部分の特性が計算できないという問題があった。
【０００５】本発明の目的は、上記の問題点に鑑み、素
子特性が負性抵抗部分を含むものや一般的に電圧につい
て電流が多値関数であるものについて、その特性計算を
可能にする手法を提供することを目的とする。
子特性が負性抵抗部分を含むものや一般的に電圧につい
て電流が多値関数であるものについて、その特性計算を
可能にする手法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の方法では、サイ
リスタのＳ型の素子特性やＩＧＢＴのラッチアップ現象
のように負性抵抗部分を含む特性は電流を変数として考
えると電圧が１値関数であることに着目して、電極にお
ける境界条件として電流値を指定して、この電流を変え
ながら電圧値を求めていく計算方法をとる。このことに
より、上記の電圧を変えながら計算していく方法でおこ
る問題点を回避することが可能である。また、本発明の
もう１つの方法として、主電極間（コレクタ−エミッタ
間）に電圧源と負荷抵抗の直列接続からなる回路を構成
し、電極において回路側と素子側の電流及び電圧値を一
致させる方程式を作り、回路中の負荷抵抗値を変えなが
ら、電極における電流と電圧の関係を計算していく方法
によっても、回路中の電圧源を充分に大きな値としてお
くことにより、ほぼ、電流掃引するのと同様の効果が得
られ、上記問題点を解決することが可能となる。
リスタのＳ型の素子特性やＩＧＢＴのラッチアップ現象
のように負性抵抗部分を含む特性は電流を変数として考
えると電圧が１値関数であることに着目して、電極にお
ける境界条件として電流値を指定して、この電流を変え
ながら電圧値を求めていく計算方法をとる。このことに
より、上記の電圧を変えながら計算していく方法でおこ
る問題点を回避することが可能である。また、本発明の
もう１つの方法として、主電極間（コレクタ−エミッタ
間）に電圧源と負荷抵抗の直列接続からなる回路を構成
し、電極において回路側と素子側の電流及び電圧値を一
致させる方程式を作り、回路中の負荷抵抗値を変えなが
ら、電極における電流と電圧の関係を計算していく方法
によっても、回路中の電圧源を充分に大きな値としてお
くことにより、ほぼ、電流掃引するのと同様の効果が得
られ、上記問題点を解決することが可能となる。
【０００７】
【作用】本発明によれば、素子の電極で与える境界条件
のパラメータとして電流を用いるため、素子特性が負性
抵抗部分を含むものや一般的に電圧について電流が多値
関数であるものについて、その特性計算を可能にするこ
とができる。また、電圧が電流について１値関数となる
ため、パラメータを掃引して特性計算する過程で、計算
の初期値として用いる外挿値に飛躍が発生せず、計算の
収束がスムーズに進み、円滑に特性が計算できる。
のパラメータとして電流を用いるため、素子特性が負性
抵抗部分を含むものや一般的に電圧について電流が多値
関数であるものについて、その特性計算を可能にするこ
とができる。また、電圧が電流について１値関数となる
ため、パラメータを掃引して特性計算する過程で、計算
の初期値として用いる外挿値に飛躍が発生せず、計算の
収束がスムーズに進み、円滑に特性が計算できる。
【０００８】
【実施例】以下、本発明の実施例を図面により詳細に説
明する。
明する。
【０００９】図１は本発明の第一の実施例であり、半導
体素子の特性計算のための計算手順を示したものであ
る。始めに、第１のステップで境界条件である素子の電
極における電流値を設定する。これは、従来方式では電
圧値を入力しているが、後述のように、この電圧値を入
力する方式では本発明の目的は達成されない。第２のス
テップでは素子内方程式を解くのに用いる試行値を過去
の計算結果から外挿して求める。外挿の方法としては過
渡計算の場合には時間的変化を外挿できるし、定常解析
では過去の入力で与えたパラメータの変化量と素子内変
数の変化量の関係から外挿して計算する。第３のステッ
プでは求めた試行値を素子内変数に入力する。第４のス
テップでは素子内を有限差分法や有限要素法などにより
細かく格子分割し、半導体の基本方程式であるポアッソ
ン式，ホール連続の式，電子連続の式の３つの式を分割
格子点上で離散化して得られる非線形方程式を前ステッ
プで得た試行値を初期値として、ニュートン法などの数
値計算手法により、収束計算により解く。第５のステッ
プでは試行値での真値からのずれを評価し解の収束を判
定する。収束が得られない場合、試行値に補正を加え、
第３のステップに戻し補正を加えた新たな試行値を入力
する。収束が得られた場合は、第６のステップで解であ
る、電極での電圧値を出力し、素子の端子特性の１点を
得る。第７のステップではパラメータである電流につい
て、必要な範囲の電流値まで計算が進んだかどうかを判
定し、設定値まで進んだところで終了する。まだ、計算
が必要な場合は電極上の電流値を更新して、第１のステ
ップに戻る。計算が終了した時点で、素子の特性曲線が
得られる。
体素子の特性計算のための計算手順を示したものであ
る。始めに、第１のステップで境界条件である素子の電
極における電流値を設定する。これは、従来方式では電
圧値を入力しているが、後述のように、この電圧値を入
力する方式では本発明の目的は達成されない。第２のス
テップでは素子内方程式を解くのに用いる試行値を過去
の計算結果から外挿して求める。外挿の方法としては過
渡計算の場合には時間的変化を外挿できるし、定常解析
では過去の入力で与えたパラメータの変化量と素子内変
数の変化量の関係から外挿して計算する。第３のステッ
プでは求めた試行値を素子内変数に入力する。第４のス
テップでは素子内を有限差分法や有限要素法などにより
細かく格子分割し、半導体の基本方程式であるポアッソ
ン式，ホール連続の式，電子連続の式の３つの式を分割
格子点上で離散化して得られる非線形方程式を前ステッ
プで得た試行値を初期値として、ニュートン法などの数
値計算手法により、収束計算により解く。第５のステッ
プでは試行値での真値からのずれを評価し解の収束を判
定する。収束が得られない場合、試行値に補正を加え、
第３のステップに戻し補正を加えた新たな試行値を入力
する。収束が得られた場合は、第６のステップで解であ
る、電極での電圧値を出力し、素子の端子特性の１点を
得る。第７のステップではパラメータである電流につい
て、必要な範囲の電流値まで計算が進んだかどうかを判
定し、設定値まで進んだところで終了する。まだ、計算
が必要な場合は電極上の電流値を更新して、第１のステ
ップに戻る。計算が終了した時点で、素子の特性曲線が
得られる。
【００１０】続いて、上記の計算手法を適用した素子特
性計算例について、従来方法と比較して説明する。図３
は従来の方式である、電極上で電圧値を計算パラメータ
として入力する方法で、負性抵抗をもつ素子特性を計算
していく場合を示したものである。コレクタ電圧を０Ｖ
からふやして変えていき、コレクタ電流を求めて行くこ
とにより、素子特性を計算していく。この時、コレクタ
電圧がＶｍまでは黒丸で示す素子の特性点が問題なく計
算されるが、Ｖｍに近づくと解の収束が極めて悪くな
り、それ以降の計算ができない。これは、実素子の特性
が図中に実線と一点鎖線で示す特性であり、電圧を変え
ていく計算方式では電圧がＶｍのところで白丸で示す特
性点に矢印で示した様に不連続に飛躍する必要があるか
らである。計算過程における試行値の外挿では過去の計
算結果の滑らかな特性変化を仮定しているため、上記の
ような飛躍した特性点を得ることは困難である。従っ
て、また、従来の電圧を変えていく計算方式では図中の
負性抵抗部分の特性を求めることはできない。同様の理
由により、上記の方式では、一般に電圧について多値関
数的な特性を計算することができないことになる。
性計算例について、従来方法と比較して説明する。図３
は従来の方式である、電極上で電圧値を計算パラメータ
として入力する方法で、負性抵抗をもつ素子特性を計算
していく場合を示したものである。コレクタ電圧を０Ｖ
からふやして変えていき、コレクタ電流を求めて行くこ
とにより、素子特性を計算していく。この時、コレクタ
電圧がＶｍまでは黒丸で示す素子の特性点が問題なく計
算されるが、Ｖｍに近づくと解の収束が極めて悪くな
り、それ以降の計算ができない。これは、実素子の特性
が図中に実線と一点鎖線で示す特性であり、電圧を変え
ていく計算方式では電圧がＶｍのところで白丸で示す特
性点に矢印で示した様に不連続に飛躍する必要があるか
らである。計算過程における試行値の外挿では過去の計
算結果の滑らかな特性変化を仮定しているため、上記の
ような飛躍した特性点を得ることは困難である。従っ
て、また、従来の電圧を変えていく計算方式では図中の
負性抵抗部分の特性を求めることはできない。同様の理
由により、上記の方式では、一般に電圧について多値関
数的な特性を計算することができないことになる。
【００１１】一方、図４は本発明の計算手法を用いて、
図３と同じ素子特性を計算したものである。実線が素子
特性で、黒丸が計算した特性点である。パラメータとし
て電圧値でなく電流値を用いてあり、図１の計算手順に
従って特性を計算している。図から明らかなように、素
子特性は電流について電圧が１値の関数であるため、電
流を０Ａから増やしていくことにより、コレクタ電圧が
Ｖｍの特性点及びそれ以降の負性抵抗部分の特性も含め
て、解の収束性に問題を起こすことなく計算できる。こ
のように、本発明の計算手法を用いれば、従来の手法で
計算できなかった負性抵抗を持つ素子特性が計算でき
る。
図３と同じ素子特性を計算したものである。実線が素子
特性で、黒丸が計算した特性点である。パラメータとし
て電圧値でなく電流値を用いてあり、図１の計算手順に
従って特性を計算している。図から明らかなように、素
子特性は電流について電圧が１値の関数であるため、電
流を０Ａから増やしていくことにより、コレクタ電圧が
Ｖｍの特性点及びそれ以降の負性抵抗部分の特性も含め
て、解の収束性に問題を起こすことなく計算できる。こ
のように、本発明の計算手法を用いれば、従来の手法で
計算できなかった負性抵抗を持つ素子特性が計算でき
る。
【００１２】図２には本発明の第二の実施例である計算
手順について示す。始めに、第１のステップで、素子の
電極を通して接続する回路の構成要素である電圧源の値
Ｖ0とこれに直列に接続する可変抵抗の値Ｒを設定す
る。第２のステップでは素子内方程式を解くのに用いる
試行値を過去の計算結果から外挿して求める。外挿の方
法としては過渡計算の場合には時間的変化を外挿できる
し、定常解析では過去の入力で与えたパラメータの変化
量と素子内変数の変化量の関係から外挿して計算する。
第３のステップでは求めた試行値を素子内変数に入力す
る。第４のステップでは素子内を有限差分法や有限要素
法などにより細かく格子分割し、半導体の基本方程式で
あるポアッソン式，ホール連続の式，電子連続の式の３
つの式を分割格子点上で離散化して得られる非線形方程
式と電極を通して接続する電圧源とこれに直列に接続す
る可変抵抗の直列接続からなる回路の式を組み合わせ
て、ニュートン法などの数値計算手法により、収束計算
により解く。第５のステップでは試行値での真値からの
ずれを評価し解の収束を判定する。収束が得られない場
合、試行値に補正を加え、第３のステップに戻し、補正
を加えた新たな試行値を入力する。収束が得られた場合
は、第６のステップで解として得られた、端子特性上の
１点の電流値と電圧値の組を出力する。第７のステップ
ではパラメータである可変抵抗の値について、必要な範
囲の値まで計算が進んだかどうかを判定し、設定値まで
進んだところで終了する。まだ、計算が必要な場合は可
変抵抗の値Ｒを更新して、第１のステップに戻る。計算
が終了した時点で、素子の特性曲線が得られる。
手順について示す。始めに、第１のステップで、素子の
電極を通して接続する回路の構成要素である電圧源の値
Ｖ0とこれに直列に接続する可変抵抗の値Ｒを設定す
る。第２のステップでは素子内方程式を解くのに用いる
試行値を過去の計算結果から外挿して求める。外挿の方
法としては過渡計算の場合には時間的変化を外挿できる
し、定常解析では過去の入力で与えたパラメータの変化
量と素子内変数の変化量の関係から外挿して計算する。
第３のステップでは求めた試行値を素子内変数に入力す
る。第４のステップでは素子内を有限差分法や有限要素
法などにより細かく格子分割し、半導体の基本方程式で
あるポアッソン式，ホール連続の式，電子連続の式の３
つの式を分割格子点上で離散化して得られる非線形方程
式と電極を通して接続する電圧源とこれに直列に接続す
る可変抵抗の直列接続からなる回路の式を組み合わせ
て、ニュートン法などの数値計算手法により、収束計算
により解く。第５のステップでは試行値での真値からの
ずれを評価し解の収束を判定する。収束が得られない場
合、試行値に補正を加え、第３のステップに戻し、補正
を加えた新たな試行値を入力する。収束が得られた場合
は、第６のステップで解として得られた、端子特性上の
１点の電流値と電圧値の組を出力する。第７のステップ
ではパラメータである可変抵抗の値について、必要な範
囲の値まで計算が進んだかどうかを判定し、設定値まで
進んだところで終了する。まだ、計算が必要な場合は可
変抵抗の値Ｒを更新して、第１のステップに戻る。計算
が終了した時点で、素子の特性曲線が得られる。
【００１３】図５は上記の第二の実施例の計算手法を用
いて、負性抵抗を持つ素子特性について計算したもので
ある。負荷直線は回路構成に示す主電極であるエミッタ
−コレクタ間に接続した回路で決まる特性を示したもの
である。特性は図２の計算手順中にある通り、回路側と
素子側の特性を組み合わせて求めるため、回路側の特性
である負荷直線と素子特性との交点を計算で求めてい
く。特性図中にあるように回路中の電圧源Ｖ0 の値をＶ
ｍよりも充分大きくしておけば、可変抵抗を大きいもの
から小さく変化させ負荷直線の勾配を変えることによ
り、素子特性との交点である黒丸で示した特性点が全特
性領域について一意的に解の飛躍なしに計算していくこ
とができることがわかる。従って、この方法によっても
本発明の目的である負性抵抗を持つ素子の特性を計算で
きることが判る。
いて、負性抵抗を持つ素子特性について計算したもので
ある。負荷直線は回路構成に示す主電極であるエミッタ
−コレクタ間に接続した回路で決まる特性を示したもの
である。特性は図２の計算手順中にある通り、回路側と
素子側の特性を組み合わせて求めるため、回路側の特性
である負荷直線と素子特性との交点を計算で求めてい
く。特性図中にあるように回路中の電圧源Ｖ0 の値をＶ
ｍよりも充分大きくしておけば、可変抵抗を大きいもの
から小さく変化させ負荷直線の勾配を変えることによ
り、素子特性との交点である黒丸で示した特性点が全特
性領域について一意的に解の飛躍なしに計算していくこ
とができることがわかる。従って、この方法によっても
本発明の目的である負性抵抗を持つ素子の特性を計算で
きることが判る。
【００１４】このように、本発明の計算手法を用いれ
ば、従来の手法で計算できなかった負性抵抗を持つ素子
特性が計算できる。また、より一般的に電圧について多
値関数的特性を持つものについても、本方式と従来方式
を組み合わせることにより特性計算が可能である。
ば、従来の手法で計算できなかった負性抵抗を持つ素子
特性が計算できる。また、より一般的に電圧について多
値関数的特性を持つものについても、本方式と従来方式
を組み合わせることにより特性計算が可能である。
【００１５】
【発明の効果】以上、説明したように本発明によれば、
シミュレーションによる半導体素子の特性計算におい
て、素子の電極で与える境界条件のパラメータとして電
流を用いることを特徴とする計算手法や、素子の電極で
与える境界条件を、大きい電圧源と可変抵抗から成る外
部回路から構成し、抵抗値を変化させながら、素子特性
を計算することを特徴とする計算手法を用いているた
め、従来の方式では計算できなかった負性抵抗を持つ素
子特性の計算が可能となり、素子特性向上のためのシミ
ュレーションによる検討を円滑に進めることができ、半
導体素子の設計支援のために極めて有効である。
シミュレーションによる半導体素子の特性計算におい
て、素子の電極で与える境界条件のパラメータとして電
流を用いることを特徴とする計算手法や、素子の電極で
与える境界条件を、大きい電圧源と可変抵抗から成る外
部回路から構成し、抵抗値を変化させながら、素子特性
を計算することを特徴とする計算手法を用いているた
め、従来の方式では計算できなかった負性抵抗を持つ素
子特性の計算が可能となり、素子特性向上のためのシミ
ュレーションによる検討を円滑に進めることができ、半
導体素子の設計支援のために極めて有効である。
【図１】本発明の第一実施例について、計算手順を示す
図である。
図である。
【図２】本発明の第二実施例について、計算手順を示す
図である。
図である。
【図３】従来手法の説明図である。
【図４】本発明の第一実施例の説明図である。
【図５】本発明の第二実施例の説明図である。
Claims (2)
- 【請求項１】シミュレーションによる半導体素子の特性
計算において、素子の電極で与える境界条件のパラメー
タとして電流を用いることを特徴とする半導体素子の特
性計算手法。 - 【請求項２】シミュレーションによる半導体素子の特性
計算において、素子の電極で与える境界条件を、大きい
電圧源と可変抵抗から成る外部回路から構成し、抵抗値
を変化させながら、素子特性を計算することを特徴とす
る半導体素子の特性計算手法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053268A JPH05256899A (ja) | 1992-03-12 | 1992-03-12 | 半導体素子の特性計算手法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053268A JPH05256899A (ja) | 1992-03-12 | 1992-03-12 | 半導体素子の特性計算手法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05256899A true JPH05256899A (ja) | 1993-10-08 |
Family
ID=12938014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4053268A Pending JPH05256899A (ja) | 1992-03-12 | 1992-03-12 | 半導体素子の特性計算手法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05256899A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052824A2 (de) * | 2001-12-19 | 2003-06-26 | Infineon Technologies Ag | Verfahren zum bestimmen einer esd-/latch-up-festigkeit einer integrierten schaltung |
-
1992
- 1992-03-12 JP JP4053268A patent/JPH05256899A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052824A2 (de) * | 2001-12-19 | 2003-06-26 | Infineon Technologies Ag | Verfahren zum bestimmen einer esd-/latch-up-festigkeit einer integrierten schaltung |
| WO2003052824A3 (de) * | 2001-12-19 | 2003-10-30 | Infineon Technologies Ag | Verfahren zum bestimmen einer esd-/latch-up-festigkeit einer integrierten schaltung |
| US6930501B2 (en) | 2001-12-19 | 2005-08-16 | Infineon Technologies Ag | Method for determining an ESD/latch-up strength of an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3714333B2 (ja) | 二次電池の入出力可能電力推定装置 | |
| KR20200084517A (ko) | 절연저항 측정 장치 및 방법 | |
| JP2006284431A (ja) | 二次電池の充電率推定装置 | |
| Avant et al. | A unified SCR model for continuous topology CADA | |
| CN110580384A (zh) | 同时求解开关变换器多尺度状态变量的非线性建模方法 | |
| JPH05256899A (ja) | 半導体素子の特性計算手法 | |
| CN115441710B (zh) | 逆变器离网分相输出电压直流分量抑制方法及光伏系统 | |
| CN110427635B (zh) | Lcc-hvdc优化电磁暂态仿真方法 | |
| CN115840123A (zh) | 一种晶体管参数测试装置及测试方法 | |
| JPH113987A (ja) | 半導体装置の製造方法、半導体装置の特性評価装置、半導体装置の特性評価方法、及び、半導体装置の特性評価プログラムを記録した機械読み取り可能な記録媒体 | |
| JP4720364B2 (ja) | 二次電池の内部抵抗推定装置 | |
| Asparuhova et al. | IGBT behavioral PSpice model | |
| JPH08214458A (ja) | 放射状配電系統用潮流計算方法 | |
| JPH0658990A (ja) | 半導体素子特性の計算手法 | |
| RU2270996C1 (ru) | Устройство для контроля полярографического прибора | |
| Guibert et al. | Adaptive parareal for systems of ODEs | |
| JPH09191039A (ja) | 半導体シミュレーション方法および半導体シミュレーション装置 | |
| Le Bihan | Simple accurate analytical approximation for normalised diode characteristic | |
| JP2006023286A (ja) | 二次電池の入出力可能電力推定装置 | |
| EP0421684A2 (en) | Method of analyzing semiconductor device operation, method of analyzing specific physical phenomena, and apparatus for performing these methods | |
| JPH0527830B2 (ja) | ||
| JP2013513878A (ja) | 電源の特性の決定を可能にする情報を取得する方法 | |
| CN107463725A (zh) | 一种适用于模拟及射频集成电路的参数设计方法 | |
| JP5476674B2 (ja) | 半導体素子の模擬回路 | |
| JP2007003438A (ja) | 二次電池の充電率推定装置 |