JPH0525215B2 - - Google Patents

Info

Publication number
JPH0525215B2
JPH0525215B2 JP59163983A JP16398384A JPH0525215B2 JP H0525215 B2 JPH0525215 B2 JP H0525215B2 JP 59163983 A JP59163983 A JP 59163983A JP 16398384 A JP16398384 A JP 16398384A JP H0525215 B2 JPH0525215 B2 JP H0525215B2
Authority
JP
Japan
Prior art keywords
data
reception
transmission
station
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59163983A
Other languages
Japanese (ja)
Other versions
JPS6143047A (en
Inventor
Tosha Senoo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Electric Manufacturing Co Ltd
Priority to JP59163983A priority Critical patent/JPS6143047A/en
Publication of JPS6143047A publication Critical patent/JPS6143047A/en
Publication of JPH0525215B2 publication Critical patent/JPH0525215B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はデータウエイシステムにおけるデータ
伝送方式、特にデータ受信側のビジー監視方式に
関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a data transmission system in a data way system, and particularly to a busy monitoring system on the data receiving side.

従来の技術 データウエイシステムは、例えばリング状デー
タウエイシステムを第3図の示すように、各デー
タステーシヨン11〜14間が伝送路21〜24でリ
ング状に結合され、各データステーシヨンには計
算機を含む1つ又は複数の端末装置31〜3oが結
合され、端末装置間のデータ受信がデータステー
シヨン11〜14と伝送路21〜24を介して行なわ
れる。
2. Description of the Related Art A data way system is a ring- shaped data way system, for example, as shown in FIG . One or more terminal devices 3 1 to 3 o including computers are coupled to the terminal devices, and data reception between the terminal devices is performed via data stations 1 1 to 1 4 and transmission lines 2 1 to 2 4 .

データウエイシステムのデータ伝送において、
送信側はデータ送信のタイミングを自分で制御で
きるため、送信バツフアの管理は容易である。一
方、受信側は任意のタイミングで送信側からデー
タが送られてくるため、受信バツフアの管理が問
題となる。
In data transmission of data way system,
Since the sending side can control the timing of data transmission by itself, it is easy to manage the sending buffer. On the other hand, since the receiving side receives data from the transmitting side at arbitrary timing, managing the receiving buffer becomes a problem.

従来の受信バツフア管理は、以下の3つの方式
がある。
Conventional reception buffer management includes the following three methods.

(1) 複数の受信バツフアを持つて受信バツフアを
切換えてデータ取込みを行なう方式。
(1) A method of having multiple receive buffers and switching between them to acquire data.

(2) 送信側が受信バツフアの空きを確認してデー
タ送信する方式。
(2) A method in which the sending side checks the availability of the receiving buffer and sends data.

(3) 受信側が受信データ処理できるに十分な時間
間隔を持つて送信側がデータ送信をする方式。
(3) A method in which the sender sends data at sufficient time intervals to allow the receiver to process the received data.

発明が解決しようとする問題点 従来の(1)の方式では、受信バツフア容量以上の
データが連続して送られてくるとデータ受信不能
になる。また、受信バツフア数は適用されるシス
テムに応じて1局に集中するデータ量から決定さ
れるが、システム構成全てについての検討から適
切なバツフア数を決定するのが難しく、当然に余
裕度を大きくしたバツフア数になつてコストアツ
プにつながる。
Problems to be Solved by the Invention In the conventional method (1), if data exceeding the reception buffer capacity is continuously sent, data reception becomes impossible. In addition, the number of reception buffers is determined from the amount of data concentrated on one station depending on the system to which it is applied, but it is difficult to determine the appropriate number of buffers from consideration of the entire system configuration, so it is natural to increase the margin. This increases the number of buffers required, leading to increased costs.

従来(2)の方式では、受信バツフア数が1個で済
むが、伝送制御手順(プロトコル)が複雑になつ
てシステム立上りを悪くする。また、データ伝送
前に受信バツフアの状態(空、ビジー)を確認す
る伝送手順になることからデータ伝送のオーバヘ
ツドが大きくなり、伝送効率の低下を招く。
In the conventional method (2), only one reception buffer is required, but the transmission control procedure (protocol) becomes complicated, making system start-up difficult. Furthermore, since the transmission procedure involves checking the status of the receiving buffer (empty, busy) before data transmission, the overhead of data transmission becomes large, leading to a decrease in transmission efficiency.

従来の(3)の方式では、複数のデータステーシヨ
ンから1局のデータステーシヨンにデータが集中
する場合の各送信データのタイミング制御するの
が困難となり、送信インターバルを必要以上に大
きくせざるを得ない。また、送信側にインターバ
ルを確保するのは転送システムを構成する上で適
用システムに大きな制約(負担)を与える。
With the conventional method (3), when data is concentrated on one data station from multiple data stations, it is difficult to control the timing of each transmission data, and the transmission interval has to be made larger than necessary. . Further, securing an interval on the transmitting side imposes a large restriction (burden) on the applied system when configuring the transfer system.

問題点を解決するための手段と作用 本発明はデータステーシヨンに設ける通信制御
部には端末装置インターフエース部の受信バツフ
アへのデータ転送に該受信バツフアが空き状態か
ビジー状態かを示す受信バツフアステータスレジ
スタを設け、受信データの転送中には該レジスタ
を書換えを禁止しておき、受信データのエンドサ
イクルで該レジスタの状態から受信バツフアが空
き状態にあつたかビジー状態にあつたかを検出す
ることを特徴とする。
Means and Effects for Solving the Problems The present invention provides a communication control section provided in a data station with a reception buffer that indicates whether the reception buffer is in an empty state or a busy state when transferring data to the reception buffer of a terminal device interface section. Provide a status register, prohibit rewriting of the register during transfer of received data, and detect whether the receive buffer is empty or busy from the state of the register at the end cycle of the received data. It is characterized by

実施例 第1図Aは本発明の一実施例を示すデータステ
ーシヨンブロツク図であり、第3図におけるステ
ーシヨン11を代表させて示す。第1図Aにおい
て、1台のデータステーシヨン11に2台の端末
装置31,32が接続され、リング状伝送路21
よつて他局との間でデータ伝送される。データス
テーシヨン11と伝送路21間で授受する伝送デー
タのフレームフオーマツトは情報フイールドのほ
かに送信先データステーシヨンアドレス、送信先
ターミナリアドレス、コントロールフイールド、
送信先データステーシヨンアドレス、送信元ター
ミナルアドレス等の交換用情報さらにはデータチ
エツク用やフレーム同期用データが付属される。
Embodiment FIG. 1A is a data station block diagram showing an embodiment of the present invention, and the station 11 in FIG. 3 is representatively shown. In FIG. 1A, two terminal devices 3 1 and 3 2 are connected to one data station 1 1 , and data is transmitted to and from other stations via a ring-shaped transmission path 2 1 . The frame format of the transmission data exchanged between the data station 11 and the transmission line 21 includes, in addition to the information field, the destination data station address, destination terminal address, control field,
Exchange information such as destination data station address and source terminal address, as well as data for data check and frame synchronization, are attached.

データステーシヨン11は、伝送路21上の信号
とステーシヨン内の電気信号を相互変換するトラ
ンシーバ部11と、トランシーバ部11の直列入
出力信号の内部バス12上の並列信号とを相互交
換しターミナルアドレスデータによつて端末装置
の選択によりそのインターフエース部に受信デー
タを高速伝送する通信制御部13と、端末装置3
,32との情報交換及び伝送手順を実行するため
のプロトコル処理等を行なう伝送制御部14と、
データ送受信用のバツフアを持ち伝送速度によつ
て規定されるデータ転送速度と端末装置のデータ
転送速度の差を吸収する機能を持つターミナルイ
ンターフエース部151,152とを具え、通信制
御部13と伝送制御部14とインターフエース部
151,152はターミナルデータを含む内部バス
12で結合されてその間の情報交換がなされる。
The data station 11 has a transceiver section 11 that mutually converts signals on the transmission line 21 and electrical signals within the station, and a transceiver section 11 that mutually exchanges serial input/output signals of the transceiver section 11 with parallel signals on the internal bus 12. a communication control section 13 that transmits received data at high speed to an interface section of a selected terminal device based on terminal address data; and a terminal device 3;
a transmission control unit 14 that performs protocol processing, etc. for exchanging information with 1 and 3 2 and executing transmission procedures;
The communication control unit 13 includes terminal interface units 15 1 and 15 2 that have buffers for data transmission and reception and have a function of absorbing the difference between the data transfer rate specified by the transmission rate and the data transfer rate of the terminal device. , transmission control section 14, and interface sections 15 1 and 15 2 are connected by an internal bus 12 containing terminal data, and information is exchanged between them.

ここで、インターフエース部151,152には
夫々1つの受信バツフア161,162を具える。
この受信バツフア161,162の状態(空かビジ
ー)は伝送制御部14が監視し、空きの場合には
通信制御部13からの受信データが格納され、こ
のとき伝送制御部14はインターフエース部15
又は152を介して末端装置31又は32に受信完
了の通知を出す。受信バツフア161,162はデ
ータ格納でビジー状態になり、次のデータを受信
できない。この受信バツフアが空きになるのは端
末装置が受信バツフアのデータを端末装置内部メ
モリに転送し、インターフエース部151,152
を介して伝送制御部14に受信バツフアの空き状
態を通知したときである。受信バツフア161
162はビジー状態のときに端末装置31,32
方向に向き、端末装置からのアクセスを可能とす
るが通信制御部13側からの書込みが禁止され
る。逆に、空き状態のときはバス12の方向に向
き端末装置31,32側からのアクセスが禁止さ
れ、通信制御部13、伝送制御部14側からのア
クセスを可能とする。
Here, the interface units 15 1 and 15 2 each include one reception buffer 16 1 and 16 2 .
The transmission control unit 14 monitors the status of the reception buffers 16 1 and 16 2 (empty or busy), and if the reception buffers 16 1 and 16 2 are empty, the reception data from the communication control unit 13 is stored. Part 15
A notification of reception completion is sent to the end device 3 1 or 3 2 via the terminal 3 1 or 15 2 . The reception buffers 16 1 and 16 2 are busy storing data and cannot receive the next data. This receiving buffer becomes empty when the terminal device transfers the data in the receiving buffer to the internal memory of the terminal device, and the interface sections 15 1 , 15 2
This is when the empty state of the reception buffer is notified to the transmission control unit 14 via the . Receive buffer 16 1 ,
16 2 faces toward the terminal devices 3 1 and 3 2 when in a busy state, and allows access from the terminal devices, but writing from the communication control unit 13 side is prohibited. Conversely, when it is in an empty state, access from the terminal devices 3 1 and 3 2 facing the bus 12 is prohibited, but access from the communication control unit 13 and transmission control unit 14 is allowed.

端末装置31,32は受信バツフア161,162
の状態(空き、ビジー)を認識しており、その状
態を通信制御部13の受信バツフアステータスレ
ジスタ(RBSR)に格納し、各受信バツフア16
,162の状態が変るたび該レジスタ(RBSR)
の内容を更新する。通信制御部13は、自局宛の
受信データを取込むのに、伝送制御部14に対し
てバス12の使用権を要求し、伝送制御部14か
らの内部バス使用許可があると内部バス12を占
有して受信データをDMA転送によりインターフ
エース部の受信バツフアに高速転送する。
The terminal devices 3 1 , 3 2 have reception buffers 16 1 , 16 2
It recognizes the status (empty, busy) of each receive buffer 16 and stores the status in the receive buffer status register (RBSR) of the communication control unit 13.
Each time the status of 1 , 16 2 changes, the corresponding register (RBSR)
Update the contents of. The communication control unit 13 requests the transmission control unit 14 for the right to use the bus 12 in order to receive data addressed to its own station, and upon receiving permission to use the internal bus from the transmission control unit 14, is occupied and the received data is transferred at high speed to the reception buffer of the interface section by DMA transfer.

受信バツフア161,162へのデータ格納は、
相手局(送信元)からのデータ受信と端末装置3
,32からの空き通知が非同期で行なわれること
から、データ受信中にビジーから空き状態になる
ときには受信バツフアに受信データの途中から格
納される。そこで、伝送制御部14では通信制御
部13が自局宛の受信データを所望の受信バツフ
アへ転送したときに、該バツフアがビジーの状態
か空き状態にあつたかを検出する。
Data storage in the receiving buffers 16 1 and 16 2 is as follows:
Data reception from the partner station (sender) and terminal device 3
Since the notification of availability from 1 and 3 2 is carried out asynchronously, when the state changes from busy to vacant during data reception, the middle of the received data is stored in the reception buffer. Therefore, when the communication control section 13 transfers the received data addressed to its own station to a desired reception buffer, the transmission control section 14 detects whether the buffer is in a busy state or in an empty state.

この検出は第2図に示すタイムチヤートで説明
される。自局宛の受信データがあると、通信制御
部13は伝送制御部14へ内部バス使用権の要求
信号HLDRを出す。この要求に対して伝送制御
部14はバス使用権許可信号HLDAを出す。こ
のとき、内部バス12が通信制御部13に占有さ
れることから伝送制御部14は内部バスを使用す
ることができない。また、信号HLDAが出てい
る期間THAでは受信バツフアへの受信データ転
送が受信データDAM転送要求信号RDRQとメモ
リライトMWRによつて行なわれるが、この間伝
送制御部14は内部バスを使用できないため通信
制御部13の受信バツフアステータスレジスタ
RBSRの内容を書換えることはない。
This detection is explained by the time chart shown in FIG. When there is received data addressed to the own station, the communication control section 13 issues a request signal HLDR for the right to use the internal bus to the transmission control section 14. In response to this request, the transmission control unit 14 issues a bus right permission signal HLDA. At this time, since the internal bus 12 is occupied by the communication control section 13, the transmission control section 14 cannot use the internal bus. In addition, during the period THA when the signal HLDA is output, the reception data transfer to the reception buffer is performed by the reception data DAM transfer request signal RDRQ and the memory write MWR. Reception buffer status register of control unit 13
The contents of RBSR will not be rewritten.

こうした状態での受信データのDAM転送のエ
ンドサイクル(時刻t1)で通信制御部13はバス
使用権要求信号HLDRを解除する。このとき、
伝送制御部14はバス使用権許可信号HLDAの
解除に先立つて当該受信バツフアの受信バツフア
ステータスレジスタRBSRの対応したビツトをサ
ンプルし、受信完了した受信バツフアの状態を判
別する。これは受信中にDAM転送されている受
信バツフアの状態が端末装置からの空き信号によ
りビジー状態から空き状態に変化しても、通信制
御部13内のレジスタRBSRの内容が変らないた
め受信データのエンドサイクルではビジー状態で
あつたか否かを知ることができることによる。
In this state, at the end cycle (time t 1 ) of DAM transfer of received data, the communication control unit 13 releases the bus right request signal HLDR. At this time,
Prior to releasing the bus right permission signal HLDA, the transmission control unit 14 samples the corresponding bit of the reception buffer status register RBSR of the reception buffer, and determines the status of the reception buffer that has completed reception. This is because the contents of the register RBSR in the communication control unit 13 do not change even if the state of the receive buffer undergoing DAM transfer during reception changes from a busy state to an empty state due to an empty signal from the terminal device. This is because it is possible to know whether the end cycle is in a busy state or not.

伝送制御部14は信号HLDAの解除と同時に
通信制御部13からの受信完了割込みとインター
フエース部151,152からのターミナルインタ
ーフエース割込み(端末装置からの空き指令によ
り発生する)が発生するが、受信完了割込みの方
の優先度を高くしておくことで伝送制御部14は
受信完了したデータ転送先がビジー状態であつた
か空き状態であつたかをサンプルした受信バツフ
アの状態で知ることができる。
At the same time as the signal HLDA is released, the transmission control section 14 generates a reception completion interrupt from the communication control section 13 and a terminal interface interrupt from the interface sections 15 1 and 15 2 (generated by an empty command from the terminal device). By giving a higher priority to the reception completion interrupt, the transmission control unit 14 can know whether the destination of the received data is busy or free from the sampled reception buffer status. .

通信制御部13における受信バツフアの状態記
憶回路は第1図Bに示す。図中、21は受信バツ
フアステータスレジスタ(RBSR)であり、この
内容とターミナルアドレスレジスタ(TAR)2
2の内容からマルチプレクサ23が当該受信バツ
フアの状態を取出し、この状態信号は自局宛受信
イネーブル信号Enableとの論理積をアンド回路
24に得て受信バツフア状態メモリとしてのフリ
ツプフロツプ25をセツトし、このフリツプフロ
ツプ25を受信データエンドサイクル信号Endで
リセツトする。
A state storage circuit of the reception buffer in the communication control section 13 is shown in FIG. 1B. In the figure, 21 is the receive buffer status register (RBSR), and its contents and terminal address register (TAR) 2
The multiplexer 23 extracts the state of the reception buffer from the contents of 2, and this state signal is ANDed with the reception enable signal Enable addressed to the own station in the AND circuit 24, and the flip-flop 25 as the reception buffer state memory is set. The flip-flop 25 is reset by the received data end cycle signal End.

なお、受信完了時点における受信バツフアの状
態(空き又はビジー)によつて伝送制御部14の
処理内容が変るがこの処理については省略する。
Note that the processing content of the transmission control unit 14 changes depending on the state of the reception buffer (empty or busy) at the time of completion of reception, but this processing will be omitted.

発明の効果 本発明によれば、データステーシヨンに結合さ
れる端末装置に対応づけて1つの受信バツフアを
用意し、受信バツフアが空きかビジーかを示すレ
ジスタを設け、自局宛の受信データを該受信バツ
フアに転送中に該レジスタの書き換えを禁止し、
受信データのエンドサイクルで該レジスタの対応
するビツトをサンプルすることにより受信完了し
たデータの転送先受信バツフアが空きかビジーで
あつたかを検出するため、受信バツフアを1つに
しながらデータを送信側が受信バツフアの空きを
確認するプロトコルを取る必要がないし、送信イ
ンターパルを取る必要もなく、バツフア容量少な
く伝送効率を高くしながら管理を容易にする。
Effects of the Invention According to the present invention, one reception buffer is prepared in association with a terminal device coupled to a data station, a register is provided to indicate whether the reception buffer is empty or busy, and reception data addressed to the own station is Prohibits rewriting of the register during transfer to the reception buffer,
By sampling the corresponding bit of the register at the end cycle of the received data, it is possible to detect whether the receiving buffer to which the received data has been transferred is empty or busy. There is no need to use a protocol to check buffer availability, there is no need to take a transmission interval, and management is facilitated while reducing buffer capacity and increasing transmission efficiency.

【図面の簡単な説明】[Brief explanation of drawings]

第1図Aは本発明の一実施例を示すデータステ
ーシヨン構成図、第1図Bは第1図Aにおける通
信制御部13の受信バツフア状態検出回路図、第
2図は本発明における受信状態検出タイムチヤー
ト、第3図はループ状データウエイシステムの概
略構成図である。 11,12……データステーシヨン、21,22
…伝送路、31,32,3o……端末装置、11…
…トランシーバ部、12……内部バス、13……
通信制御部、14……伝送制御部、151,152
……インターフエース部、161,162……受信
バツフア、21……受信バツフアステータスレジ
スタ、22……ターミナルアドレスレジスタ、2
3……マルチプレクサ。
FIG. 1A is a data station configuration diagram showing an embodiment of the present invention, FIG. 1B is a receiving buffer state detection circuit diagram of the communication control section 13 in FIG. 1A, and FIG. 2 is a receiving state detection circuit diagram according to the present invention. The time chart, FIG. 3, is a schematic diagram of the loop data way system. 1 1 , 1 2 ... data station, 2 1 , 2 2 ...
...Transmission line, 3 1 , 3 2 , 3 o ...Terminal device, 11...
...Transceiver section, 12...Internal bus, 13...
Communication control unit, 14...Transmission control unit, 15 1 , 15 2
...Interface section, 16 1 , 16 2 ... Reception buffer, 21 ... Reception buffer status register, 22 ... Terminal address register, 2
3...Multiplexer.

Claims (1)

【特許請求の範囲】[Claims] 1 各データステーシヨン間を伝送路で結合し、
各データステーシヨンに接続する端末装置間でデ
ータ伝送するデータウエイシステムにおいて、デ
ータステーシヨンには受信データを並列データに
変換して端末装置インターフエースに持つ受信バ
ツフアに転送する通信制御部を有し、該通信制御
部は前記受信ブツフアが空き状態かビジー状態か
を示す受信バツフアステータスレジスタを設け、
受信データの転送中には該レジスタの書き換えを
禁止しておき、受信データのエンドサイクルで該
レジスタの状態から前記受信バツフアが空き状態
にあつたかビジー状態にあつたかを検出すること
を特徴とするデータ伝送のビジー監視方式。
1 Connect each data station with a transmission line,
In a data way system that transmits data between terminal devices connected to each data station, the data station has a communication control unit that converts received data into parallel data and transfers it to a reception buffer provided in the terminal device interface. The communication control unit is provided with a reception buffer status register indicating whether the reception buffer is in an empty state or a busy state,
Rewriting of the register is prohibited during transfer of received data, and whether the receive buffer is empty or busy is detected from the state of the register at the end cycle of the received data. Busy monitoring method for data transmission.
JP59163983A 1984-08-04 1984-08-04 Busy supervisory system of data transmission Granted JPS6143047A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59163983A JPS6143047A (en) 1984-08-04 1984-08-04 Busy supervisory system of data transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59163983A JPS6143047A (en) 1984-08-04 1984-08-04 Busy supervisory system of data transmission

Publications (2)

Publication Number Publication Date
JPS6143047A JPS6143047A (en) 1986-03-01
JPH0525215B2 true JPH0525215B2 (en) 1993-04-12

Family

ID=15784522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59163983A Granted JPS6143047A (en) 1984-08-04 1984-08-04 Busy supervisory system of data transmission

Country Status (1)

Country Link
JP (1) JPS6143047A (en)

Also Published As

Publication number Publication date
JPS6143047A (en) 1986-03-01

Similar Documents

Publication Publication Date Title
CA2247341C (en) Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
JP2654369B2 (en) Adapter device provided between processor channel and switching mechanism
US6026448A (en) Method and means for exchanging messages, responses and data between different computer systems that require a plurality of communication paths between them
US5067075A (en) Method of direct memory access control
JPS59114941A (en) Programmable controller
JP2859178B2 (en) Data transfer method between processors and ring buffer memory for data transfer between processors
JPH0525215B2 (en)
JPH0115100B2 (en)
JP2984594B2 (en) Multi-cluster information processing system
JPH02189049A (en) Line controller
JPS62221238A (en) Packet transfer processor
KR100289578B1 (en) Mediation Device of Packet Memory in High-capacity Communication Processing System
JP2885166B2 (en) High-speed memory controller
JPH0642233B2 (en) Data transfer control method
JP2573790B2 (en) Transfer control device
JP3146864B2 (en) Unidirectional loop transmission circuit
JPH0461388B2 (en)
JPH10271127A (en) Data exchange system
JPS61256847A (en) Packet exchange
JPH07105781B2 (en) Intelligent buffer device
JPH0314055A (en) Communication controller
JPH04188350A (en) Memory circuit and decentralized processing system
JPS61260350A (en) Parallel processing control system
JPS5926054B2 (en) Transmission/reception control circuit
JPS6261146A (en) Storage area control system