JPH07105781B2 - Intelligent buffer device - Google Patents
Intelligent buffer deviceInfo
- Publication number
- JPH07105781B2 JPH07105781B2 JP59262084A JP26208484A JPH07105781B2 JP H07105781 B2 JPH07105781 B2 JP H07105781B2 JP 59262084 A JP59262084 A JP 59262084A JP 26208484 A JP26208484 A JP 26208484A JP H07105781 B2 JPH07105781 B2 JP H07105781B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- synchronous transmission
- message
- transmission device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ伝送用の同期伝送装置をタンデム接続す
る場合に発生する同期ずれを吸収するインテリジェント
バッファ装置に係り、特にネットワークを構築する上で
制約となるタイミングを完全に分離することが可能なイ
ンテリジェントバッファ装置に関する。Description: TECHNICAL FIELD The present invention relates to an intelligent buffer device that absorbs a synchronization deviation that occurs when a synchronous transmission device for data transmission is connected in tandem, and particularly in constructing a network. The present invention relates to an intelligent buffer device capable of completely separating constraint timings.
情報処理の分野においては、データ通信の占める比重は
年々増大しており、このデータ通信システムの典型的な
構成は、中央に設置された計算機システムに対向して通
信回線を介し、地方に端末装置が設置されており、相互
にデータを送受している。In the field of information processing, the weight of data communication is increasing year by year, and the typical configuration of this data communication system is such that it faces a computer system installed in the center via a communication line and a terminal device in a rural area. Are installed and send and receive data to and from each other.
通信回線を経由してデータを伝送するには、通常モデム
や時分割多重装置等の同期伝送装置が用いられており、
この同期伝送装置から見た計算機システム及び端末装置
は、通信回線網に終端するという意味でDTE（データ端
末装置）と呼ばれている。Synchronous transmission devices such as modems and time division multiplexers are usually used to transmit data via communication lines.
The computer system and terminal equipment viewed from this synchronous transmission device are called DTE (data terminal equipment) in the sense that they are terminated in a communication network.
DTE相互間でデータの送受信を正しく行わせるために
は、送受の動作タイミングを合わせることが必要であ
る。従って同期伝送装置は送信データに同期した送信タ
イミングが必要で、一般にDTEから供給されるクロック
を使用する場合と、同期伝送装置自身が発生するクロッ
クを使用する場合の２種類がある。In order to transmit and receive data correctly between DTEs, it is necessary to match the operation timing of transmission and reception. Therefore, the synchronous transmission device needs a transmission timing in synchronization with the transmission data, and there are generally two types: a case of using a clock supplied from the DTE and a case of using a clock generated by the synchronous transmission device itself.
同期伝送装置には上記２種類のクロックのどちらでも選
択し得る装置と、自身が発生するクロックしか使用出来
ない装置とがある。従って同期伝送装置をタンデムに接
続する場合、支障の無いことが必要である。The synchronous transmission device includes a device that can select either of the two types of clocks and a device that can use only the clock generated by itself. Therefore, when connecting the synchronous transmission device in tandem, it is necessary that there is no problem.
第２図は従来のタンデム接続の一例を説明するブロック
図である。FIG. 2 is a block diagram illustrating an example of a conventional tandem connection.
同期伝送装置２と３は対向して一対の通信回線を形成
し、同期伝送装置４と５は対向して一対の通信回線を形
成する。そして同期伝送装置３と４はタンデム接続され
ている。The synchronous transmission devices 2 and 3 face each other to form a pair of communication lines, and the synchronous transmission devices 4 and 5 face each other to form a pair of communication lines. The synchronous transmission devices 3 and 4 are connected in tandem.
ここで計算機システム１と端末装置６が相互にデータの
送受を行う場合、タンデム接続された同期伝送装置３と
４の間で送信タイミング即ちクロックが独立している
と、タイミングのずれによりデータエラーが発生する。Here, when the computer system 1 and the terminal device 6 mutually transmit and receive data, if the transmission timings, that is, the clocks are independent between the tandem-connected synchronous transmission devices 3 and 4, a data error may occur due to the timing shift. Occur.
従って従来は同期伝送装置３又は４のどちらかのクロッ
クに統一するか、同期伝送装置３又は４のいずれかにデ
ータバッファを設け、タイミングのずれを吸収してい
る。Therefore, conventionally, either the clock of the synchronous transmission device 3 or 4 is unified, or the data buffer is provided in either the synchronous transmission device 3 or 4 to absorb the timing deviation.
同期伝送装置３又は４のどちらかのクロックに統一する
場合、自身の発生したクロックでしか動作しない同期伝
送装置が存在するとネットワーク構築上の制約となる。In the case of unifying the clocks of either the synchronous transmission device 3 or 4, if there is a synchronous transmission device that operates only with the clock generated by the synchronous transmission device 3, there is a restriction on network construction.
又データバッファを設ける場合、タイミングの位相ずれ
を補正することは可能であるが、周波数のずれはバッフ
ァの容量が無限に大きくなければ吸収されないため、バ
ッファの容量によって、電文長や周波数の差が制限され
るという問題がある。When a data buffer is provided, it is possible to correct the phase shift of the timing, but the frequency shift is not absorbed unless the capacity of the buffer is infinitely large. There is a problem of being limited.
上記問題点は、電文を蓄積するバッファと、該バッファ
の電文蓄積状態を監視し該電文と電文の間に伝送制御手
順上で許される意味の無いデータを挿入又は削除する手
段とを備えてなり、タンデム接続される同期伝送装置間
に介在して、該同期伝送装置相互間のデータ伝送速度の
差を吸収するようにした、本発明によるインテリジェン
トバッファ装置によって解決される。The above-mentioned problem is provided with a buffer for accumulating a message, and means for monitoring the message accumulation state of the buffer and inserting or deleting meaningless data permitted in the transmission control procedure between the message and the message. The intelligent buffer device according to the present invention is interposed between the synchronous transmission devices connected in tandem so as to absorb the difference in data transmission speed between the synchronous transmission devices.
即ちタンデム接続される同期伝送装置の間に介在し、一
方の同期伝送装置の送出するデータの速度が他方の同期
伝送装置の受信する速度より速い場合、バッファがオー
バフローしないように伝送制御手順上で許されている電
文の間に存在する意味の無いデータを削除し、一方の同
期伝送装置の送出するデータの速度が他方の同期伝送装
置の受信する速度より遅い場合、バッファがアンダーイ
ンしないように電文の間に意味の無いデータを挿入する
ことで、同期伝送装置相互のデータ伝送速度の差を吸収
するものである。That is, if the data is transmitted between the synchronous transmission devices connected in tandem and the speed of data transmitted by one of the synchronous transmission devices is higher than the speed of the reception by the other synchronous transmission device, the buffer will not overflow in the transmission control procedure. Delete the meaningless data that exists between the allowed telegrams and prevent the buffer from under-in if the speed of the data sent by one synchronous transmission device is slower than the speed of the other synchronous transmission device receiving it. By inserting meaningless data between telegrams, the difference in data transmission speed between the synchronous transmission devices is absorbed.
第１図は本発明の一実施例を示す回路のブロック図であ
る。FIG. 1 is a block diagram of a circuit showing an embodiment of the present invention.
第１図は第２図の同期伝送装置３と４の間にインテリジ
ェントバッファ装置７を挿入したもので、同期伝送装置
３は端子RDから受信データをインテリジェントバッファ
装置７のバッファ８に端子RTから送出する受信タイミン
グで書込む。In FIG. 1, an intelligent buffer device 7 is inserted between the synchronous transmission devices 3 and 4 of FIG. 2, and the synchronous transmission device 3 sends the received data from the terminal RD to the buffer 8 of the intelligent buffer device 7 from the terminal RT. Write at the reception timing.
インテリジェントバッファ装置７の制御部10はバッファ
８の電文を監視しており、バッファ８にデータが格納さ
れると、セレクタ９に該データを読出す。セレクタ９は
同期伝送装置４の端子STから送出される送信タイミング
で該データを同期伝送装置４の端子SDに送出する。The control unit 10 of the intelligent buffer device 7 monitors the message in the buffer 8, and when the data is stored in the buffer 8, the controller 9 reads the data. The selector 9 sends the data to the terminal SD of the synchronous transmission device 4 at the transmission timing sent from the terminal ST of the synchronous transmission device 4.
制御部10はバッファ８に蓄積される電文を監視し、デー
タの入力速度が出力速度より速く、バッファ８があふれ
る方向に進む場合、セレクタ９で電文と電文との間に存
在する意味の無いデータ、例えば“1"又は“0"の連続す
るビットを削除して、バッファ８からセレクタ９にデー
タを読出す速度を速くし、バッファ８のオーバフローを
防止する。The control unit 10 monitors the messages stored in the buffer 8, and when the data input speed is higher than the output speed and the buffer 8 overflows, meaningless data existing between the messages in the selector 9 is detected. For example, by deleting consecutive bits of "1" or "0", the speed of reading data from the buffer 8 to the selector 9 is increased and the overflow of the buffer 8 is prevented.
又データの入力速度が出力速度より遅く、バッファ８が
空になる方向に進む場合、セレクタ９で電文と電文の間
に伝送制御手順で許される意味の無いデータを追加し、
バッファ８がアンダーランすることを防止する。When the data input speed is slower than the output speed and the buffer 8 goes in the empty direction, the meaningless data permitted by the transmission control procedure is added between the electronic statements by the selector 9.
The buffer 8 is prevented from underrunning.
制御部11、バッファ12及びセレクタ13の動作は上記と同
一であるため、詳細説明は省略する。The operations of the control unit 11, the buffer 12, and the selector 13 are the same as those described above, and detailed description thereof will be omitted.
以上説明した如く、本発明はネットワーク構築上制約と
なるタイミングを完全に分離することが可能となると共
に、電文長や周波数の差の制限を受けることが無くなる
効果がある。As described above, the present invention can completely separate the timing that is a constraint on network construction, and has the effect of not being restricted by the difference in message length or frequency difference.
第１図は本発明の一実施例を示す回路のブロック図、 第２図は従来のタンデム接続の一例を説明するブロック
図である。 図に於いて、 １は計算機システム、２〜５は同期伝送装置、 ６は端末装置、 ７はインテリジェントバッファ装置、 8,12はバッファ、9,13はセレクタ、 10,11は制御部である。FIG. 1 is a block diagram of a circuit showing an embodiment of the present invention, and FIG. 2 is a block diagram illustrating an example of a conventional tandem connection. In the figure, 1 is a computer system, 2 to 5 are synchronous transmission devices, 6 is a terminal device, 7 is an intelligent buffer device, 8 and 12 are buffers, 9 and 13 are selectors, and 10 and 11 are control units.
Claims (1)
電文蓄積状態を監視し該電文と電文の間に伝送制御手順
上で許される意味の無いデータを挿入又は削除する手段
とを備えてなり、タンデム接続される同期伝送装置間に
介在して、該同期伝送装置相互間のデータ伝送速度の差
を吸収することを特徴とするインテリジェントバッファ
装置。1. A buffer comprising a message storage, and means for monitoring the message storage status of the buffer and inserting or deleting meaningless data permitted in the transmission control procedure between the message and the message. , An intelligent buffer device which is interposed between synchronous transmission devices connected in tandem to absorb a difference in data transmission speed between the synchronous transmission devices.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59262084A JPH07105781B2 (en) | 1984-12-12 | 1984-12-12 | Intelligent buffer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59262084A JPH07105781B2 (en) | 1984-12-12 | 1984-12-12 | Intelligent buffer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61140239A JPS61140239A (en) | 1986-06-27 |
| JPH07105781B2 true JPH07105781B2 (en) | 1995-11-13 |
Family
ID=17370802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59262084A Expired - Fee Related JPH07105781B2 (en) | 1984-12-12 | 1984-12-12 | Intelligent buffer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105781B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2056046C (en) * | 1990-11-27 | 1996-02-27 | Keisuke Okuzono | Interface circuit between a plurality of transmission line and a high bit rate data terminal equipment |
| WO1998026557A1 (en) * | 1996-12-10 | 1998-06-18 | Ntt Mobile Communications Network Inc. | Mobile communication device, mobile data communication method, and recording medium |
-
1984
- 1984-12-12 JP JP59262084A patent/JPH07105781B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61140239A (en) | 1986-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081844A (en) | Point-to-point interconnect communications utility | |
| EP0188111B1 (en) | Data stream synchronisers | |
| EP0525985B1 (en) | High speed duplex data link interface | |
| CA1197590A (en) | Method and apparatus for graceful preemption on a digital communications link | |
| US6757348B1 (en) | High-speed coordinated multi-channel elastic buffer | |
| WO2002065686A1 (en) | Method and apparatus for deskewing multiple incoming signals | |
| US4746918A (en) | Split bus system interface | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JP3584965B2 (en) | Optical line protection method | |
| JPH07105781B2 (en) | Intelligent buffer device | |
| JPS6123449A (en) | Transmission system | |
| EP0285335B1 (en) | Data communication system and method | |
| KR940007555B1 (en) | Td/bus interface method of network synchronous apparatus | |
| JPS63169150A (en) | Data transmission circuit | |
| JPH0234501B2 (en) | ||
| JPS6237583B2 (en) | ||
| JP3170827B2 (en) | Polling data collection system | |
| JPH0795738B2 (en) | Method for transmitting information over a bidirectional link, and apparatus for implementing the method | |
| EP0630496A1 (en) | Accelerated token ring network | |
| JP2736820B2 (en) | Data communication device interface circuit | |
| JPS62122439A (en) | Start-stop synchronization system transmission system | |
| KR100208280B1 (en) | Data transmission apparatus having a fifo controller | |
| JPH01195736A (en) | Communication system | |
| KR19990056209A (en) | Communication system of status information and control signal between multiple units | |
| JPH01269336A (en) | Start-stop synchronization system data transmission system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |