JPH05251464A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 薄膜トランジスタの製造方法に関し、ドレイ
ン電極とゲート電極との間の重なり量、及びソース電極
とゲート電極との間の重なり量の変動を防止することが
できるようにすることを目的とする。 【構成】 基板１０上に設けられるゲート電極２と、絶
縁層を介してゲート電極の上に設けられる半導体層と、
半導体層の上に設けられるソース電極４及びドレイン電
極３とからなる薄膜トランジスタの製造方法であって、
第１のレジスト膜を利用してエッチングによりゲート電
極をパターニング形成し、絶縁層を形成し、半導体層を
形成し、第１のレジスト膜の膜厚とは異なる膜厚の第２
のレジスト膜を利用してエッチングによりソース電極及
びドレイン電極をパターニング形成する構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶ディスプレイ等に用
いられる薄膜トランジスタ（ＴＦＴ）の製造方法に関す
る。

【０００２】

【従来の技術】最近、アクティブマトリクス駆動の液晶
ディスプレイの開発がさかんである。液晶ディスプレイ
は一対のガラス基板の間に液晶を封入してなるものであ
るが、アクティブマトリクス駆動では、一方のガラス基
板に画素電極及び薄膜トランジスタ（ＴＦＴ）をマトリ
クス状に組み込むようになっている。他方のガラス基板
にはＩＴＯの共通電極を設けている。

【０００３】薄膜トランジスタは、ガラス基板上に設け
られるゲート電極と、絶縁層を介してゲート電極の上に
設けられる半導体層と、半導体層の上に設けられるソー
ス電極及びドレイン電極とからなる。ゲート電極やソー
ス電極及びドレイン電極は、それらの電極用導体膜を形
成した後、レジストを利用したエッチングによりパター
ニング形成される。このようにして、図１０に示される
ような薄膜トランジスタ１が形成される。薄膜トランジ
スタ１は、ゲート電極２と、ドレイン電極３と、ソース
電極４とを有する。ドレイン電極３とソース電極４はゲ
ート電極２の上層の位置に同時に形成され、それぞれに
ゲート電極２とは少しずつ重なるように形成されてい
る。

【０００４】

【発明が解決しようとする課題】図１０の薄膜トランジ
スタ１が正常なものとした場合、図１１や図１２に示さ
れるような好ましくない薄膜トランジスタ１が製造され
ることがあった。図１１においては、ドレイン電極３の
端縁部とソース電極４の端縁部との間の間隔が広くな
り、その結果、ドレイン電極３とゲート電極２との間の
重なり量、及びソース電極４とゲート電極２との間の重
なり量が、図１０のものと比べて小さくなっている。こ
の場合、パターニング時の位置合わせマージンの低下が
生じる。また、図１２においては、ドレイン電極３の端
縁部とソース電極４の端縁部との間の間隔が狭くなり、
その結果、ドレイン電極３とゲート電極２との間の重な
り量、及びソース電極４とゲート電極２との間の重なり
量が、図１０のものと比べて大きくなっている。

【０００５】このように、ドレイン電極３とゲート電極
２との間の重なり量、及びソース電極４とゲート電極２
との間の重なり量が、大きくなったり、小さくなったり
して変動すると、薄膜トランジスタ１の寄生容量の差が
生じて薄膜トランジスタ１の性能が一定でなくなる。液
晶ディスプレイの大画面化や高精細化がすすむにつれ
て、画素数が多くなり、それに応じて多数の小さな薄膜
トランジスタを設けることが必要になっている。液晶デ
ィスプレイの表示品質を向上させるためには、個々の薄
膜トランジスタを均一性よく形成することが必要であ
る。

【０００６】本発明の目的は、ドレイン電極とゲート電
極との間の重なり量、及びソース電極とゲート電極との
間の重なり量の変動が、電極パターニング時のレジスト
膜の膜厚の変動により生じることに着目し、電極間の重
なり量の変動を防止することのできる薄膜トランジスタ
の製造方法を提供することである。

【０００７】

【課題を解決するための手段】本発明による薄膜トラン
ジスタの製造方法は、基板１０上に設けられるゲート電
極２と、絶縁層５を介してゲート電極の上に設けられる
半導体層６と、半導体層の上に設けられるソース電極４
及びドレイン電極３とからなる薄膜トランジスタの製造
方法であって、第１のレジスト膜を利用してエッチング
によりゲート電極をパターニング形成し、絶縁層を形成
し、半導体層を形成し、第１のレジスト膜の膜厚とは異
なる膜厚の第２のレジスト膜を利用してエッチングによ
りソース電極及びドレイン電極をパターニング形成する
ことを特徴とする。

【０００８】

【作用】上記薄膜トランジスタの製造方法においては、
ゲート電極を形成する第１のレジスト膜の膜厚と、ソー
ス電極及びドレイン電極を形成する第２のレジスト膜の
膜厚とは、相互に異なるようになっている。レジスト膜
の露光時に、レジスト膜の形成されるべきパターン穴部
の大きさはレジスト膜の膜厚により変動する。レジスト
膜の形成されるべきパターン穴部の大きさは、その後で
形成されるゲート電極の幅や、及びソース電極とドレイ
ン電極との間の間隔を規定する。本発明では、ゲート電
極の幅が大きく（小さく）なるような場合には、ソース
電極とドレイン電極との間の間隔が大きく（小さく）な
るように、第１及び第２のレジスト膜の膜厚を異ならせ
る。よって、ドレイン電極とゲート電極との間の重なり
量、及びソース電極とゲート電極との間の重なり量の変
動を防止することができる。

【０００９】

【実施例】図１は、本発明による薄膜トランジスタ１及
び画素電極７を、ゲートバスライン８及びドレインバス
ライン９とともにマトリクス状に組み込んだガラス基板
１０を示す図である。このようなガラス基板１０は、液
晶ディスプレイ（図示せず）の液晶を封入する基板とし
て使用されることができる。図４及び図５は、薄膜トラ
ンジスタ１及び画素電極７の部分を拡大して示す図であ
る。薄膜トランジスタ１は、ガラス基板１０上に設けら
れるゲート電極２と、絶縁層５を介してゲート電極２の
上に設けられる半導体層６と、半導体層６の上に設けら
れるソース電極４及びドレイン電極３とからなる。ソー
ス電極４は画素電極７に接続される。また、図１のゲー
トバスライン８及びドレインバスライン９は、それぞれ
ゲート電極２及びドレイン電極３に接続される。ドレイ
ン電極３とソース電極４はゲート電極２の上層の位置に
同時に形成され、それぞれにゲート電極２とは少しずつ
重なるように形成されている。

【００１０】ゲート電極２、ドレイン電極３及びソース
電極４は、それぞれの電極用導体膜を形成した後、膜厚
の異なるレジスト膜を利用してエッチングによりパター
ニング形成したものである。図３はこれらの電極の形成
過程を示した図である。最初に、ブロック１１でゲート
電極２用導体膜を形成し、ブロック１２でゲート電極２
用（第１の）レジスト膜を膜厚ｘで形成し、ブロック１
３でエッチングによりゲート電極２を形成する。なお、
ブロック１２はレジストの塗布、露光、現像を含む。そ
れから、絶縁層５及び半導体層６を形成した後で、ブロ
ック１４でドレイン電極３及びソース電極４用導体膜を
形成し、ブロック１５でドレイン電極３及びソース電極
４用（第２の）レジスト膜を膜厚ｙ（ｘとｙは異なる）
で形成し、ブロック１６でエッチングによりドレイン電
極３及びソース電極４を形成する。なお、ブロック１４
はレジストの塗布、露光、現像を含む。

【００１１】図１を参照すると、ガラス基板１０の上に
破線で丸い円２０が示されている。この丸い円２０はガ
ラス基板１０の上にスピンコートでレジスト膜を形成す
るときにレジスト膜の膜厚が薄くなる部位を示す。図２
はレジスト膜のスピンコート装置を示す図である。ガラ
ス基板１０は回転式の真空チャック２２に保持され、ガ
ラス基板１０の上にレジストの液２４が滴下され、真空
チャック２２を矢印のように回転させることによりレジ
ストの液２４を遠心力で一様な厚さにする。ガラス基板
１０の下にはノズル２６からバックリンス液を吹きつ
け、基板裏面側へレジストが回り込むのを防止し且つ基
板裏面側を洗浄するようになっている。ところが、バッ
クリンス液が吹きつけられた位置は、バックリンス液が
気化するために温度が低下し、対応する位置でレジスト
の粘度が低くなって図１の丸い円２０で示すようなレジ
スト膜の膜厚の薄い部位が生じる。

【００１２】図８はガラス基板１０上のレジスト膜の膜
厚を半径方向の位置で測定した例を示し、図１の丸い円
２０に相当する位置２０でレジスト膜の膜厚が薄くな
る。図９は所定のパターンを有するマスク（図示せず）
を使用してレジスト膜に露光を行う場合のレジスト膜の
膜厚と必要な露光エネルギーとの関係を示す図である。
レジスト膜の下にはすでに電極用導体膜が形成されてお
り、そこで露光を行うと、露光光がレジスト膜を通って
電極用導体膜に反射し、定在波が生じる。レジスト膜の
膜厚に従った定在波の影響により、露光感度が変化す
る。もし露光エネルギーが一定ならばレジスト膜の膜厚
が変わる（露光感度が変わる）と、レジスト膜の形成さ
れるべきパターン穴部の大きさが変わる。すなわち、露
光感度が低いと、パターン穴部の大きさは小さくなり、
パターンの線幅は大きくなる。図９では、Ａ点（膜厚
１．５３μm ）が露光感度の高いピーク点であり、Ｂ点
（膜厚１．６３μm ）が露光感度の低いピーク点となっ
ている。

【００１３】本発明では、ゲート電極２用（第１の）レ
ジスト膜の膜厚ｘを１．５３μm と１．６３μm のいず
れか一方に選択し、ドレイン電極３及びソース電極４用
（第２の）レジスト膜を膜厚ｙを１．５３μm と１．６
３μm の他方に選択している。図６は、ゲート電極２用
（第１の）レジスト膜の膜厚ｘを１．５３μm （Ａ点）
とし、ドレイン電極３及びソース電極４用（第２の）レ
ジスト膜を膜厚ｙを１．６３μm （Ｂ）点とし、レジス
ト膜の露光及び現像、それから電極用導体膜のエッチン
グを行った場合の、薄膜トランジスタ１を示している。
最終的に形成されるゲート電極２は、線幅の変動が生じ
るとすれば、矢印Ｐで示されるように線幅が小さくなる
方向に変動する。一方、最終的に形成されるソース電極
４及びドレイン電極３は、線幅の変動が生じるとすれ
ば、矢印Ｑで示されるように線幅が大きくなる方向に変
動する。このように、ドレイン電極３とゲート電極２と
の間の重なり量、及びソース電極４とゲート電極２との
間の重なり量の変動が防止される。

【００１４】図７は、ゲート電極２用（第１の）レジス
ト膜の膜厚ｘを１．６３μm （Ｂ）点とし、ドレイン電
極３及びソース電極４用（第２の）レジスト膜を膜厚ｙ
を１．５３μm （Ａ点）とした場合の、薄膜トランジス
タ１を示している。この場合には、ゲート電極２は矢印
Ｒで示されるように線幅が大きくなる方向に変動し、ソ
ース電極４及びドレイン電極３は矢印Ｓで示されるよう
に線幅が小さくなる方向に変動する。このように、ドレ
イン電極３とゲート電極２との間の重なり量、及びソー
ス電極４とゲート電極２との間の重なり量の変動が防止
される。

【００１５】

【発明の効果】以上説明したように、本発明によれば、
レジスト膜の膜厚が局部的に変化しても、ドレイン電極
とゲート電極との間の重なり量、及びソース電極とゲー
ト電極との間の重なり量の変動がないため、パターニン
グ時の位置合わせマージンの低下がなく、表示のむらも
ないため、表示品質の高い表示装置を得るのに適してい
る。

【図面の簡単な説明】

【図１】本発明の実施例を示す図である。

【図２】スピンコート装置を示す図である。

【図３】電極膜の形成過程を示す図である。

【図４】図１の部分拡大図である。

【図５】図４の断面図である。

【図６】本発明の作用を説明する図である。

【図７】本発明の別の例の作用を説明する図である。

【図８】レジスト膜厚の例を示す図である。

【図９】露光感度を説明する図である。

【図１０】従来技術を示す図である。

【図１１】他の従来技術を示す図である。

【図１２】他の従来技術を示す図である。

【符号の説明】

１…薄膜トランジスタ ２…ゲート電極 ３…ドレイン電極 ４…ソース電極 ５…絶縁層 ６…半導体層

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板（１０）上に設けられるゲート電極
   （２）と、絶縁層（５）を介してゲート電極の上に設け
   られる半導体層（６）と、半導体層の上に設けられるソ
   ース電極（４）及びドレイン電極（３）とからなる薄膜
   トランジスタの製造方法であって、 第１のレジスト膜を利用してエッチングによりゲート電
   極をパターニング形成し、絶縁層を形成し、半導体層を
   形成し、第１のレジスト膜の膜厚とは異なる膜厚の第２
   のレジスト膜を利用してエッチングによりソース電極及
   びドレイン電極をパターニング形成することを特徴とす
   る薄膜トランジスタの製造方法。
2. 【請求項２】 ゲート電極用の第１のレジスト膜の膜厚
   と、ソース電極及びドレイン電極用の第２のレジスト膜
   の膜厚とが、露光光の反射による定在波の影響による露
   光感度の低いピーク点と露光感度の高いピーク点に対応
   して定められる請求項１に記載の薄膜トランジスタの製
   造方法。