JPH05251384A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH05251384A
JPH05251384A JP15822992A JP15822992A JPH05251384A JP H05251384 A JPH05251384 A JP H05251384A JP 15822992 A JP15822992 A JP 15822992A JP 15822992 A JP15822992 A JP 15822992A JP H05251384 A JPH05251384 A JP H05251384A
Authority
JP
Japan
Prior art keywords
film
contact hole
silicide
reaction
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15822992A
Other languages
Japanese (ja)
Inventor
Yukihiro Ushiku
幸広 牛久
Tadashi Iijima
匡 飯島
Akira Nishiyama
彰 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPH05251384A publication Critical patent/JPH05251384A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a semiconductor which is capable of preventing a drop in the reliability of this semiconductor device caused by disconnection in a connection hole and an increase in contact resistance. CONSTITUTION:This semiconductor device is formed on a semiconductor substrate 11 where the device comprises an insulation film 14 having a contact hole 15 on an impurity diffusion layer 13 formed on this semiconductor substrate 11, a reaction preventative film 16 formed on the sides and the bottom of the contact hole 15 and an Ni3Si film 17 which fills in the contact hole 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に接続孔に埋め込む接続層の改良に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to improvement of a connection layer embedded in a connection hole.

【0002】[0002]

【従来の技術】図8には従来の製造方法により得られた
コンタクトホールの形状断面図が示されている。これを
製造工程に従い説明すると、まず、シリコン基板91上
に素子分離のための絶縁膜92を形成する。
2. Description of the Related Art FIG. 8 shows a sectional view of the shape of a contact hole obtained by a conventional manufacturing method. This will be described according to the manufacturing process. First, the insulating film 92 for element isolation is formed on the silicon substrate 91.

【0003】次に素子形成領域に不純物拡散層93を形
成した後、全面に絶縁膜94を堆積する。次いでフォト
リソグラフィ工程とエッチング工程とによりコンタクト
ホ−ル95を形成する。
Next, after forming an impurity diffusion layer 93 in the element forming region, an insulating film 94 is deposited on the entire surface. Then, a contact hole 95 is formed by a photolithography process and an etching process.

【0004】最後に、上記工程で用いたフォトレジスト
を剥離した後、スパッタリング法を用いて全面にアルミ
ニウム膜96を堆積しコンタクトホ−ル95内をアルミ
ニウム膜96で覆う。
Finally, after removing the photoresist used in the above process, an aluminum film 96 is deposited on the entire surface by sputtering and the inside of the contact hole 95 is covered with the aluminum film 96.

【0005】しかしながら、この種の方法では、コンタ
クトホ−ル95の側部におけるアルミニウム膜96aが
非常に薄くなるので断線が起こり易くなり、微細な素子
には向かないという問題があった。更に、コンタクトホ
−ル95上部でのアルミニウム膜96のオーバ−ハング
形状も問題となる。即ち、このようなオ−バ−ハング部
は、後工程の絶縁膜の堆積時に、絶縁膜中にボイドが発
生する原因となり、信頼性上の問題をひきおこす。
However, this type of method has a problem in that the aluminum film 96a on the side of the contact hole 95 becomes very thin, which easily causes disconnection and is not suitable for fine elements. Further, the overhang shape of the aluminum film 96 on the contact hole 95 is also a problem. That is, such an overhang portion causes a void in the insulating film at the time of depositing the insulating film in a later step, and causes a reliability problem.

【0006】そこで、このような問題を解決するため
に、コンタクトホ−ルに導電性材料を埋め込むという方
法が提案された。具体的には、選択CVD法を用いてア
ルミニウムやタングステンなどの金属でコンタクトホ−
ルを充填したり、LPCVD法を用いてポリシリコンを
堆積した後、その全面をエッチバックし、コンタクトホ
−ルをポリシリコンで埋め込むという方法がある。
Therefore, in order to solve such a problem, a method of burying a conductive material in the contact hole has been proposed. Specifically, the contact hole is made of a metal such as aluminum or tungsten by using the selective CVD method.
There is a method in which the contact hole is filled with polysilicon after the entire surface of the polysilicon film is etched back after filling polysilicon or depositing polysilicon by using the LPCVD method.

【0007】しかしながら、金属を用いた場合には、半
導体基板と金属との界面の制御が難しくなり、半導体基
板と金属との反応により信頼性が低下するという問題が
あった。しかも、金属は加工が困難なので良好な埋め込
み形状を得るのが困難であるという問題もあった。ま
た、選択CVD法では、深さの違うコンタクトホ−ルを
同時に埋め込むのが難しいという問題があった。また、
ポリシリコンを用いた場合には、良好な埋め込み形状は
得られるが、電気抵抗が高くなるという問題があった。
However, when a metal is used, it is difficult to control the interface between the semiconductor substrate and the metal, and the reaction between the semiconductor substrate and the metal lowers the reliability. Moreover, there is also a problem that it is difficult to obtain a good embedded shape because metal is difficult to process. Further, the selective CVD method has a problem that it is difficult to simultaneously embed contact holes having different depths. Also,
When polysilicon is used, a good embedded shape can be obtained, but there is a problem that the electric resistance becomes high.

【0008】[0008]

【発明が解決しようとする課題】上述の如く従来の技術
では、素子の微細化に伴ない発生し易くなるコンタクト
ホ−ルでの断線を防止するために、コンタクトホ−ルを
導電材料で埋め込んでいたが、良好な形状と低抵抗とを
同時に満たすことができなかった。
As described above, in the prior art, in order to prevent disconnection in the contact hole, which tends to occur with the miniaturization of the element, the contact hole is embedded with a conductive material. However, good shape and low resistance could not be satisfied at the same time.

【0009】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、コンタクトホ−ルにお
ける断線等による信頼性の低下や、コンタクト抵抗の増
大を防止し得る半導体装置及びその製造方法を提供する
ことを目的とする。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device and a semiconductor device which can prevent a decrease in reliability due to a disconnection or the like in a contact hole and an increase in contact resistance. It is intended to provide a manufacturing method thereof.

【0010】[0010]

【課題を解決するための手段】本発明の骨子は、接続孔
を金属の組成比の方がシリコンのそれより大きいシリサ
イド膜で充填したことにある。
The essence of the present invention resides in that the contact hole is filled with a silicide film in which the metal composition ratio is larger than that of silicon.

【0011】即ち、上記の目的を達成するために、本発
明の半導体装置は、半導体基板上に形成され、この半導
体基板に設けられた所定の素子又は配線上に接続孔を有
する絶縁膜と、前記接続孔の少なくとも底部に形成され
た反応防止膜と、前記接続孔を充填し、金属の組成比の
方がシリコンのそれより大きいシリサイド膜とを備えて
いることを特徴とする。
In other words, in order to achieve the above object, the semiconductor device of the present invention includes an insulating film formed on a semiconductor substrate and having a connection hole on a predetermined element or wiring provided on the semiconductor substrate, The present invention is characterized by comprising a reaction preventive film formed at least at the bottom of the contact hole, and a silicide film filling the contact hole and having a metal composition ratio higher than that of silicon.

【0012】また、本発明の他の半導体装置は、半導体
基板上に形成され、この半導体基板に設けられた所定の
素子又は配線上に深さの異なる複数の接続孔を有する絶
縁膜と、前記接続孔の少なくとも底部に形成された反応
防止膜と、前記接続孔を充填し、前記接続孔が浅いほど
金属の組成比が大きいシリサイド膜とを備え、前記シリ
サイド膜のうち少なくともひとつが金属の組成比の方が
シリコンのそれより大きいことを特徴とする。
Another semiconductor device of the present invention is an insulating film which is formed on a semiconductor substrate and has a plurality of connection holes of different depths on a predetermined element or wiring provided on the semiconductor substrate. A reaction prevention film formed at least at the bottom of the connection hole; and a silicide film that fills the connection hole and has a larger metal composition ratio as the connection hole is shallower, and at least one of the silicide films has a metal composition. It is characterized in that the ratio is greater than that of silicon.

【0013】また、本発明の半導体装置の製造方法は、
素子又は配線が形成された半導体基板上に接続孔を有す
る絶縁膜を形成する工程と、前記接続孔の少なくとも底
部に反応防止膜を形成する工程と、前記接続孔内にシリ
コンを埋め込む工程と、全面に金属膜を堆積した後、所
定温度の熱処理によって、前記金属膜と前記シリコンと
を反応させ、金属の組成比の方がシリコンのそれより大
きいシリサイド膜を形成する工程とを備えていることを
特徴とする。
The method of manufacturing a semiconductor device according to the present invention is
A step of forming an insulating film having a connection hole on a semiconductor substrate on which an element or a wiring is formed, a step of forming a reaction preventing film on at least the bottom of the connection hole, and a step of embedding silicon in the connection hole, After depositing a metal film on the entire surface, a step of reacting the metal film with the silicon by heat treatment at a predetermined temperature to form a silicide film in which the metal composition ratio is larger than that of silicon is formed. Is characterized by.

【0014】[0014]

【作用】本発明の半導体装置では、反応防止膜を設けて
あるので、接続孔にシリサイド膜を充填する際に、半導
体基板に不必要な反応が生じたり、ダメ−ジを受けたり
するといった問題を防止できる。また、シリサイド膜
は、金属の組成比の方がシリコンのそれより大きいの
で、シリコンの組成比の方が金属のそれより大きい場合
に比べて安定し、製造工程中に他の組成のシリサイド膜
に変ることを防止できる。したがって、所定の素子特性
の半導体装置が得られる。また、シリコンの組成比の方
が金属のそれより大きいシリサイド膜は、例えば、接続
孔をシリコンで充填した後、十分な量の金属膜を堆積し
て熱処理を行なえば確実に形成できる。したがって、全
てのコンタクトホ−ルを同一組成のシリサイド膜で容易
に充填でき、素子特性のばらつきが少ない半導体装置が
得られる。
Since the semiconductor device of the present invention is provided with the reaction preventive film, when the silicide film is filled in the connection hole, an unnecessary reaction occurs in the semiconductor substrate or a problem occurs. Can be prevented. In addition, since the metal composition ratio of the silicide film is larger than that of silicon, the silicide film is more stable than the case where the silicon composition ratio is larger than that of metal. It can be prevented from changing. Therefore, a semiconductor device having predetermined element characteristics can be obtained. Further, a silicide film in which the composition ratio of silicon is larger than that of metal can be reliably formed by, for example, filling the connection hole with silicon, depositing a sufficient amount of the metal film, and performing heat treatment. Therefore, it is possible to easily fill all the contact holes with the silicide film having the same composition, and obtain a semiconductor device with less variation in element characteristics.

【0015】また、本発明の他の半導体装置では、前記
接続孔が浅いほどシリサイド膜の金属の組成比を大きく
している。このようなシリサイド膜は、接続孔にシリコ
ンを埋め込んだ後、金属膜を全面堆積して熱処理を行な
うことで容易に形成できるという利点がある。また、金
属の組成比の方がシリコンのそれより大きいシリサイド
膜を有するので、全てのシリサイド膜をシリコンの組成
比を金属のそれより大きくした場合に比べて、素子特性
に関して優れた半導体装置が得られる。
In another semiconductor device of the present invention, the shallower the contact hole, the larger the metal composition ratio of the silicide film. Such a silicide film has an advantage that it can be easily formed by burying silicon in the connection hole, then depositing a metal film on the entire surface and performing heat treatment. Further, since the metal has a silicide film whose composition ratio is higher than that of silicon, a semiconductor device having excellent element characteristics can be obtained as compared with the case where the composition ratio of silicon is higher than that of metal for all the silicide films. Be done.

【0016】本発明の半導体装置の製造方法によれば、
例えば、所定温度として450℃以下の低い温度を選ん
で、シリコンとニッケルとを反応させれば、ニッケルシ
リサイドのうちでも比抵抗の小さいものが形成される。
更に、反応温度が低いので、Alのように融点が低い配
線材料からなる配線間の接続の場合でも、配線にダメ−
ジを与えるという問題はない。また、上記シリコンとし
て多結晶のものを用いれば、金属に比べて加工性が優れ
ているので、良好な埋め込み形状が得られ、断線等によ
る信頼性の低下を防止できる。
According to the method of manufacturing a semiconductor device of the present invention,
For example, when a low temperature of 450 ° C. or lower is selected as the predetermined temperature and silicon and nickel are reacted with each other, nickel silicide having a low specific resistance is formed.
Further, since the reaction temperature is low, even if the wirings are made of a wiring material having a low melting point such as Al, the wirings will be damaged.
There is no problem of giving up. If polycrystalline silicon is used as the above-mentioned silicon, the workability is superior to that of metal, so that a good embedded shape can be obtained and the reliability can be prevented from lowering due to disconnection or the like.

【0017】[0017]

【実施例】以下、図面を参照しながら実施例を説明す
る。
Embodiments will be described below with reference to the drawings.

【0018】図1は、本発明の第1の実施例に係るコン
タクトホ−ルの形状断面図である。半導体基板11の表
面には、絶縁膜12で他の素子と分離された、MOSト
ランジスタ等の不純物拡散層13が形成されている。ま
た、半導体基板11は、不純物拡散層13上にコンタク
トホ−ル15が形成された絶縁膜14で被覆されてい
る。このコンタクトホール15の側部及び底部には、チ
タンナイトライドからなる反応防止膜16が形成されて
いる。そして、コンタクトホール15は、シリサイド膜
であるNi3 Si膜17により充填され、良好なコンタ
クト埋め込み形状となっている。
FIG. 1 is a sectional view of the shape of a contact hole according to the first embodiment of the present invention. On the surface of the semiconductor substrate 11, an impurity diffusion layer 13 such as a MOS transistor, which is separated from other elements by an insulating film 12, is formed. The semiconductor substrate 11 is covered with an insulating film 14 in which a contact hole 15 is formed on the impurity diffusion layer 13. A reaction preventing film 16 made of titanium nitride is formed on the side and bottom of the contact hole 15. Then, the contact hole 15 is filled with the Ni 3 Si film 17 which is a silicide film, and has a good contact filling shape.

【0019】本実施例によれば、コンタクトホ−ル15
内に反応防止膜16を設けてあるので、Ni3 Si膜1
7の形成の際に、半導体基板11に不必要な反応が生じ
たり、半導体基板11がダメ−ジを受けたりするといっ
た問題を防止できる。また、Ni3 Si膜17が抵抗を
下げるので、低いコンタクト抵抗が得られる。
According to this embodiment, the contact hole 15
Since the reaction preventive film 16 is provided inside the Ni 3 Si film 1
It is possible to prevent a problem that an unnecessary reaction occurs in the semiconductor substrate 11 or the semiconductor substrate 11 is damaged during the formation of 7. Further, since the Ni 3 Si film 17 lowers the resistance, a low contact resistance can be obtained.

【0020】なお、本実施例では、シリサイド膜の材料
としてNi3 を用いたが、その代わりに、Cr3 Si,
Co3 Si,Fe3 Si,Hf3 Si,Ir3 Si,M
3Si,pd3 Si,pt3 Si,Ti3 Si,V3
Si,W3 Si等のM3 Si(Mは金属元素)の組成を
持つ材料を用いても良い。また、M3 Siの組成を持つ
材料の代わりに、Rh2 Si,Ta2 Si,Ti2
i,SiZr2 等のM2Siの組成を持つ材料を用いて
も良い。
Although Ni 3 is used as the material of the silicide film in this embodiment, instead of Cr 3 Si,
Co 3 Si, Fe 3 Si, Hf 3 Si, Ir 3 Si, M
o 3 Si, pd 3 Si, pt 3 Si, Ti 3 Si, V 3
A material having a composition of M 3 Si (M is a metal element) such as Si or W 3 Si may be used. Further, instead of a material having a composition of M 3 Si, Rh 2 Si, Ta 2 Si, Ti 2 S
A material having a composition of M 2 Si such as i and SiZr 2 may be used.

【0021】図2は、本発明の第2の実施例に係るコン
タクトホ−ルの形状断面図である。これを製造工程に従
い説明すると、まず、半導体基板21を絶縁膜22で素
子分離した後、n+ 型の不純物拡散層23,配線となる
所定形状のポリシリコン膜24を形成する。
FIG. 2 is a sectional view showing the shape of a contact hole according to the second embodiment of the present invention. This will be described according to the manufacturing process. First, the semiconductor substrate 21 is separated by the insulating film 22, and then n + A type impurity diffusion layer 23 and a polysilicon film 24 having a predetermined shape to be a wiring are formed.

【0022】次に全面に絶縁膜25を堆積した後、この
絶縁膜35をエッチングしてポリシリコン膜24及び不
純物拡散層23上に、それぞれ深さ0.4μm,開口面
積0.6μm×0,6μmのコンタクトホール28a、
深さ1μm,開口面積0.6μm×0,6μmのコンタ
クトホール28bを形成する。
Next, after depositing an insulating film 25 on the entire surface, the insulating film 35 is etched to have a depth of 0.4 μm and an opening area of 0.6 μm × 0 on the polysilicon film 24 and the impurity diffusion layer 23, respectively. 6 μm contact hole 28a,
A contact hole 28b having a depth of 1 μm and an opening area of 0.6 μm × 0.6 μm is formed.

【0023】次にコンタクトホ−ル28a,28bの内
面が覆われるように。前面にチタンナイトライド膜から
なる反応防止膜27を堆積する。次いで全面にポリシリ
コン膜を堆積した後、エッチバックによりコンタクトホ
−ル28a,28bのみにポリシリコン膜を残す。
Next, the inner surfaces of the contact holes 28a and 28b are covered. A reaction prevention film 27 made of a titanium nitride film is deposited on the front surface. Then, after depositing a polysilicon film on the entire surface, the polysilicon film is left only on the contact holes 28a and 28b by etching back.

【0024】次にスパッタリング法を用いて厚さ0.5
μmのNiを全面に堆積した後、アルゴン雰囲気中で、
600℃,1分程度の熱処理を行なう。この結果、深い
コンタクトホ−ル28bでは、ポリシリコン膜とNiと
の反応によりNiSi膜30が形成される。一方、浅い
コンタクトホ−ル28aでは、ポリシリコン膜とNiと
の反応によりNi3 Si膜31が形成される。ここで、
深いコンタクトホ−ル28bで、Ni3 Si膜30が形
成されないのは、Niが不足するからである。また、N
iSi,Ni3 Siの比抵抗は、それぞれ14μΩc
m,93μΩcmであるが、Ni3 Si膜30は浅いコ
ンタクト28aに埋め込まれるので、実用上問題は生じ
ない。
Next, a thickness of 0.5 is obtained by using a sputtering method.
After depositing Ni of Ni on the entire surface, in an argon atmosphere,
Heat treatment is performed at 600 ° C. for about 1 minute. As a result, in the deep contact hole 28b, the NiSi film 30 is formed by the reaction between the polysilicon film and Ni. On the other hand, in the shallow contact hole 28a, the Ni 3 Si film 31 is formed by the reaction between the polysilicon film and Ni. here,
The Ni 3 Si film 30 is not formed in the deep contact hole 28b because Ni is insufficient. Also, N
The specific resistances of iSi and Ni 3 Si are 14 μΩc respectively.
m, 93 μΩcm, but since the Ni 3 Si film 30 is embedded in the shallow contact 28a, there is no practical problem.

【0025】なお、本実施例では、600℃の熱処理を
行なったが800℃以下であれば同様な効果が得られ
る。熱処理温度を800℃以下とするのは、800℃よ
り高い温度では、反応防止膜27がその機能を果たさな
くなり、例えば、NiSi膜30,Ni3 Si膜31中
のNiが反応防止膜27を突き抜けて半導体基板21と
反応するという不都合が生じる。
In this embodiment, the heat treatment at 600 ° C. was performed, but the same effect can be obtained at 800 ° C. or lower. The heat treatment temperature is set to 800 ° C. or lower because the reaction preventive film 27 does not perform its function at a temperature higher than 800 ° C., for example, Ni in the NiSi film 30 and the Ni 3 Si film 31 penetrates the reaction preventive film 27. And reacts with the semiconductor substrate 21.

【0026】以上述べたように本実施例によれば、コン
タクトホ−ル28a,28bはそれぞれNi3 Si膜3
1,Ni3 Si膜30で充填されているのでシリサイド
膜の断線がなくなる。更に、Ni3 Si膜31,Ni3
Si膜30はポリシリコン膜より低抵抗なので、反応防
止膜27を介して不純物拡散23と接続している低抵抗
なニッケルシリサイド領域を実現できる。なお、本実施
例の方法では、全てのコンタクトホ−ルをNi3 Si膜
で埋め込むことはできないが、複数のコンタクトホ−ル
を同時にシリサイド膜で埋め込んでいるので、個々のコ
ンタクトホ−ルをそれぞれ別工程でNi3 Si膜で埋め
込む場合に比べて、コンタクトホ−ルの埋め込み工程が
簡略化する。
As described above, according to this embodiment, the contact holes 28a and 28b are formed of the Ni 3 Si film 3 respectively.
Since it is filled with the 1, Ni 3 Si film 30, the disconnection of the silicide film is eliminated. Furthermore, the Ni 3 Si film 31, the Ni 3
Since the Si film 30 has a lower resistance than the polysilicon film, it is possible to realize a low resistance nickel silicide region which is connected to the impurity diffusion 23 through the reaction preventing film 27. In the method of this embodiment, it is not possible to fill all the contact holes with the Ni 3 Si film, but since a plurality of contact holes are simultaneously filled with the silicide film, the individual contact holes are not filled. The step of filling the contact holes is simplified as compared with the case of filling the Ni 3 Si film in separate steps.

【0027】図3は、本発明の第3の実施例に係るコン
タクトホ−ルの形状断面図である。なお、図2と対応す
る部分には図2と同一符号を付してあり、詳細な説明は
省略する。
FIG. 3 is a sectional view of the shape of a contact hole according to the third embodiment of the present invention. The parts corresponding to those in FIG. 2 are designated by the same reference numerals as those in FIG. 2, and detailed description thereof will be omitted.

【0028】この実施例が第2の実施例と異なる点は、
厚さ0.8μmのNi膜を全面に堆積したことにある。
この結果、深いコンタクトホ−ル28bに十分なNiが
供給され、深いコンタクトホ−ル28b内もNi3 Si
膜31で充填できる。次に本実施例のように、コンタク
トホ−ルの深さに関わらず同一組成のシリサイド膜を形
成できることについての利点を説明する。一般に、シリ
サイド化反応においては、反応するシリコンの量と金属
の量との比及び反応温度により、シリサイド膜の組成が
変化する。
This embodiment differs from the second embodiment in that
This is because a Ni film having a thickness of 0.8 μm was deposited on the entire surface.
As a result, sufficient Ni is supplied to the deep contact hole 28b, and Ni 3 Si is also supplied to the deep contact hole 28b.
It can be filled with a membrane 31. Next, the advantage of being able to form a silicide film of the same composition regardless of the depth of the contact hole as in this embodiment will be described. In general, in the silicidation reaction, the composition of the silicide film changes depending on the ratio of the amount of reacting silicon to the amount of metal and the reaction temperature.

【0029】シリサイド膜の組成が変化すると、その諸
性質、例えば、結晶構造,格子定数などの結晶的な性
質,融点や膨脹係数などの熱的性質,比抵抗やホ−ル係
数などの電気的性質及び耐薬品性や耐蝕性などの化学的
性質が変化する。
When the composition of the silicide film changes, various properties thereof, for example, crystalline properties such as crystal structure and lattice constant, thermal properties such as melting point and expansion coefficient, and electrical properties such as specific resistance and Hall coefficient. Changes in properties and chemical properties such as chemical resistance and corrosion resistance.

【0030】これらの性質が製造工程のわずかな異差に
よって変化すると、安定な半導体デバイスは実現できな
い。したがって、シリコンの量と金属の量との比や反応
温度の制御は重要である。ところで、反応温度の制御
は、比較的行ない易いが、シリコンの量と金属の量との
比を一定に保つことは難しい。これは次のような理由に
よる。
If these properties change due to slight differences in the manufacturing process, a stable semiconductor device cannot be realized. Therefore, it is important to control the ratio of the amount of silicon to the amount of metal and the reaction temperature. By the way, although the reaction temperature can be controlled relatively easily, it is difficult to keep the ratio of the amount of silicon and the amount of metal constant. This is for the following reasons.

【0031】金属の量は、スパッタリング法等を用いれ
ば容易に膜厚を制御できるのでそれほど難しくない。し
かし、コンタクトホ−ルにおけるシリコンの量は、通常
のシリコン基板のシリサイド化の場合のように、ほぼ無
限に近い量のシリコンが存在する場合と異なり、コンタ
クトホ−ルの体積によって決まる。
The amount of metal is not so difficult because the film thickness can be easily controlled by using a sputtering method or the like. However, the amount of silicon in the contact hole is determined by the volume of the contact hole, unlike the case where almost infinite amount of silicon is present as in the case of silicidation of a normal silicon substrate.

【0032】コンタクトホ−ルの体積は、コンタクトホ
−ルの開口面積とコンタクトホ−ルの深さによって決ま
る。一つのLSIにおいて、コンタクトホ−ルの開口面
積や深さは、必ずしも全て同じではない。このことがシ
リコンの量と金属の量とを所定の比に保つことを困難に
している。また、ニッケルシリサイドの場合、ニッケル
の量が増えるにつれ、NiSi2 ,NiSi,Ni3
2 ,Ni2 Si,Ni5 Si2 ,Ni3 Siなどの組
成を取り得る。それぞれの組成で結晶構造も変化し、物
性的性質も変わってくる。
The volume of the contact hole is determined by the opening area of the contact hole and the depth of the contact hole. In one LSI, the opening areas and depths of the contact holes are not always the same. This makes it difficult to maintain a predetermined ratio between the amount of silicon and the amount of metal. Moreover, in the case of nickel silicide, as the amount of nickel increases, NiSi 2 , NiSi, Ni 3 S
The composition may be i 2 , Ni 2 Si, Ni 5 Si 2 , Ni 3 Si, or the like. The crystal structure changes with each composition, and the physical properties also change.

【0033】したがって、本実施例のように、厚いNi
膜を堆積してNi3 Si膜31を形成すれば、Ni3
iは安定しているので、後工程でNi2 Si,Ni3
2等の組成に変化することがないので、特性のばらつ
きが少ない安定したデバイスを得ることができる。
Therefore, as in this embodiment, thick Ni is used.
If a film is deposited to form a Ni 3 Si film 31, Ni 3 S
i is stable, so Ni 2 Si, Ni 3 S
Since the composition such as i 2 does not change, it is possible to obtain a stable device with little variation in characteristics.

【0034】なお、本実施例では、深いコンタクトホ−
ル28bは、NiSi膜より比抵抗が大きいNi3 Si
膜31で充填されるが、例えば、本実施例の深いコンタ
クトホ−ル28bの深さが、先の実施例の浅いコンタク
トホ−ル程度の深さであればコンタクト抵抗に関してな
んら問題はない。
In this embodiment, a deep contact hole is used.
28b is Ni 3 Si, which has a larger specific resistance than the NiSi film.
Although it is filled with the film 31, if the depth of the deep contact hole 28b of this embodiment is about the depth of the shallow contact hole of the previous embodiment, there is no problem with the contact resistance.

【0035】また、本実施例では、コンタクトホ−ルが
2つの場合について説明したが、それより多くても、同
様に全てのコンタクトホ−ルを同一組成のシリサイド
膜、つまり、Ni3 Si膜で充填できる。更に、コンタ
クトホ−ルの開口面積が異なる場合でも、十分な量のN
iを各コンタクトホ−ルのポリシリコン膜に供給できれ
ば、全てのコンタクトホ−ルをNi3 Si膜で充填でき
る。図4は、本発明の第4に実施例に係る接続方法を説
明するための工程断面図である。
In the present embodiment, the case where the number of contact holes is two has been described. However, even if the number of contact holes is larger than that, all contact holes have the same composition, that is, a silicide film, that is, a Ni 3 Si film. Can be filled with. Furthermore, even when the contact hole opening areas are different, a sufficient amount of N
If i can be supplied to the polysilicon film of each contact hole, all contact holes can be filled with the Ni 3 Si film. 4A to 4D are process cross-sectional views for explaining a connection method according to a fourth embodiment of the present invention.

【0036】まず、図4(a)に示すように、所望の素
子(不図示)が形成されたSi基板41上に厚さ0.6
μmの絶縁膜42をCVD法によって堆積する。次いで
上記素子上に深さ0.5μmの接続孔を開孔した後、全
面に厚さ100nmのTiN膜と厚さ20nmのTi膜
との2層構造の反応防止膜43を形成する。なお、Ti
N膜が上層膜で、Ti膜が下層膜である。
First, as shown in FIG. 4A, a thickness of 0.6 is formed on a Si substrate 41 on which a desired element (not shown) is formed.
A μm insulating film 42 is deposited by the CVD method. Next, after forming a connection hole having a depth of 0.5 μm on the element, a reaction preventing film 43 having a two-layer structure of a TiN film having a thickness of 100 nm and a Ti film having a thickness of 20 nm is formed on the entire surface. Note that Ti
The N film is the upper layer film and the Ti film is the lower layer film.

【0037】次に図4(b)に示すように、全面に厚さ
1.0μm程度の接続層となるポリシリコン膜44を6
00℃程度の温度でCVD法によって堆積した後、反応
性イオンエッチングを用いてポリシリコン膜44の全面
をエッチングして、接続孔内のみにポリシリコン膜44
を残置させる。ポリシリコンは金属に比べて加工性に優
れているので、良好な埋め込み形状が得られ、断線等に
よる信頼性の低下を防止できる。
Next, as shown in FIG. 4B, a polysilicon film 44 to be a connecting layer having a thickness of about 1.0 μm is formed on the entire surface.
After being deposited by the CVD method at a temperature of about 00 ° C., the entire surface of the polysilicon film 44 is etched by using reactive ion etching so that the polysilicon film 44 is formed only in the connection holes.
To leave. Since polysilicon has better workability than metal, a good embedded shape can be obtained, and a decrease in reliability due to disconnection or the like can be prevented.

【0038】次にSi基板41を真空装置内に搬入し、
Arなどの不活性ガスをSi基板41に照射する。これ
によって、シリサイド反応の障害となるポリシリコン膜
44の表面の酸素や酸化物層が除去される。次いで同一
真空中でNiのスパッタリングによって、図4(c)に
示すように、全面に厚さ0.6μmのNi膜45を堆積
する。
Next, the Si substrate 41 is loaded into a vacuum device,
The Si substrate 41 is irradiated with an inert gas such as Ar. As a result, the oxygen and oxide layers on the surface of the polysilicon film 44, which hinder the silicide reaction, are removed. Next, as shown in FIG. 4C, a Ni film 45 having a thickness of 0.6 μm is deposited on the entire surface by sputtering Ni in the same vacuum.

【0039】次に図4(d)に示すように、Ar雰囲気
中で450℃,3時間のアニールによって、シリサイド
反応、つまり、Ni膜45とポリシリコン膜44とを反
応させ、ポリシリコン膜44をNi2 Si膜46に変え
る。
Next, as shown in FIG. 4D, the silicide reaction, that is, the Ni film 45 and the polysilicon film 44 are reacted by annealing at 450 ° C. for 3 hours in an Ar atmosphere, and the polysilicon film 44. To the Ni 2 Si film 46.

【0040】ここで、450℃の低い温度でシリサイド
反応を行なったのは、比抵抗の小さいニッケルシリサイ
ドを形成するためである。Ni2 Siはその比抵抗が約
20μΩcmで、他のニッケルシリサイド(例えば、N
3 Siで約80μΩcm)などに比べて比抵抗が小さ
い。次に図4(e)に示すように、未反応のNi膜45
をH2 2 とHClとを含んだ溶液によって除去する。
最後に、全面にAlなどの配線材料を堆積した後、これ
をパターニングしてNi2 Si膜47上に配線47を形
成する。
Here, the reason why the silicidation reaction is performed at a low temperature of 450 ° C. is to form nickel silicide having a small specific resistance. Ni 2 Si has a specific resistance of about 20 μΩcm, and other nickel silicide (for example, N 2 Si).
i 3 Si has a smaller specific resistance than about 80 μΩcm). Next, as shown in FIG. 4E, an unreacted Ni film 45 is formed.
Is removed by a solution containing H 2 O 2 and HCl.
Finally, a wiring material such as Al is deposited on the entire surface and then patterned to form the wiring 47 on the Ni 2 Si film 47.

【0041】かくして本実施例によれば、ポリシリコン
膜44を用いているので良好な埋め込み形状が得られ、
ボイドやオーバーハングや断線などによる信頼性の低下
を防止できると共に、低い温度でシリサイド反応を行な
っているので、ニッケルシリサイドの中でも比抵抗が小
さいNi2 Si膜46を形成でき、コンタクト抵抗の低
減が図れる。
Thus, according to this embodiment, since the polysilicon film 44 is used, a good embedded shape can be obtained,
Since it is possible to prevent a decrease in reliability due to voids, overhangs, disconnections, and the like, and because the silicide reaction is performed at a low temperature, it is possible to form a Ni 2 Si film 46 having a small specific resistance among nickel silicide, and to reduce contact resistance. Can be achieved.

【0042】また、低い温度でシリサイド反応を行なっ
ているので反応速度が遅くなるという心配があるが、本
実施例では、シリサイド反応の障害となるポリシリコン
膜44の表面の酸素や酸化物層を除去しているのでその
点に関しては実用上問題はない。なお、本実施例では4
50℃でNi2 Si膜47を形成したが、それより低い
温度でも形成できる。図5は、本発明の第5に実施例に
係る接続方法を説明するための工程断面図である。本実
施例が先の実施例と異なる点は、シリサイド反応の障害
となる不純物の除去方法にある。
Further, since the silicidation reaction is carried out at a low temperature, there is a concern that the reaction speed may be slowed down. In the present embodiment, however, the oxygen and oxide layers on the surface of the polysilicon film 44 which hinder the silicidation reaction are removed. Since it has been removed, there is no practical problem in that respect. In this embodiment, 4
Although the Ni 2 Si film 47 was formed at 50 ° C., it can be formed at a lower temperature. 5A to 5D are process cross-sectional views for explaining a connection method according to a fifth embodiment of the present invention. The present embodiment differs from the previous embodiments in the method of removing impurities that interfere with the silicide reaction.

【0043】まず、図5(a)に示すように、所望の素
子(不図示)が形成されたSi基板51上に絶縁膜52
を形成した後、接続孔,反応防止膜(TiN/Ti積層
膜)53及びポリシリコン膜54を形成する。ここまで
は、第4の実施例と同じである。次に先の実施例のよう
にポリシリコン膜54の表面にArを照射する代わり
に、Ni膜を堆積した後に不純物の除去を行なう。
First, as shown in FIG. 5A, an insulating film 52 is formed on a Si substrate 51 on which desired elements (not shown) are formed.
After forming, the connection hole, the reaction preventive film (TiN / Ti laminated film) 53 and the polysilicon film 54 are formed. The process up to this point is the same as in the fourth embodiment. Next, instead of irradiating the surface of the polysilicon film 54 with Ar as in the previous embodiment, the Ni film is deposited and then the impurities are removed.

【0044】即ち、図5(b)に示すように、全面に厚
さ0.6μmのNi膜55を堆積した後、加速電圧30
0keV,ドーズ量1×1015cm-2の条件でAr2+
イオン注入する。このイオン注入によって、Ni膜55
とポリシリコン膜54との間にある酸素や酸化物などの
不純物がポリシリコン膜54中へ分散され、先の実施例
と同様にシリサイド反応の障害となる不純物の悪影響を
除去できる。
That is, as shown in FIG. 5B, after the Ni film 55 having a thickness of 0.6 μm is deposited on the entire surface, the acceleration voltage 30 is applied.
Ar 2+ is ion-implanted under the conditions of 0 keV and a dose of 1 × 10 15 cm -2 . By this ion implantation, the Ni film 55
Impurities such as oxygen and oxide existing between the polysilicon film 54 and the polysilicon film 54 are dispersed in the polysilicon film 54, and the adverse effects of the impurities that hinder the silicide reaction can be removed as in the previous embodiment.

【0045】次に図5(c)に示すように、Ar雰囲気
中での450℃,3時間のアニールによって、ポリシリ
コン膜54とNi膜55とを反応させ、Ni2 Si膜5
6を形成する。最後に、図5(d)に示すように、未反
応のNi膜55を除去した後、配線57を形成する。以
上述べた方法でも、先の実施例と同様に、配線の信頼性
の低下やコンタクト抵抗の増大を防止できる。図6は、
本発明の第6に実施例に係る接続方法を説明するための
工程断面図である。
Next, as shown in FIG. 5C, the polysilicon film 54 and the Ni film 55 are reacted by annealing at 450 ° C. for 3 hours in an Ar atmosphere, and the Ni 2 Si film 5 is formed.
6 is formed. Finally, as shown in FIG. 5D, the wiring 57 is formed after removing the unreacted Ni film 55. Even with the method described above, it is possible to prevent the reliability of the wiring from decreasing and the contact resistance from increasing, as in the previous embodiment. Figure 6
It is process sectional drawing for demonstrating the connection method which concerns on the 6th Example of this invention.

【0046】まず、図6(a)に示すように、第4の実
施例と同様の方法によって、所望の素子が形成されたS
i基板61上に絶縁膜62を形成して接続孔を開孔した
後、反応防止膜(TiN/Ti膜)63を形成する。次
いで反応防止膜63上に厚さ0.2μmのNi膜64を
スパッタ法又はCVD法によって形成する。
First, as shown in FIG. 6A, the desired element was formed by the same method as in the fourth embodiment.
After forming the insulating film 62 on the i substrate 61 and opening the connection hole, a reaction preventing film (TiN / Ti film) 63 is formed. Next, a 0.2 μm thick Ni film 64 is formed on the reaction preventing film 63 by a sputtering method or a CVD method.

【0047】次に図6(b)に示すように、全面に厚さ
0.7μmのポリシリコン膜65を堆積した後、反応性
イオンエッチングによりポリシリコン膜65の全面をエ
ッチングし、接続孔内のみにポリシリコン膜65を残置
する。
Next, as shown in FIG. 6B, a 0.7 μm-thick polysilicon film 65 is deposited on the entire surface, and then the entire surface of the polysilicon film 65 is etched by reactive ion etching to form the inside of the connection hole. The polysilicon film 65 is left alone.

【0048】次に図6(c)に示すように、もう一度、
Ni膜66をスパッタ法又はCVD法によって全面に約
0.5μm堆積する。この結果、ポリシリコン膜65の
表面全体がNi膜64,66によって覆われる。
Next, as shown in FIG. 6C, once again,
The Ni film 66 is deposited on the entire surface by about 0.5 μm by the sputtering method or the CVD method. As a result, the entire surface of the polysilicon film 65 is covered with the Ni films 64 and 66.

【0049】次に図6(d)に示すように、第5の実施
例と同様に、Ar雰囲気中での450℃の低温のアニー
ルによって、Ni膜64,66とポリシリコン膜65と
を反応させ、ニッケルシリサイドの中でも比抵抗が小さ
いNi2 Si膜67を形成する。本実施例の場合、Ni
膜64の分だけ、先の実施例に比べて、ポリシリコン膜
とNi膜との接触面積が増加する。このため、シリサイ
ド反応の障害となる不純物の除去を行なっていなくて
も、反応速度の低下の心配はない。
Next, as shown in FIG. 6D, similar to the fifth embodiment, the Ni films 64 and 66 and the polysilicon film 65 are reacted by annealing at a low temperature of 450 ° C. in an Ar atmosphere. Then, a Ni 2 Si film 67 having a low specific resistance among nickel silicide is formed. In the case of this embodiment, Ni
The contact area between the polysilicon film and the Ni film is increased by the amount of the film 64 as compared with the previous embodiment. Therefore, there is no concern that the reaction rate will decrease even if the impurities that hinder the silicide reaction are not removed.

【0050】最後に、図6(e)に示すように、先の実
施例と同様に、未反応のNi膜64,66をH2 2
HClとを含む溶液を用いたウエットエッチングによっ
て除去した後、Ni2 Si膜67上に配線68を形成す
る。以上述べた方法でも、先の実施例と同様に、コンタ
クト抵抗の増大を招くこと無く、配線の信頼性の低下を
防止できる。図7は、本発明の第7の実施例に係るヴィ
アホ−ルの形状断面図である。
Finally, as shown in FIG. 6E, the unreacted Ni films 64 and 66 are removed by wet etching using a solution containing H 2 O 2 and HCl, as in the previous embodiment. After that, the wiring 68 is formed on the Ni 2 Si film 67. Even with the method described above, similarly to the previous embodiment, it is possible to prevent a decrease in the reliability of the wiring without increasing the contact resistance. FIG. 7 is a cross-sectional view of a via hole according to a seventh embodiment of the present invention.

【0051】上記実施例では基板に形成された素子と配
線との接続孔であるコンタクトホ−ルの場合について説
明したが、本発明は配線間の接続孔であるヴィアホール
にも適用できる。
In the above embodiment, the case of the contact hole which is a connection hole between the element formed on the substrate and the wiring has been described, but the present invention can be applied to the via hole which is a connection hole between the wirings.

【0052】即ち、図7に示すように、まず、Si基板
71上に絶縁膜72を形成し、続いてこの絶縁膜72上
に第1のAl配線73を形成する。次いで層間絶縁膜7
4を形成した後、この層間絶縁膜74にヴィアホールを
開孔し、続いて反応防止膜75を形成しする。そして、
上記実施例と同様な方法を用いてヴィアホール内をNi
2 Si膜76で充填し、このNi2 Si膜76を介して
第1のAl配線72と接続する第2のAl配線77を形
成する。ここで、Ni2 Si膜76の成膜は低温で行わ
れるので、低融点のAl配線73がダメ−ジを受けるこ
とはない。
That is, as shown in FIG. 7, first, the insulating film 72 is formed on the Si substrate 71, and then the first Al wiring 73 is formed on the insulating film 72. Next, the interlayer insulating film 7
4 is formed, a via hole is opened in this interlayer insulating film 74, and then a reaction preventing film 75 is formed. And
Using the same method as in the above embodiment, the inside of the via hole is Ni
A second Al wiring 77 that is filled with the 2 Si film 76 and is connected to the first Al wiring 72 through the Ni 2 Si film 76 is formed. Since the Ni 2 Si film 76 is formed at a low temperature, the low melting point Al wiring 73 is not damaged.

【0053】かくして本実施例によれば、低温工程で配
線間の接続ができるので、Alのような低融点の配線材
料からなる配線間の接続であっても、配線にダメ−ジを
与えずに済み、先の実施例と同様な効果が得られる。
Thus, according to this embodiment, since the wirings can be connected in the low temperature process, even if the wirings are made of a wiring material having a low melting point such as Al, no damage is given to the wirings. In addition, the same effect as that of the previous embodiment can be obtained.

【0054】なお、上記第4〜6の実施例では、ニッケ
ルシリサイドとしてNi2 Siを用いたが、その代わり
にNi3 Siを用いも良い。Ni3 Siは、400℃よ
り高い温度で形成されるので、Ni2 Siに比べて反応
が安定している。また、形成時間が少なくて済むので、
Ni2 Siに比べて量産性の点で有利である。また、反
応時の体積膨脹が少ないので、コンタクト表面の平坦化
や、コンタクト部のストレスの低減化に有利である。
Although Ni 2 Si is used as the nickel silicide in the fourth to sixth embodiments, Ni 3 Si may be used instead. Since Ni 3 Si is formed at a temperature higher than 400 ° C., the reaction is more stable than Ni 2 Si. Also, because it takes less time to form,
It is advantageous in terms of mass productivity as compared with Ni 2 Si. Further, since the volume expansion during the reaction is small, it is advantageous for flattening the contact surface and reducing the stress on the contact portion.

【0055】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例では、ニッケルシ
リサイド膜の場合について説明したが、他のシリサイド
膜、例えば、モリブデンシリサイド膜、タングステンシ
リサイド膜、コバルトシリサイド膜、チタンシリサイド
膜、バナジウムシリサイド膜、パラジウムシリサイド
膜、白金シリサイド膜の場合でも、金属の組成比の方を
大きくすれば、例えば、M3 Si(Mは金属元素)とす
ることで同様な効果が得られる。
The present invention is not limited to the above embodiment. For example, in the above embodiment, the case of the nickel silicide film has been described, but other silicide films, for example, molybdenum silicide film, tungsten silicide film, cobalt silicide film, titanium silicide film, vanadium silicide film, palladium silicide film, platinum silicide film. Even in the case of a film, if the composition ratio of the metal is increased, for example, M 3 Si (M is a metal element) can achieve the same effect.

【0056】また、上記実施例では、コンタクトホ−ル
の側壁及び底部を反応防止膜で覆ったが、底部だけを反
応防止膜で覆っても良い。また、TiN/Ti膜以外の
反応防止膜を用いても良い。
In the above embodiment, the side wall and bottom of the contact hole are covered with the reaction preventive film, but only the bottom may be covered with the reaction preventive film. Further, a reaction preventive film other than the TiN / Ti film may be used.

【0057】また、第1の実施例ではMOSトランジス
等の不純物拡散層におけるコンタクトホールの埋め込み
について説明したが、本発明はバイポ−ラ等の素子にお
けるコンタクトホ−ルの埋め込みにも適用できる。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施できる。
Further, in the first embodiment, the embedding of the contact hole in the impurity diffusion layer such as the MOS transistor has been described, but the present invention can be applied to the embedding of the contact hole in the element such as the bipolar. In addition, various modifications can be made without departing from the scope of the present invention.

【0058】[0058]

【発明の効果】以上詳述したように本発明によれば、接
続孔を良形な形状の安定したシリサイド膜で充填してい
るので、素子特性のばらつきや信頼性の低下を招くこと
無く、素子と配線との接続や配線同志の接続を行なえ
る。
As described above in detail, according to the present invention, since the connection hole is filled with a stable silicide film having a good shape, it is possible to prevent variations in device characteristics and decrease in reliability. It is possible to connect the element to the wiring and to connect the wirings.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例に係るコンタクトホ−ル
の形状断面図。
FIG. 1 is a sectional view showing the shape of a contact hole according to a first embodiment of the present invention.

【図2】本発明の第2の実施例に係るコンタクトホ−ル
の形状断面図。
FIG. 2 is a sectional view of the shape of a contact hole according to a second embodiment of the present invention.

【図3】本発明の第3の実施例に係るコンタクトホ−ル
の形状断面図。
FIG. 3 is a sectional view showing the shape of a contact hole according to a third embodiment of the present invention.

【図4】本発明の第4に実施例に係る接続方法を説明す
るための工程断面図。
FIG. 4 is a process sectional view for explaining a connection method according to a fourth embodiment of the present invention.

【図5】本発明の第5に実施例に係る接続方法を説明す
るための工程断面図。
FIG. 5 is a process sectional view for explaining a connection method according to a fifth embodiment of the present invention.

【図6】本発明の第6に実施例に係る接続方法を説明す
るための工程断面図。
FIG. 6 is a process sectional view for explaining a connecting method according to a sixth embodiment of the present invention.

【図7】本発明の第7の実施例に係るヴィアホ−ルの形
状断面図。
FIG. 7 is a sectional view showing the shape of a via hole according to a seventh embodiment of the present invention.

【図8】従来の製造方法により得られたコンタクトホー
ルの形状断面図。
FIG. 8 is a sectional view of the shape of a contact hole obtained by a conventional manufacturing method.

【符号の説明】[Explanation of symbols]

11,21,41,51,61,71…基板、12,1
4,22,25,42,52,62,72,74…絶縁
膜、13,23…不純物拡散層、15,28a,28b
…コンタクトホ−ル、16,27,43,53,63,
75…反応防止膜、17,31…Ni3 Si膜、24,
44,54,65…ポリシリコン膜、30…NiSi
膜。41…Si基板、45,55,64,66…Ni
膜、46,56,67,76…Ni2 Si膜。
11, 21, 41, 51, 61, 71 ... Substrate, 12, 1
4, 22, 25, 42, 52, 62, 72, 74 ... Insulating film, 13, 23 ... Impurity diffusion layer, 15, 28a, 28b
... Contact holes, 16, 27, 43, 53, 63,
75 ... Reaction prevention film, 17, 31 ... Ni 3 Si film, 24,
44, 54, 65 ... Polysilicon film, 30 ... NiSi
film. 41 ... Si substrate, 45, 55, 64, 66 ... Ni
Film, 46, 56, 67, 76 ... Ni 2 Si film.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に形成され、この半導体基板
に設けられた所定の素子又は配線上に接続孔を有する絶
縁膜と、 前記接続孔の少なくとも底部に形成された反応防止膜
と、 前記接続孔を充填し、金属の組成比の方がシリコンのそ
れより大きいシリサイド膜とを有することを特徴とする
半導体装置。
1. An insulating film formed on a semiconductor substrate and having a connection hole on a predetermined element or wiring provided on the semiconductor substrate; a reaction prevention film formed on at least a bottom portion of the connection hole; A semiconductor device having a silicide film which fills a contact hole and has a metal composition ratio higher than that of silicon.
【請求項2】半導体基板上に形成され、この半導体基板
に設けられた所定の素子又は配線上に深さの異なる複数
の接続孔を有する絶縁膜と、 前記接続孔の少なくとも底部に形成された反応防止膜
と、 前記接続孔を充填し、前記接続孔が浅いほど金属の組成
比が大きいシリサイド膜とを有し、 前記シリサイド膜のうち少なくともひとつは金属の組成
比の方がシリコンのそれより大きいことを特徴とする半
導体装置。
2. An insulating film which is formed on a semiconductor substrate and has a plurality of connection holes of different depths on a predetermined element or wiring provided on the semiconductor substrate, and an insulating film which is formed at least on the bottom of the connection holes. A reaction prevention film and a silicide film that fills the connection hole and has a larger metal composition ratio as the connection hole is shallower, and at least one of the silicide films has a metal composition ratio higher than that of silicon. A semiconductor device characterized by being large.
【請求項3】素子又は配線が形成された半導体基板上に
接続孔を有する絶縁膜を形成する工程と、 前記接続孔の少なくとも底部に反応防止膜を形成する工
程と、 前記接続孔内にシリコンを埋め込む工程と、 全面に金属膜を堆積した後、所定温度の熱処理によっ
て、前記金属膜と前記シリコンとを反応させ、金属の組
成比の方がシリコンのそれより大きいシリサイド膜を形
成する工程とを有することを特徴とする半導体装置の製
造方法。
3. A step of forming an insulating film having a connection hole on a semiconductor substrate on which an element or a wiring is formed, a step of forming a reaction preventing film on at least a bottom portion of the connection hole, and a silicon inside the connection hole. And a step of depositing a metal film on the entire surface and reacting the metal film with the silicon by heat treatment at a predetermined temperature to form a silicide film in which the metal composition ratio is larger than that of silicon. A method of manufacturing a semiconductor device, comprising:
JP15822992A 1992-01-06 1992-06-17 Semiconductor device and manufacture thereof Pending JPH05251384A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4-374 1992-01-06
JP37492 1992-01-06

Publications (1)

Publication Number Publication Date
JPH05251384A true JPH05251384A (en) 1993-09-28

Family

ID=11472022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15822992A Pending JPH05251384A (en) 1992-01-06 1992-06-17 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH05251384A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197748A (en) * 2004-01-09 2005-07-21 Internatl Business Mach Corp <Ibm> Fet gate structure equipped with metal gate electrode and silicide contacts

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197748A (en) * 2004-01-09 2005-07-21 Internatl Business Mach Corp <Ibm> Fet gate structure equipped with metal gate electrode and silicide contacts

Similar Documents

Publication Publication Date Title
KR0179822B1 (en) Interconnections structure of semiconductor device and method for manufacturing thereof
US5907784A (en) Method of making multi-layer gate structure with different stoichiometry silicide layers
JPH07312354A (en) Integrated circuit with improved contact barrier
JPH08191054A (en) Semiconductor device and manufacture thereof
JPS592352A (en) Manufacture of semiconductor device
JP2685679B2 (en) Method for manufacturing semiconductor device
KR100331906B1 (en) Method for manufacturing a semiconductor device
US5286678A (en) Single step salicidation process
JPH07193024A (en) Semiconductor device and its manufacture
JPS61133646A (en) Manufacture of semiconductor device
JPS61144872A (en) Semiconductor device
US6239015B1 (en) Semiconductor device having polysilicon interconnections and method of making same
JPH05251384A (en) Semiconductor device and manufacture thereof
JP2542617B2 (en) Method for manufacturing semiconductor device
JPH06204218A (en) Manufacturing method of semiconductor device
JPH01160011A (en) Manufacture of semiconductor device
JPH0629294A (en) Manufacture of semiconductor device
JPH11102877A (en) Conversion method of nitride metal, and manufacture of semiconductor device
JP3337758B2 (en) Method for manufacturing semiconductor device
JP3017810B2 (en) Method for manufacturing semiconductor device
JPH02170424A (en) Manufacture of semiconductor device
JPH03153024A (en) Semiconductor device and its manufacture
JP2559829B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3505191B2 (en) Method for manufacturing semiconductor device
JPH11297824A (en) Semiconductor device and its manufacture