JPH05243872A - 定在波効果による高周波高出力半導体素子 - Google Patents

Abstract

(57)【要約】 【目的】移動体通信，衛星通信及び衛星放送などの高周
波領域における半導体素子で素子の高出力・高利得化を
実現する。 【構成】ゲート電極を分布定数線路と考え、ゲート電極
の減衰定数αと位相定数βの比を０.８以下にし、ゲー
トフィンガー長を最適化する。 【効果】／βを０.８以下にすることで高出力高利得が
実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は移動体通信，衛星通信及
び衛星放送などの高周波領域における半導体素子構造に
係わり、特に、素子の高出力・高利得化に好適な動作原
理、素子構造に関する。

【０００２】

【従来の技術】従来の高周波高出力素子は図８に示すよ
うな櫛形電極パターンを使い、高出力化は、ゲートフィ
ンガー本数の増加，ゲートフィンガー長の増加をする必
要がある。

【０００３】半導体素子のゲート電極を分布定数線路と
みなし、そこに発生する定在波の効果により利得上昇を
図るという素子構造および動作原理についての公知例は
見当たらない。分布定数線路の素子への応用例は、１９
９１年電子情報通信学会春季全国大会（予稿集ｃ−４９
１、ｐｐ５−８２）に述べられているように、広帯域化
に使われているだけである。

【０００４】

【発明が解決しようとする課題】半導体素子のゲートフ
ィンガー長を増加させると、ゲート抵抗，相互コンダク
タンス，ゲート・ソース間容量，ソース抵抗の電力利得
に対する素子感度の違いから、増幅器を作る際のデバイ
スの重要な性能指数であるfmax（最大有能電力利得が１
になる周波数）が低下してしまい、利得低下の問題があ
った。

【０００５】本発明の目的は、ゲート電極を分布定数線
路として扱い、ゲート電極に発生する定在波を用いるこ
とでこの問題点を解決できる高周波高出力化に最適な動
作原理および素子構造を提供することにある。

【０００６】

【課題を解決するための手段】動作状態にある半導体素
子のゲート電極を分布定数線路と扱い、数２で示される
減衰定数αと数３で示される位相定数βとを有する分布
定数線路と考えた前記ゲート電極において、α／βを
０.８（Ｎｐ／rad）以下とすることで利得上昇が達成で
きる。

【０００７】

【作用】図２は、伝搬定数γ（＝α＋ｊβ、α：減衰定
数、β：位相定数）を持つ長さＬｗの分布定数線路の等
価回路図である。分布定数線路は、単位長さ当たりの抵
抗Ｒ，インダクタンスＬ，並列コンダクタンスＧ，並列
キャパシタンスＣのはしご型構造で表すことができる。

【０００８】今、ポート２を開放にし、ポート１に電圧
ｖ０のＲＦ信号を印加する。ポート１の端子から距離ｘ
の点での電圧は、一般に数１で示される。

【０００９】

【数１】

【００１０】ただし、

【００１１】

【数２】

【００１２】

【数３】

【００１３】ここで、ＦＥＴのゲート電極を図２に示し
たように、終端が開放の長さＬｗの分布定数線路と考え
ると、ゲート電極に印加された電圧は数１のように給電
点からの距離に対し変化する。このゲート電圧変化によ
る利得変化を解析することで、課題の解決を行なう。

【００１４】図３に示したＦＥＴの構造において、ゲー
トフィンガー長をＬｗ、電圧供給端子にｖ０を印加した
とする。ゲート電極を分布定数線路として扱うと、ゲー
トフィンガー長Ｌｗを持つＦＥＴは、ゲート電極をｎ等
分した小ＦＥＴ（図中破線で示した２）の並列接続した
ものと考えられる。なお、数２，数３で示したα，βの
並列キャパシタンスＣと並列コンダクタンスＧは、ゲー
ト電極をｎ等分した小ＦＥＴのゲート・ソース間容量Ｃ
gsとチャネル抵抗Ｒｉに対応し、抵抗Ｒはゲート電極を
ｎ等分した小ＦＥＴのゲート抵抗Ｒｇ、インダクタンス
Ｌは、ゲート電極の断面形状に対応しているので、デバ
イス構造と密接な関係を持っている。

【００１５】図４にｉ番目の小ＦＥＴの簡略化等価回路
を示す。出力電流源ｇmi・ｖgsi のｖgsiは数１より、
数４と表すことができる。

【００１６】

【数４】

【００１７】ゲートフィンガー長Ｌｗを持つＦＥＴに負
荷抵抗ＲＬを接続したときの全出力電力Pouttotal を、
数６に示す。ただし、Ｉｉはｉ番目の小ＦＥＴから負荷
抵抗ＲＬに供給される電流である。

【００１８】

【数５】

【００１９】

【数６】

【００２０】ゲートフィンガー長ＬｗのＦＥＴの相互コ
ンダクタンスをｇm0とすると、ｉ番目の小ＦＥＴの相互
コンダクタンスｇmiは、ｇm0／ｎと表せる。ｇmiと数２
を数６に代入すると数８が得られる。

【００２１】

【数７】

【００２２】

【数８】

【００２３】また、定在波を考慮しないときの出力電力
P'outは、Ｒｇm02ｖ02となる。

【００２４】そこで、入力電力は定在波にかかわらず同
じなので、両者の利得差ΔＧｐは、下式となる。

【００２５】

【数９】

【００２６】

【数１０】

【００２７】ｎ→∞において、数１０を書き換え（数１
１）、展開し整理すると数１２が導ける。

【００２８】

【数１１】

【００２９】

【数１２】

【００３０】ここで、図１は、数１２において、α，β
に対するΔＧｐの最大値をゲートフィンガー長を最適に
選んで求めた図である。α／βの大きさとゲートフィン
ガー長Ｌｗの最適化によりΔＧｐを正の値にできるの
で、利得上昇が実現できる。

【００３１】

【実施例】本発明による定在波効果を有効に使える実施
例を図５に示す。ドープ量を3.0×１０１７（１／c
m³）、厚さ０.１３μｍのチャネル層をエピ成長で形成
し、ゲート長が０.５μｍ 、マッシュルーム型のゲート
電極断面形状を有する図６に示した従来の高周波高出力
素子において、ゲート長は同一であるが、ゲート電極上
部の幅を３分の１に狭め、ゲート電極の厚さを３.６倍
厚くする。

【００３２】本実施例によれば、断面積が１.２倍に広
がり、Ｒは４.２から３.５（Ω／100μｍ）に小さくで
き、ゲート電極断面の幅が小さくなったことで、Ｌは
６.５ から９.１(ｐＨ／１００μｍ)と大きくなること
で、αが０.１７から０.１４(Ｎｐ／１００μｍ）、β
が０.１８８から０.１８５(rad／１００μｍ）になり、
α／βは０.９から０.７６（Ｎｐ／rad）にできる。

【００３３】図７は、本実施例における数１２のゲート
フィンガー長特性を示したものである。ゲートフィンガ
ー長を４００μｍにすることで、ΔＧｐが０ｄＢを越
え、最大値が得られるので、定在波効果による半導体素
子の高利得化が期待できる。

【００３４】

【発明の効果】本発明によれば、ゲート電極を分布定数
線路としてあつかい、α／βが０.８（Ｎｐ／rad）以下
となるゲート電極構造とゲートフィンガー長の最適化す
ることで利得向上が期待できるので、高出力高利得が実
現できる。

【図面の簡単な説明】

【図１】伝搬定数と利得上昇量の関係を示した特性図。

【図２】分布定数線路の等価回路図。

【図３】ゲートフィンガー長Ｌｗを持つＦＥＴの斜視
図。

【図４】図２に示したＦＥＴをｎ分割した小ＦＥＴの等
価回路図。

【図５】本発明の定在波効果を有効に使うための伝搬定
数を最適化したゲート電極の断面図。

【図６】従来のゲート構造の断面図。

【図７】本発明の実施例における利得変化と従来構造で
の利得変化を示した説明図。

【図８】従来の高出力高利得半導体素子の平面パターン
を示した説明図。

【符号の説明】

１…チャネル空乏層、２…ゲートフィンガー長Ｌｗ／ｎ
を持つ小ＦＥＴ、３…ゲート電極、４…ソース電極、５
…チャネル層、６…負荷抵抗ＲＬ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】動作状態にある半導体素子のゲート電極を
   分布定数線路と扱い、前記ゲート電極の特性インピーダ
   ンスＺ０，伝搬定数γ（＝α＋ｊβ），ゲートフィンガ
   ー長Ｌｗを用いて表せる入力インピーダンスＺ０×coth
   γＬｗを五つの異なる周波数で測定することにより求ま
   る数２で示される減衰定数αと数３で示される位相定数
   βとを有する分布定数線路と考えたゲート電極におい
   て、α／βが０.８(Ｎｐ／rad)以下となるゲート電極を
   特徴とする定在波効果による高周波高出力半導体素子。
2. 【請求項２】請求項１において、ゲート電極の一端から
   ゲートフィンガー長方向の距離をＸとした時、ｖ０×co
   shγ(Ｌｗ−Ｘ)／coshγＬｗで示されるゲート電極の電
   圧分布の実数部を三つの異なる点で測定することにより
   求まる数２で示される減衰定数αと数３で示される位相
   定数βとを有する分布定数線路と考えたゲート電極で、
   α／βが０.８（Ｎｐ／rad）以下となるゲート電極を設
   けた定在波効果による高周波高出力半導体素子。