JPH05243729A - Manufacture of through-hole wiring board - Google Patents

Manufacture of through-hole wiring board

Info

Publication number
JPH05243729A
JPH05243729A JP4546492A JP4546492A JPH05243729A JP H05243729 A JPH05243729 A JP H05243729A JP 4546492 A JP4546492 A JP 4546492A JP 4546492 A JP4546492 A JP 4546492A JP H05243729 A JPH05243729 A JP H05243729A
Authority
JP
Japan
Prior art keywords
resist
hole
sheet
main surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4546492A
Other languages
Japanese (ja)
Inventor
Satoshi Sekimoto
敏 関本
Shoichi Higuchi
庄一 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP4546492A priority Critical patent/JPH05243729A/en
Publication of JPH05243729A publication Critical patent/JPH05243729A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a metal film from melting at the edge part of a through hole in an etching process by sticking a first sheet to a first principal plane, when a resist is given to a second principal plane, by closing one end face of the through hole and by positioning the closed end face down. CONSTITUTION:A first sheet 16 is stuck to a first principal plane 12. The first sheet 16 closes one end face of a through hole 11. Next, after a second principal plane 13 is directed upward and a resist 17 is given to the second principal plane 13 and the inner peripheral face of the through hole 11, the resist 17 is dried and the first sheet 16 is separated from the first principal plane 12. Subsequently, a second sheet 18 is stuck to the second principal plane 13 via the resist 17. Thereafter, the first principal plane 12 is directed upward and a resist 19 is given to the first principal plane 12 and the inner peripheral face of the through hole 11. Then, after the resist 19 is exposed and developed, the resists 17, 19 are subjected to post baking. After that, the resists 17, 18 are removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、パターニングされた
金属薄膜による配線導体を備えるスルーホール配線基板
の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a through-hole wiring board having a wiring conductor made of a patterned metal thin film.

【0002】[0002]

【従来の技術】この種のスルーホール配線基板は、たと
えば、マイクロ波用ストリップライン素子に使用され
る。このマイクロ波用ストリップライン素子では、基板
の一方主面にパターニングされた金属薄膜が形成され、
他方主面には、アース導体とするため、全面にわたって
金属薄膜が形成されている。基板の一方主面にある金属
薄膜をパターニングするには、一般に、フォトリソグラ
フィが用いられる。
2. Description of the Related Art This kind of through hole wiring board is used, for example, in a microwave strip line element. In this microwave stripline device, a patterned metal thin film is formed on one main surface of the substrate,
On the other main surface, a metal thin film is formed over the entire surface to serve as a ground conductor. Photolithography is generally used to pattern a metal thin film on one main surface of a substrate.

【0003】図2を参照して、従来のスルーホール配線
基板の製造方法について説明する。まず、図2(a)に
示すように、スルーホール1が設けられかつ両主面2お
よび3ならびにスルーホール1の内周面に金属薄膜4が
形成された基板5が用意される。
A conventional method for manufacturing a through-hole wiring board will be described with reference to FIG. First, as shown in FIG. 2A, a substrate 5 having a through hole 1 and a metal thin film 4 formed on both main surfaces 2 and 3 and an inner peripheral surface of the through hole 1 is prepared.

【0004】次いで、図2(b)に示すように、金属薄
膜4を覆うように、基板5の両主面2および3ならびに
スルーホール1の内周面にレジスト6が付与される。こ
のレジスト6の付与は、基板5をレジスト浴に浸漬した
り、ロールコータを用いたりして行なわれる。
Next, as shown in FIG. 2B, a resist 6 is applied to both main surfaces 2 and 3 of the substrate 5 and the inner peripheral surface of the through hole 1 so as to cover the metal thin film 4. The application of the resist 6 is performed by immersing the substrate 5 in a resist bath or using a roll coater.

【0005】次に、図2(c)に示すように、基板5の
第1の主面2上にあるレジスト6に対して、露光および
現像が実施され、レジスト6の一部が得ようとするパタ
ーンに応じて除去される。
Next, as shown in FIG. 2C, the resist 6 on the first main surface 2 of the substrate 5 is exposed and developed to obtain a part of the resist 6. Are removed according to the pattern.

【0006】次いで、図2(d)に示すように、基板5
の第1の主面2上にある金属薄膜4に対してエッチング
が実施され、レジスト6のパターンに応じて金属薄膜4
がパターニングされる。
Next, as shown in FIG. 2D, the substrate 5
The metal thin film 4 on the first main surface 2 of the is etched, and the metal thin film 4 is formed according to the pattern of the resist 6.
Is patterned.

【0007】その後、図示しないが、残ったレジスト6
が除去される。このようにして、基板5の第1の主面2
上には、パターニングされた金属薄膜4が形成され、基
板5の第2の主面3上では、すべての金属薄膜4が残さ
れ、これら第1および第2の主面2および3にそれぞれ
形成された金属薄膜4がスルーホール1内の金属薄膜4
によって電気的に接続された、スルーホール配線基板が
得られる。
Thereafter, although not shown, the remaining resist 6
Are removed. In this way, the first major surface 2 of the substrate 5 is
A patterned metal thin film 4 is formed thereon, and on the second main surface 3 of the substrate 5, all the metal thin films 4 are left and formed on these first and second main surfaces 2 and 3, respectively. The metal thin film 4 formed is the metal thin film 4 in the through hole 1.
A through-hole wiring board electrically connected by is obtained.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上述し
た図2(b)のステップにおいて、レジスト6は、スル
ーホール1のない部分では、均一な膜厚で形成されるこ
とが可能であるが、特に、スルーホール1のエッジ部分
では、その厚みが薄くなったり、さらに極端な場合に
は、金属薄膜4がむき出しになったりすることがある。
図2(b)ならびに以後の(c)および(d)では、こ
のような不都合が生じた場合の様子が示されている。
However, in the step of FIG. 2 (b) described above, the resist 6 can be formed with a uniform film thickness in the portion where the through hole 1 is not formed. At the edge portion of the through hole 1, the thickness thereof may be thin, or in extreme cases, the metal thin film 4 may be exposed.
FIG. 2B and the following (c) and (d) show a situation in which such an inconvenience occurs.

【0009】上述のように、レジスト6がスルーホール
1のエッジ部分において十分な膜厚を有していない場合
には、図2(d)のステップにおいて、金属薄膜4が、
不所望にも、スルーホール1のエッジ部分においてエッ
チングされることがあり、これによって、金属薄膜4の
剥がれや欠損が生じ、スルーホール1を介しての電気的
導通の抵抗が増大するなどの電気的特性の劣化、または
スルーホール1を介しての電気的導通が絶たれるなどの
問題を招いていた。
As described above, when the resist 6 does not have a sufficient film thickness at the edge portion of the through hole 1, in the step of FIG.
Undesirably, the edge portion of the through hole 1 may be etched, which may cause peeling or loss of the metal thin film 4 and increase the resistance of electrical conduction through the through hole 1. However, there is a problem in that the electrical characteristics are deteriorated or the electrical conduction through the through hole 1 is cut off.

【0010】それゆえに、この発明の目的は、上述した
ような問題を解決し得る、スルーホール配線基板の製造
方法を提供しようとすることである。
Therefore, an object of the present invention is to provide a method of manufacturing a through-hole wiring board which can solve the above-mentioned problems.

【0011】[0011]

【課題を解決するための手段】この発明は、上述した技
術的課題を解決するため、次のようなステップを備える
ことを特徴としている。
The present invention is characterized by the following steps in order to solve the above-mentioned technical problems.

【0012】まず、スルーホールが設けられかつ両主面
およびスルーホールの内周面に金属薄膜が形成された基
板が用意される。次いで、この基板の第1の主面に第1
のシートが貼られる。次に、基板の第2の主面を上方に
向けて、この第2の主面およびスルーホールの内周面に
レジストが付与される。次いで、第1のシートを第1の
主面から剥がすとともに、基板の第2の主面にレジスト
を介して第2のシートが貼られる。次に、基板の第1の
主面およびスルーホールの内周面にレジストが付与され
る。このようにして、レジストが付与された後、基板の
第1の主面上のレジストが得ようとするパターンに応じ
て除去され、基板の第1の主面上の金属薄膜がエッチン
グによりパターニングされる。
First, there is prepared a substrate having through holes and a metal thin film formed on both main surfaces and the inner peripheral surfaces of the through holes. Then, on the first main surface of the substrate, a first
Sheet is pasted. Next, with the second main surface of the substrate facing upward, a resist is applied to the second main surface and the inner peripheral surface of the through hole. Then, the first sheet is peeled off from the first main surface, and the second sheet is attached to the second main surface of the substrate via the resist. Next, a resist is applied to the first main surface of the substrate and the inner peripheral surface of the through hole. In this way, after the resist is applied, the resist on the first main surface of the substrate is removed according to the pattern to be obtained, and the metal thin film on the first main surface of the substrate is patterned by etching. It

【0013】[0013]

【作用】この発明において、第2の主面にレジストを付
与する場合、第1のシートが第1の主面に貼られ、スル
ーホールの一方端面が閉じられ、この閉じられた端面が
下方に位置するようにされるので、レジストは、第1の
シートによって閉じられたスルーホールの端面に溜まる
状態となる。したがって、スルーホールの第1の主面側
のエッジ部分には、十分な厚みをもってレジストが形成
されるようになる。また、第2の主面側にあっては、エ
ッチング時において、第2のシートによって覆われる。
In the present invention, when resist is applied to the second main surface, the first sheet is attached to the first main surface, one end surface of the through hole is closed, and the closed end surface is moved downward. Since it is positioned, the resist is in a state of collecting on the end face of the through hole closed by the first sheet. Therefore, the resist is formed with a sufficient thickness at the edge portion of the through hole on the first main surface side. The second main surface side is covered with the second sheet during etching.

【0014】[0014]

【発明の効果】したがって、この発明によれば、金属薄
膜がスルーホールのエッジ部分においてレジストおよび
第2のシートにより十分に保護されるので、エッチング
工程において、金属薄膜がスルーホールのエッジ部分に
おいて溶けることがない。その結果、金属薄膜が、不所
望にも、剥がれたり、欠損を生じたりすることがなく、
スルーホールを介しての電気的導通において、断線や抵
抗値の増大等が生じることが防止され、得られたスルー
ホール配線基板の性能が向上かつ安定するとともに、ス
ルーホール配線基板の製造の歩留を向上させることがで
きる。
According to the present invention, therefore, the metal thin film is sufficiently protected by the resist and the second sheet at the edge portion of the through hole, so that the metal thin film is melted at the edge portion of the through hole in the etching process. Never. As a result, the metal thin film does not undesirably peel off or become defective,
In electrical conduction through the through-hole, disconnection and increase of resistance value are prevented, the performance of the obtained through-hole wiring board is improved and stabilized, and the yield of manufacturing the through-hole wiring board is improved. Can be improved.

【0015】[0015]

【実施例】図1には、この発明の一実施例が示されてい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 shows an embodiment of the present invention.

【0016】まず、図1(a)に示すように、スルーホ
ール11が設けられかつ両主面12および13ならびに
スルーホール11の内周面に金属薄膜14が形成された
基板15が用意される。この基板15は、前述の図2
(a)に示した従来の基板5と同様の構成を有してい
る。基板15は、たとえばアルミナから構成され、金属
薄膜14は、たとえば金によって構成される。
First, as shown in FIG. 1A, a substrate 15 having a through hole 11 and a metal thin film 14 formed on both main surfaces 12 and 13 and an inner peripheral surface of the through hole 11 is prepared. . This substrate 15 is the same as that shown in FIG.
It has the same structure as the conventional substrate 5 shown in FIG. The substrate 15 is made of alumina, for example, and the metal thin film 14 is made of gold, for example.

【0017】次に、図1(b)に示すように、基板15
の第1の主面12に第1のシート16が貼られる。この
第1のシート16には、好ましくは、粘着シートが用い
られる。なお、粘着シートに代えて、別に用意された接
着剤により第1のシート16を基板15に貼るようにし
てもよい。第1のシート16は、スルーホール11の一
方端面を閉じている。
Next, as shown in FIG. 1B, the substrate 15
The first sheet 16 is attached to the first main surface 12 of the. An adhesive sheet is preferably used for the first sheet 16. Instead of the adhesive sheet, the first sheet 16 may be attached to the substrate 15 with an adhesive prepared separately. The first sheet 16 has one end surface of the through hole 11 closed.

【0018】次に、図1(c)に示すように、基板15
の第2の主面13を上方に向けて、この第2の主面13
およびスルーホール11の内周面にレジスト17が付与
される。このレジスト17の付与には、スピンコータが
有利に用いられる。レジスト17が付与された後、レジ
スト17は、自然乾燥または50〜70℃といった低温
でオーブン乾燥される。これによって、基板15とレジ
スト17との密着力が上げられ、後で実施される第1の
シート16の剥離に際して、レジスト17が第1のシー
ト16に伴われて剥離されないようにされる。なお、第
1のシート16として、耐熱性のあるものを用いれば、
レジスト16は、80〜100℃の温度でプリベイクさ
れることができる。
Next, as shown in FIG. 1C, the substrate 15
The second main surface 13 of the
A resist 17 is applied to the inner peripheral surface of the through hole 11. A spin coater is advantageously used to apply the resist 17. After the resist 17 is applied, the resist 17 is naturally dried or oven dried at a low temperature of 50 to 70 ° C. As a result, the adhesion between the substrate 15 and the resist 17 is increased, and the resist 17 is prevented from being peeled off by the first sheet 16 when the first sheet 16 is peeled off later. If a heat-resistant material is used as the first sheet 16,
The resist 16 can be pre-baked at a temperature of 80 to 100 ° C.

【0019】次に、図1(d)に示すように、第1のシ
ート16が、基板15の第1の主面12から剥がされ
る。
Next, as shown in FIG. 1D, the first sheet 16 is peeled from the first main surface 12 of the substrate 15.

【0020】次いで、図1(e)に示すように、基板1
5の第2の主面13にレジスト17を介して第2のシー
ト18が貼られる。なお、図1(d)に示した第1のシ
ート16を剥がすステップと図1(e)に示した第2の
シート18を貼るステップとは、いずれが先に実施され
てもよい。第2のシート18も、好ましくは、粘着シー
トから構成される。
Then, as shown in FIG. 1 (e), the substrate 1
The second sheet 18 is attached to the second main surface 13 of No. 5 via the resist 17. Either of the step of peeling the first sheet 16 shown in FIG. 1D and the step of sticking the second sheet 18 shown in FIG. 1E may be performed first. The second sheet 18 is also preferably made of an adhesive sheet.

【0021】次に、同じく図1(e)に示すように、好
ましくは基板15の第1の主面12を上方に向けて、こ
の第1の主面12およびスルーホール11の内周面にレ
ジスト19が付与される。レジスト19の付与には、前
述したレジスト17の場合と同様、スピンコータが有利
に用いられる。また、付与されたレジスト19は、レジ
スト17と同様、乾燥される。
Next, as also shown in FIG. 1 (e), preferably, the first main surface 12 of the substrate 15 is directed upward, and the first main surface 12 and the inner peripheral surfaces of the through holes 11 are formed. Resist 19 is applied. A spin coater is advantageously used to apply the resist 19, as in the case of the resist 17 described above. Further, the applied resist 19 is dried similarly to the resist 17.

【0022】次に、図1(f)に示すように、基板15
の第1の主面12上のレジスト19に対して、露光およ
び現像が実施され、レジスト19が、得ようとするパタ
ーンに応じて除去される。その後、レジスト17および
19は、ポストベイキングされる。なお、第2のシート
18としては、このようなポストベイキングに耐える耐
熱性を有するものを用いるのが好ましい。
Next, as shown in FIG. 1 (f), the substrate 15
The resist 19 on the first main surface 12 is exposed and developed, and the resist 19 is removed according to the pattern to be obtained. After that, the resists 17 and 19 are post-baked. As the second sheet 18, it is preferable to use a sheet having heat resistance to withstand such post baking.

【0023】次に、図1(g)に示すように、基板15
の第1の主面12上の金属薄膜14に対してエッチング
が適用され、レジスト19のパターンに応じてパターニ
ングされる。このとき、第2のシート18が基板15の
第2の主面13側に貼られているので、この第2の主面
13側においては、エッチャントに対して完璧に保護さ
れることになる。
Next, as shown in FIG.
Etching is applied to the metal thin film 14 on the first main surface 12 of and the resist 19 is patterned according to the pattern of the resist 19. At this time, since the second sheet 18 is attached to the second main surface 13 side of the substrate 15, the second main surface 13 side is perfectly protected against the etchant.

【0024】次いで、図示しないが、第2のシート18
が剥離され、レジスト17および18が除去される。
Next, although not shown, the second sheet 18
Is removed and the resists 17 and 18 are removed.

【0025】このようにして、金属薄膜14が、基板1
5の第1の主面12側ではパターニングされ、第2の主
面13側では全面にわたって残り、これらの金属薄膜1
4がスルーホール11内の金属薄膜14によって電気的
に導通された、スルーホール配線基板が得られる。
In this way, the metal thin film 14 becomes the substrate 1
5 is patterned on the first main surface 12 side and remains on the entire second main surface 13 side.
A through-hole wiring board in which 4 is electrically connected by the metal thin film 14 in the through-hole 11 is obtained.

【0026】なお、図1(e)のステップにおいて貼ら
れた第2のシート18が、耐熱性を有していない場合に
は、図1(f)のステップ後のポストベイキングにおい
て、この第2のシート18を剥がし、図1(g)のステ
ップにおいて、再び第2のシート18を貼るようにすれ
ばよい。
If the second sheet 18 attached in the step of FIG. 1 (e) does not have heat resistance, the second sheet 18 in the step of FIG. 1 (f) is post-baked. The sheet 18 may be peeled off, and the second sheet 18 may be attached again in the step of FIG.

【0027】また、上述した実施例では、金属薄膜14
の第2の主面13側に形成される部分が、全面的に残
り、アース導体として働くようにされたが、このような
第2の主面13側においても、金属薄膜14がパターニ
ングされてもよい。
Further, in the above-mentioned embodiment, the metal thin film 14 is used.
The portion formed on the side of the second main surface 13 of the above was left entirely so as to function as a ground conductor. The metal thin film 14 is also patterned on the side of the second main surface 13 as described above. Good.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例に含まれるステップを順次
示す断面図である。
FIG. 1 is a sectional view sequentially showing steps included in one embodiment of the present invention.

【図2】従来のスルーホール配線基板の製造方法に含ま
れるステップを順次示す断面図である。
2A to 2D are cross-sectional views sequentially showing steps included in a conventional method of manufacturing a through-hole wiring board.

【符号の説明】[Explanation of symbols]

11 スルーホール 12 第1の主面 13 第2の主面 14 金属薄膜 15 基板 16 第1のシート 17,19 レジスト 18 第2のシート 11 Through Hole 12 First Main Surface 13 Second Main Surface 14 Metal Thin Film 15 Substrate 16 First Sheet 17, 19 Resist 18 Second Sheet

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 スルーホールが設けられかつ両主面およ
びスルーホールの内周面に金属薄膜が形成された基板を
用意し、 前記基板の第1の主面に第1のシートを貼り、 前記基板の第2の主面を上方に向けて、この第2の主面
およびスルーホールの内周面にレジストを付与し、 前記第1のシートを前記第1の主面から剥がすととも
に、前記基板の第2の主面に前記レジストを介して第2
のシートを貼り、 前記基板の第1の主面およびスルーホールの内周面にレ
ジストを付与し、 前記基板の第1の主面上のレジストを得ようとするパタ
ーンに応じて除去し、 前記基板の第1の主面上の金属薄膜をエッチングにより
パターニングする、 各工程を備える、スルーホール配線基板の製造方法。
1. A substrate having a through hole and a metal thin film formed on both main surfaces and an inner peripheral surface of the through hole is prepared, and a first sheet is attached to a first main surface of the substrate, With the second main surface of the substrate facing upward, a resist is applied to the second main surface and the inner peripheral surface of the through hole, the first sheet is peeled from the first main surface, and the substrate On the second main surface of the
A sheet is applied, resist is applied to the first main surface of the substrate and the inner peripheral surface of the through hole, and the resist on the first main surface of the substrate is removed according to the pattern to be obtained, A method of manufacturing a through-hole wiring board, comprising the steps of patterning a metal thin film on the first main surface of the board by etching.
JP4546492A 1992-03-03 1992-03-03 Manufacture of through-hole wiring board Withdrawn JPH05243729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4546492A JPH05243729A (en) 1992-03-03 1992-03-03 Manufacture of through-hole wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4546492A JPH05243729A (en) 1992-03-03 1992-03-03 Manufacture of through-hole wiring board

Publications (1)

Publication Number Publication Date
JPH05243729A true JPH05243729A (en) 1993-09-21

Family

ID=12720097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4546492A Withdrawn JPH05243729A (en) 1992-03-03 1992-03-03 Manufacture of through-hole wiring board

Country Status (1)

Country Link
JP (1) JPH05243729A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218750A (en) * 2007-03-05 2008-09-18 Fujifilm Corp Device and method for forming resist film
EP3112935A1 (en) * 2008-08-29 2017-01-04 Suss MicroTec Lithography GmbH Process for realising a resist coating in a recess on the surface of a substrate, in particular a wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218750A (en) * 2007-03-05 2008-09-18 Fujifilm Corp Device and method for forming resist film
EP3112935A1 (en) * 2008-08-29 2017-01-04 Suss MicroTec Lithography GmbH Process for realising a resist coating in a recess on the surface of a substrate, in particular a wafer

Similar Documents

Publication Publication Date Title
US4964947A (en) Method of manufacturing double-sided wiring substrate
US5051811A (en) Solder or brazing barrier
JP2001257227A (en) Method of manufacturing semiconductor device
JPH05243729A (en) Manufacture of through-hole wiring board
JPH0513933A (en) Conductor pattern of printed wiring board and formation thereof
JP3339387B2 (en) Method for manufacturing TAB tape
US4827610A (en) Method of creating solder or brazing barriers
JP2004087657A (en) Tab tape, method for manufacturing the same, and semiconductor device using the same
JP2871437B2 (en) Lead frame manufacturing method
JP2929882B2 (en) Carrier tape for semiconductor device and method of manufacturing the same
JPS5815242A (en) Manufacture of semiconductor device
JPH02285659A (en) Semiconductor device
JPS6056237B2 (en) Base layer structure of plating film
JPH01255246A (en) Manufacture of semiconductor device
JPH0795556B2 (en) Tape carrier manufacturing method
JPH05308182A (en) Manufacture of film circuit board
JPH08335635A (en) Air bridge structure and air bridge formation method
JPH05218212A (en) Manufacture of semiconductor device
JPH0240232B2 (en)
JPH03257822A (en) Manufacture of semiconductor device
JPH01119042A (en) Manufacture of semiconductor device
JPH0479213A (en) Manufacture of semiconductor device
JPS63150944A (en) Manufacture of semiconductor device
JPH01128493A (en) Manufacture of multilayer interconnection substrate
JPH0298188A (en) Manufacture of circuit board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518