JPH05241988A - マイコン使用機器の解析装置及びその方法 - Google Patents
マイコン使用機器の解析装置及びその方法Info
- Publication number
- JPH05241988A JPH05241988A JP4043236A JP4323692A JPH05241988A JP H05241988 A JPH05241988 A JP H05241988A JP 4043236 A JP4043236 A JP 4043236A JP 4323692 A JP4323692 A JP 4323692A JP H05241988 A JPH05241988 A JP H05241988A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- analysis
- microcomputer
- equipment
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータ使用機器の解析、診断
に関し、特に動作中の機器内部のＲＡＭデータを正確に
把握可能な前記機器の解析装置およびその方法を提供す
ることを目的とする。 【構成】 機器を構成する少なくも１つの処理手段３1
〜３n と機器内部のＲＡＭ１の所定のアドレスとを指定
するための入力手段５、前記入力手段５からの指示を所
定のデータとして送信しそれに対する応答を出力し若し
くはその解析後に出力する解析手段４、前記解析手段４
からの出力を表示するための表示手段６、そして前記解
析手段４から送信された所定のデータを受信し前記指定
された各処理手段３1 〜３n の実行後直ちに前記指定さ
れたＲＡＭ１の記憶データを前記解析手段４へ送出する
診断手段２から構成する。
に関し、特に動作中の機器内部のＲＡＭデータを正確に
把握可能な前記機器の解析装置およびその方法を提供す
ることを目的とする。 【構成】 機器を構成する少なくも１つの処理手段３1
〜３n と機器内部のＲＡＭ１の所定のアドレスとを指定
するための入力手段５、前記入力手段５からの指示を所
定のデータとして送信しそれに対する応答を出力し若し
くはその解析後に出力する解析手段４、前記解析手段４
からの出力を表示するための表示手段６、そして前記解
析手段４から送信された所定のデータを受信し前記指定
された各処理手段３1 〜３n の実行後直ちに前記指定さ
れたＲＡＭ１の記憶データを前記解析手段４へ送出する
診断手段２から構成する。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ使
用機器の解析、診断に関し、特に車載用の電子機器等に
搭載されるマイクロコンピュータ内部の動作状況の解
析、診断に適合した機器の解析、診断ツールに関するも
のである。
用機器の解析、診断に関し、特に車載用の電子機器等に
搭載されるマイクロコンピュータ内部の動作状況の解
析、診断に適合した機器の解析、診断ツールに関するも
のである。
【０００２】
【従来の技術】現在、マイクロコンピュータは家庭用か
ら産業用まであらゆる分野の機器等において広く使わ
れ、特に、近年は機器の小型化若しくは低コスト化を目
的として種々の機能を１つのチップ上に集積したいわゆ
るワンチップマイクロコンピュータが使用されている。
上記車載用電子機器においても通信機能等を有するワン
チップマイクロコンピュータが使用されている。マイク
ロコンピュータを使用した機器を開発するにはその機器
の仕様に適合したソフトウェアの開発が必要であり、そ
のため、前記ソフトウェア開発時におけるソフトウェア
のチェックや最終製品の不具合等の検証に前記機器のた
めの解析、診断ツールが用いられる。
ら産業用まであらゆる分野の機器等において広く使わ
れ、特に、近年は機器の小型化若しくは低コスト化を目
的として種々の機能を１つのチップ上に集積したいわゆ
るワンチップマイクロコンピュータが使用されている。
上記車載用電子機器においても通信機能等を有するワン
チップマイクロコンピュータが使用されている。マイク
ロコンピュータを使用した機器を開発するにはその機器
の仕様に適合したソフトウェアの開発が必要であり、そ
のため、前記ソフトウェア開発時におけるソフトウェア
のチェックや最終製品の不具合等の検証に前記機器のた
めの解析、診断ツールが用いられる。
【０００３】図４には従来のマイクロコンピュータを使
用した機器解析のための構成例が図式的に示されてい
る。図において、点線で囲まれた２２はマイクロコンピ
ュータ１１を使用した機器部を示しており、また点線で
囲まれた２３は前記機器部２２を解析、診断するための
解析部を示している。なお、前記解析部２３はある電子
機器等の内部に例えばその機器の解析、診断部として機
器と一体になって組み込まれていてもよいし、また別個
の解析ツールであってもよい。
用した機器解析のための構成例が図式的に示されてい
る。図において、点線で囲まれた２２はマイクロコンピ
ュータ１１を使用した機器部を示しており、また点線で
囲まれた２３は前記機器部２２を解析、診断するための
解析部を示している。なお、前記解析部２３はある電子
機器等の内部に例えばその機器の解析、診断部として機
器と一体になって組み込まれていてもよいし、また別個
の解析ツールであってもよい。
【０００４】その動作を説明すると、一方の端子が接地
され他方の端子がプルアップ抵抗１９1 〜１９n によっ
て電源電圧Ｖｃｃに接続されたスイッチ２０1 〜２０n
（ｎは一般に８又は１６）によって例えば８ビット（ｎ
＝８）のＲＡＭ(Random Access Memory)アドレスが指定
される。このＲＡＭアドレスは前記機器部２２で使用さ
れる後述のワンチップマイクロコンピュータ１１内部の
ＲＡＭアドレスである。前記設定されたＲＡＭアドレス
はバッファ回路１７を介してマイクロコンピュータ１６
の入力ポートに与えられ、マイクロコンピュータ１６は
前記ＲＡＭアドレスをシリアル出力ポート（ＳＯ）及び
出力バッファ回路１４を介して前記機器部２２へ送信す
る。
され他方の端子がプルアップ抵抗１９1 〜１９n によっ
て電源電圧Ｖｃｃに接続されたスイッチ２０1 〜２０n
（ｎは一般に８又は１６）によって例えば８ビット（ｎ
＝８）のＲＡＭ(Random Access Memory)アドレスが指定
される。このＲＡＭアドレスは前記機器部２２で使用さ
れる後述のワンチップマイクロコンピュータ１１内部の
ＲＡＭアドレスである。前記設定されたＲＡＭアドレス
はバッファ回路１７を介してマイクロコンピュータ１６
の入力ポートに与えられ、マイクロコンピュータ１６は
前記ＲＡＭアドレスをシリアル出力ポート（ＳＯ）及び
出力バッファ回路１４を介して前記機器部２２へ送信す
る。
【０００５】また、マイクロコンピュータ１６は前記送
信に対する応答として、前記機器部２２から前記ＲＡＭ
アドレスに記憶されているデータを入力バッファ回路１
５を介してシリアル入力ポート（ＳＩ）で受信する。そ
の受信データは直接若しくはそのデータ解析がなされた
後に出力ポートからバッファ回路１８に与えられる。バ
ッファ回路１８の出力側は発光ダイオード２１1 〜２１
n （ｎは一般に８又は１６）のカソードに接続され、そ
れらのアノード側はそれぞれ電流制限用の抵抗２２1 〜
２２n を介して電源電圧Ｖｃｃに接続される。従って、
前記バッファ回路１８の出力が低レベルの時にその出力
に対応する前記発光ダイオード２１1 〜２１n が点灯
し、前記受信データ若しくはその解析結果が表示され
る。
信に対する応答として、前記機器部２２から前記ＲＡＭ
アドレスに記憶されているデータを入力バッファ回路１
５を介してシリアル入力ポート（ＳＩ）で受信する。そ
の受信データは直接若しくはそのデータ解析がなされた
後に出力ポートからバッファ回路１８に与えられる。バ
ッファ回路１８の出力側は発光ダイオード２１1 〜２１
n （ｎは一般に８又は１６）のカソードに接続され、そ
れらのアノード側はそれぞれ電流制限用の抵抗２２1 〜
２２n を介して電源電圧Ｖｃｃに接続される。従って、
前記バッファ回路１８の出力が低レベルの時にその出力
に対応する前記発光ダイオード２１1 〜２１n が点灯
し、前記受信データ若しくはその解析結果が表示され
る。
【０００６】機器部２２の側では、前記解析部２３から
送信されたＲＡＭアドレスデータが入力バッファ回路１
２を介してマイクロコンピュータ１１のシリアル入力ポ
ート（ＳＩ）で受信される。機器部２２のマイクロコン
ピュータ１１には前述のように小型化、低コスト化の目
的からワンチップマイクロコンピュータが使用され、従
って、この場合には前記ＲＡＭアドレスはワンチップマ
イクロコンピュータに内蔵されたいわゆる内部ＲＡＭの
アドレスである。マイクロコンピュータ１１は以下で述
べる条件で前記受信したＲＡＭアドレスの記憶データを
シリアル出力ポート（ＳＯ）から出力バッファ回路１３
を介して前記解析部２３へ送信する。
送信されたＲＡＭアドレスデータが入力バッファ回路１
２を介してマイクロコンピュータ１１のシリアル入力ポ
ート（ＳＩ）で受信される。機器部２２のマイクロコン
ピュータ１１には前述のように小型化、低コスト化の目
的からワンチップマイクロコンピュータが使用され、従
って、この場合には前記ＲＡＭアドレスはワンチップマ
イクロコンピュータに内蔵されたいわゆる内部ＲＡＭの
アドレスである。マイクロコンピュータ１１は以下で述
べる条件で前記受信したＲＡＭアドレスの記憶データを
シリアル出力ポート（ＳＯ）から出力バッファ回路１３
を介して前記解析部２３へ送信する。
【０００７】図５には前記マイクロコンピュータ１１に
おける従来の解析処理フローが図式的に描かれており、
それはワンチップマイクロコンピュータ等のファームウ
ェアで通常用いられる簡易なループ状のメインルーチン
として描かれている。図において、ステップＳ３１は電
源投入時やリセット信号入力時に行われる初期設定処理
である。ステップＳ３１以降で通常のメインルーチンに
入り、略一定周期でループ状に種々の処理（処理Ａ（Ｓ
３２）−＞処理Ｃ（Ｓ３４）−＞ステップ３５（−＞ス
テップ３６））が繰り返し実行される。図の処理Ｂ（Ｓ
３３）はいわゆる割り込み処理を示しており、従って、
処理Ｂに関する限りどの時点でその処理が発生するかを
特定することはできない。
おける従来の解析処理フローが図式的に描かれており、
それはワンチップマイクロコンピュータ等のファームウ
ェアで通常用いられる簡易なループ状のメインルーチン
として描かれている。図において、ステップＳ３１は電
源投入時やリセット信号入力時に行われる初期設定処理
である。ステップＳ３１以降で通常のメインルーチンに
入り、略一定周期でループ状に種々の処理（処理Ａ（Ｓ
３２）−＞処理Ｃ（Ｓ３４）−＞ステップ３５（−＞ス
テップ３６））が繰り返し実行される。図の処理Ｂ（Ｓ
３３）はいわゆる割り込み処理を示しており、従って、
処理Ｂに関する限りどの時点でその処理が発生するかを
特定することはできない。
【０００８】前記メインルーチンのループ動作を具体的
に説明するために、例えば、処理Ａをワンチップマイク
ロコンピュータ１１に接続された各種制御対象の状態を
モニタするための処理、処理Ｃは前記モニタに従って前
記各種制御対象を操作するための処理、そして処理Ｂを
前述したＲＡＭアドレスデータを受信しそのデータの内
容を解析するための処理と仮定する。通常のループ動作
においては前記制御対象の状態確認（処理Ａ）とそれに
従った前記制御対象への操作（処理Ｃ）とが繰り返し実
行される。その動作中に前記割り込み処理Ｂが発生する
と前述した受信データが解析され、それによって例えば
送信するための内部ＲＡＭアドレスが設定されそして送
信要求フラグＦが立てられる（Ｆ＝１）。前記割り込み
処理Ｂが終了すると図では前述した次の処理Ｃが通常通
り行われる。ステップＳ３５では前記送信要求フラグＦ
が判断され、前記送信フラグＦ＝１の場合にステップＳ
３６を実行し、Ｆ＝０の場合には処理Ａ（Ｓ３２）へ戻
る。ステップＳ３６では前記設定された内部ＲＡＭアド
レスの記憶データを前述した解析部２３（図４）へ送信
し、その終了後に前記送信フラグをＦ＝０として処理Ａ
（Ｓ３２）に戻る。
に説明するために、例えば、処理Ａをワンチップマイク
ロコンピュータ１１に接続された各種制御対象の状態を
モニタするための処理、処理Ｃは前記モニタに従って前
記各種制御対象を操作するための処理、そして処理Ｂを
前述したＲＡＭアドレスデータを受信しそのデータの内
容を解析するための処理と仮定する。通常のループ動作
においては前記制御対象の状態確認（処理Ａ）とそれに
従った前記制御対象への操作（処理Ｃ）とが繰り返し実
行される。その動作中に前記割り込み処理Ｂが発生する
と前述した受信データが解析され、それによって例えば
送信するための内部ＲＡＭアドレスが設定されそして送
信要求フラグＦが立てられる（Ｆ＝１）。前記割り込み
処理Ｂが終了すると図では前述した次の処理Ｃが通常通
り行われる。ステップＳ３５では前記送信要求フラグＦ
が判断され、前記送信フラグＦ＝１の場合にステップＳ
３６を実行し、Ｆ＝０の場合には処理Ａ（Ｓ３２）へ戻
る。ステップＳ３６では前記設定された内部ＲＡＭアド
レスの記憶データを前述した解析部２３（図４）へ送信
し、その終了後に前記送信フラグをＦ＝０として処理Ａ
（Ｓ３２）に戻る。
【０００９】
【発明が解決しようとする課題】しかしながら、前述し
た従来処理では図４に示すようにメインルーチンの中に
一か所しかＲＡＭ２４の記憶データを送出するためのル
ーチンＳ３５，Ｓ３６が設けられていない。そのため送
出されるＲＡＭの記憶データが何時の時点若しくはどの
処理ルーチンで書き込まれ又は変更されたデータなのか
特定できない場合があった。すなわち、図５の点線で示
すように各処理Ｓ３２，Ｓ３３，Ｓ３４はそれぞれ独立
して共通のＲＡＭ２４へアクセスするが、ワンチップマ
イクロコンピュータの内部ＲＡＭ２４の容量は限られて
いるため各処理対応にそれぞれメモリを割りつけること
ができず、そのため共通のワーキング領域（レジスタ領
域）を設けて処理を行うが、その場合に、いずれの処理
による書き込み又は変更データなのかを特定することが
困難な場合があった。さらにまた、前記割り込み処理Ｂ
の発生は処理の開始時点を特定できないことから前述の
ことをさらに複雑にしていた。特に、製品としてＲＯＭ
化したワンチップマイクロコンピュータ１１の場合、そ
の記憶内容はＲＡＭデータの転送命令等を使用した場合
は別としてＲＡＭの内容を外部から直接プロービング等
によって見ることができず、上記問題点と相まってそれ
を使用する機器の解析と診断をより困難なものとしてい
た。
た従来処理では図４に示すようにメインルーチンの中に
一か所しかＲＡＭ２４の記憶データを送出するためのル
ーチンＳ３５，Ｓ３６が設けられていない。そのため送
出されるＲＡＭの記憶データが何時の時点若しくはどの
処理ルーチンで書き込まれ又は変更されたデータなのか
特定できない場合があった。すなわち、図５の点線で示
すように各処理Ｓ３２，Ｓ３３，Ｓ３４はそれぞれ独立
して共通のＲＡＭ２４へアクセスするが、ワンチップマ
イクロコンピュータの内部ＲＡＭ２４の容量は限られて
いるため各処理対応にそれぞれメモリを割りつけること
ができず、そのため共通のワーキング領域（レジスタ領
域）を設けて処理を行うが、その場合に、いずれの処理
による書き込み又は変更データなのかを特定することが
困難な場合があった。さらにまた、前記割り込み処理Ｂ
の発生は処理の開始時点を特定できないことから前述の
ことをさらに複雑にしていた。特に、製品としてＲＯＭ
化したワンチップマイクロコンピュータ１１の場合、そ
の記憶内容はＲＡＭデータの転送命令等を使用した場合
は別としてＲＡＭの内容を外部から直接プロービング等
によって見ることができず、上記問題点と相まってそれ
を使用する機器の解析と診断をより困難なものとしてい
た。
【００１０】そこで本発明の目的は前記問題点に鑑み、
前述した各処理ルーチン毎に個々にＲＡＭ記憶データの
送出を指定可能とし動作中の各処理ルーチンにおけるＲ
ＡＭデータを正確に把握できるようにすることによっ
て、マイクロコンピュータを使用した機器の解析、診断
等が容易且つ正確に行える装置及びその方法を提供せん
とするものである。
前述した各処理ルーチン毎に個々にＲＡＭ記憶データの
送出を指定可能とし動作中の各処理ルーチンにおけるＲ
ＡＭデータを正確に把握できるようにすることによっ
て、マイクロコンピュータを使用した機器の解析、診断
等が容易且つ正確に行える装置及びその方法を提供せん
とするものである。
【００１１】
【課題を解決するための手段】本発明によれば図１に示
すように、機器を構成する少なくも１つの処理手段３ 1
〜３n と機器内部のＲＡＭ１の所定のアドレスとを指定
するための入力手段５、前記入力手段５からの指示を所
定のデータとして送信しそれに対する応答を出力若しく
はその解析後に出力する解析手段４、前記解析手段４か
らの出力を表示するための表示手段６、そして前記解析
手段４から送信された所定のデータを受信し前記指定さ
れた各処理手段３1 〜３n の実行後直ちに前記ＲＡＭ１
の指定された記憶データを前記解析手段４へ送出する診
断手段２から構成される解析装置が提供される。
すように、機器を構成する少なくも１つの処理手段３ 1
〜３n と機器内部のＲＡＭ１の所定のアドレスとを指定
するための入力手段５、前記入力手段５からの指示を所
定のデータとして送信しそれに対する応答を出力若しく
はその解析後に出力する解析手段４、前記解析手段４か
らの出力を表示するための表示手段６、そして前記解析
手段４から送信された所定のデータを受信し前記指定さ
れた各処理手段３1 〜３n の実行後直ちに前記ＲＡＭ１
の指定された記憶データを前記解析手段４へ送出する診
断手段２から構成される解析装置が提供される。
【００１２】また本発明によれば、マイクロコンピュー
タ使用機器のマイクロコンピュータにその少なくとも１
つの処理行程とそれが使用するＲＡＭの所定のアドレス
とを指定すること、前記マイクロコンピュータは前記指
定された処理行程の各処理終了後直ちに前記指定された
ＲＡＭの記憶データを出力すること、そして前記出力さ
れたＲＡＭの記憶データを直接若しくはその解析後に表
示することから構成されるマイクロコンピュータ使用機
器の解析方法が提供される。
タ使用機器のマイクロコンピュータにその少なくとも１
つの処理行程とそれが使用するＲＡＭの所定のアドレス
とを指定すること、前記マイクロコンピュータは前記指
定された処理行程の各処理終了後直ちに前記指定された
ＲＡＭの記憶データを出力すること、そして前記出力さ
れたＲＡＭの記憶データを直接若しくはその解析後に表
示することから構成されるマイクロコンピュータ使用機
器の解析方法が提供される。
【００１３】
【作用】スイッチやキーボード等から成る入力手段５に
よって、機器を構成する各処理手段３1 〜３n とその処
理手段３1 〜３n の実行直後のＲＡＭ１データを調べる
ためのＲＡＭ１アドレスとを指定する。解析手段４は前
記入力手段からのデータを診断手段２へ送出し、診断手
段２は前記データを受信し前記指定された処理手段３1
〜３n の処理実行終了後直ちにＲＡＭ１の前記指定され
たアドレスの記憶データを前記解析手段４へ送出する。
解析手段４は前記データを受信して、それを直接若しく
はその解析後にＬＥＤやディスプレイ等から成る表示手
段６へ出力する。
よって、機器を構成する各処理手段３1 〜３n とその処
理手段３1 〜３n の実行直後のＲＡＭ１データを調べる
ためのＲＡＭ１アドレスとを指定する。解析手段４は前
記入力手段からのデータを診断手段２へ送出し、診断手
段２は前記データを受信し前記指定された処理手段３1
〜３n の処理実行終了後直ちにＲＡＭ１の前記指定され
たアドレスの記憶データを前記解析手段４へ送出する。
解析手段４は前記データを受信して、それを直接若しく
はその解析後にＬＥＤやディスプレイ等から成る表示手
段６へ出力する。
【００１４】
【実施例】図２は本発明によるマイクロコンピュータ使
用機器の解析構成の一実施例を示したものである。図１
との関係ではＲＡＭ１、診断手段２、そして処理手段３
1〜３n が図２のマイクロコンピュータ１１若しくは入
出力バッファ回路１２，１３を含めた機器部２２に、解
析手段４は図２のマイクロプロセッサ１６、入出力バッ
ファ回路１４，１５そしてインターフェイス回路２５
に、そして表示手段６、入力手段５はそれぞれ図２のパ
ーソナルコンピュータのディスプレイ２６そしてキーボ
ード２７にそれぞれ対応する。なお、図において従来例
（図４）と同一のものについては同一符号が付されてい
る。
用機器の解析構成の一実施例を示したものである。図１
との関係ではＲＡＭ１、診断手段２、そして処理手段３
1〜３n が図２のマイクロコンピュータ１１若しくは入
出力バッファ回路１２，１３を含めた機器部２２に、解
析手段４は図２のマイクロプロセッサ１６、入出力バッ
ファ回路１４，１５そしてインターフェイス回路２５
に、そして表示手段６、入力手段５はそれぞれ図２のパ
ーソナルコンピュータのディスプレイ２６そしてキーボ
ード２７にそれぞれ対応する。なお、図において従来例
（図４）と同一のものについては同一符号が付されてい
る。
【００１５】図２において、解析部２３におけるマイク
ロコンピュータ１６と前記入力及び表示手段としてのパ
ーソナルコンピュータとの間の制御は、その間に設けら
れたインターフェイス回路２５、例えばＵＡＲＴ機能を
もついわゆるＲＳ−２３２Ｃインターフェイス用のＬＳ
Ｉ等を介したシリアル通信により行われる。キーボード
２７及びディスプレイ２６等の使用は一般の使用と同じ
でありここでは説明しない。
ロコンピュータ１６と前記入力及び表示手段としてのパ
ーソナルコンピュータとの間の制御は、その間に設けら
れたインターフェイス回路２５、例えばＵＡＲＴ機能を
もついわゆるＲＳ−２３２Ｃインターフェイス用のＬＳ
Ｉ等を介したシリアル通信により行われる。キーボード
２７及びディスプレイ２６等の使用は一般の使用と同じ
でありここでは説明しない。
【００１６】図３は前述した従来例（図５）との比較
で、ソフトウェア若しくはファームウェアを実行するた
めの手段若しくは方法としての本発明による解析処理フ
ローを示したものである。図３と前述した図５との相違
は各処理毎に、すなわち従来の処理Ｃ（Ｓ３４）はもと
より処理Ａ（Ｓ３２）及び処理Ｂ（Ｓ３３）において
も、各処理終了直後にＲＡＭ記憶データ送出のための判
断ステップ（Ｓ３７，Ｓ３９）及びＲＡＭデータ送出の
ためのステップ（Ｓ３８，Ｓ４０）が新たに付加された
ことである。これら追加されたステップは前述した図５
のステップＳ３５及びステップＳ３６と略同様に処理さ
れるが、それらの間の相違は送信フラグＦのチェックが
各処理ルーチン毎に別個のフラグＦA ，ＦB そしてＦC
を使って行われる点である。従って、この実施例におい
ては一度に複数の処理を指定することができる。その他
は図５で述べたことと変わりがないのでここでは改めて
説明しない。図３の解析処理フローから明らかなよう
に、本発明によれば各処理ルーチン毎の正確なＲＡＭデ
ータの把握が可能となることがわかる。
で、ソフトウェア若しくはファームウェアを実行するた
めの手段若しくは方法としての本発明による解析処理フ
ローを示したものである。図３と前述した図５との相違
は各処理毎に、すなわち従来の処理Ｃ（Ｓ３４）はもと
より処理Ａ（Ｓ３２）及び処理Ｂ（Ｓ３３）において
も、各処理終了直後にＲＡＭ記憶データ送出のための判
断ステップ（Ｓ３７，Ｓ３９）及びＲＡＭデータ送出の
ためのステップ（Ｓ３８，Ｓ４０）が新たに付加された
ことである。これら追加されたステップは前述した図５
のステップＳ３５及びステップＳ３６と略同様に処理さ
れるが、それらの間の相違は送信フラグＦのチェックが
各処理ルーチン毎に別個のフラグＦA ，ＦB そしてＦC
を使って行われる点である。従って、この実施例におい
ては一度に複数の処理を指定することができる。その他
は図５で述べたことと変わりがないのでここでは改めて
説明しない。図３の解析処理フローから明らかなよう
に、本発明によれば各処理ルーチン毎の正確なＲＡＭデ
ータの把握が可能となることがわかる。
【００１７】
【発明の効果】以上述べたように、本発明によればマイ
クロコンピュータを使用した機器を構成する各処理手段
の実施直後のＲＡＭデータ、若しくはマイクロコンピュ
ータの各処理行程毎のＲＡＭデータが得られ、その機器
の解析、診断が容易に且つ正確に行える。また、各処理
後における前記指定の判断及びＲＡＭデータ送出処理等
はサブルーチン化した同一ソフトウェアが使用できるこ
とから、従来ソフトウェアの負荷をほとんど変えること
なく本発明による従来機器の改良が可能である。本発明
は特に直接ＲＡＭ端子等をプロービングすることのでき
ないＲＯＭ化したワンチップマイクロコンピュータを使
用した機器において特に有用である。
クロコンピュータを使用した機器を構成する各処理手段
の実施直後のＲＡＭデータ、若しくはマイクロコンピュ
ータの各処理行程毎のＲＡＭデータが得られ、その機器
の解析、診断が容易に且つ正確に行える。また、各処理
後における前記指定の判断及びＲＡＭデータ送出処理等
はサブルーチン化した同一ソフトウェアが使用できるこ
とから、従来ソフトウェアの負荷をほとんど変えること
なく本発明による従来機器の改良が可能である。本発明
は特に直接ＲＡＭ端子等をプロービングすることのでき
ないＲＯＭ化したワンチップマイクロコンピュータを使
用した機器において特に有用である。
【図１】本発明による機器解析のための基本構成を示し
たブロック図である。
たブロック図である。
【図２】本発明の一実施例を図式的に示したブロック図
である。
である。
【図３】本発明による解析処理フローを図式的に描いた
図である。
図である。
【図４】従来の機器解析のための構成を示したブロック
図である。
図である。
【図５】従来の解析処理フローを図式的に描いた図であ
る。
る。
１…ＲＡＭ ２…診断手段 ３1 〜３n …処理手段 ４…解析手段 ５…入力手段 ６…表示手段 １１，１６…マイクロコンピュータ ２２…機器部 ２３…解析部
Claims (2)
- 【請求項１】 機器を構成する少なくも１つの処理手段
（３1 〜３n ）と機器内部のＲＡＭ（１）の所定のアド
レスを指定するための入力手段（５）、前記入力手段
（５）からの指示を所定のデータとして送信しそれに対
する応答を出力し若しくはその解析後に出力する解析手
段（４）、前記解析手段（４）からの出力を表示するた
めの表示手段（６）、そして前記解析手段（４）から送
信された所定のデータを受信し前記指定された各処理手
段（３1 〜３n ）の実行後直ちに前記指定されたＲＡＭ
（１）の記憶データを前記解析手段（４）へ送出する診
断手段（２）から構成することを特徴とする機器の解析
装置。 - 【請求項２】 マイクロコンピュータ使用機器の解析方
法は、前記機器のマイクロコンピュータに少なくともそ
の１つの処理行程とそれが使用するＲＡＭの所定のアド
レスとを指定する行程、前記マイクロコンピュータは前
記指定された処理行程の各処理終了後直ちに前記指定さ
れたＲＡＭの記憶データを出力する行程、そして前記出
力されたＲＡＭの記憶データを直接若しくはその解析後
に表示する行程から構成することを特徴とするマイクロ
コンピュータ使用機器の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4043236A JPH05241988A (ja) | 1992-02-28 | 1992-02-28 | マイコン使用機器の解析装置及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4043236A JPH05241988A (ja) | 1992-02-28 | 1992-02-28 | マイコン使用機器の解析装置及びその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05241988A true JPH05241988A (ja) | 1993-09-21 |
Family
ID=12658271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4043236A Withdrawn JPH05241988A (ja) | 1992-02-28 | 1992-02-28 | マイコン使用機器の解析装置及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05241988A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191881A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 実時間メモリ監視方式 |
| US5479347A (en) * | 1993-06-17 | 1995-12-26 | Nippondenso Co., Ltd. | Vehicle diagnosis system |
-
1992
- 1992-02-28 JP JP4043236A patent/JPH05241988A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479347A (en) * | 1993-06-17 | 1995-12-26 | Nippondenso Co., Ltd. | Vehicle diagnosis system |
| JPH07191881A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 実時間メモリ監視方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH035626B2 (ja) | ||
| US5319783A (en) | Programmable controller with an operator messaging function | |
| US4551837A (en) | High speed operational recurring signature evaluator for digital equipment tester | |
| US6311303B1 (en) | Monitor port with selectable trace support | |
| US5940783A (en) | Microprocessor and method of testing the same | |
| JPH05241988A (ja) | マイコン使用機器の解析装置及びその方法 | |
| US5655111A (en) | In-circuit emulator | |
| US6058468A (en) | Central processing unit and microcomputer having testing of circuitry external to the central processing unit | |
| CN110023770A (zh) | 用于测试芯片的方法、测试平台和测试系统 | |
| US6618634B1 (en) | Microcomputer system using repeated reset to enter different operating modes and method to do the same | |
| US5121393A (en) | System for testing a microprocessor | |
| US7024588B2 (en) | System monitoring system and monitoring method | |
| JPS59174994A (ja) | 試験装置 | |
| JP2909685B2 (ja) | 測定装置 | |
| US6370496B1 (en) | System for intelligent visualization and control of computer hardware | |
| JPH0435283A (ja) | テレビジョン受信機 | |
| KR100243405B1 (ko) | 무선으로 송수신되는 패턴 발생장치 | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| JPS5918722B2 (ja) | プロセス制御装置 | |
| KR970004259B1 (ko) | 집적회로 인터페이스 버스 제어 장치 및 그 방법 | |
| JP2000092577A (ja) | 端末伝送装置 | |
| JPH0256032A (ja) | データ処理装置の自己テスト方式 | |
| JP2704935B2 (ja) | テスト機能付きプロセッサ | |
| JPS6029423B2 (ja) | マイクロコンピユ−タシステム | |
| JPH04260151A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |