JPH05239180A - ジシアネートの混合物を含む組成物及びその使用 - Google Patents

ジシアネートの混合物を含む組成物及びその使用

Info

Publication number
JPH05239180A
JPH05239180A JP4175094A JP17509492A JPH05239180A JP H05239180 A JPH05239180 A JP H05239180A JP 4175094 A JP4175094 A JP 4175094A JP 17509492 A JP17509492 A JP 17509492A JP H05239180 A JPH05239180 A JP H05239180A
Authority
JP
Japan
Prior art keywords
weight
composition
solder
filler
prepolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4175094A
Other languages
English (en)
Other versions
JP2523250B2 (ja
Inventor
Frederick R Christie
フレデリツク・リチヤード・クリステイー
Kostas Papathomas
コスタス・パパトマス
David W Wang
デイビツド・ウエイ・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05239180A publication Critical patent/JPH05239180A/ja
Application granted granted Critical
Publication of JP2523250B2 publication Critical patent/JP2523250B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Wire Bonding (AREA)
  • Polyurethanes Or Polyureas (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

(57)【要約】 【構成】 ビスフェノールＭジイソシアネート、そのプ
レポリマー、又はその混合物、及び４,４−エチリデン
ビスフェノールジイソシアネート、そのプレポリマー又
はその混合物；及び２０ミクロンの最大粒度を持ち、そ
して実質的にα粒子放射のない充填剤を含む組成物。 【効果】 この組成物は担体基体に集積半導体デバイス
を構成するための相互接続構造を形成するのに有用であ
る。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明は集積半導体デバイスを有機又はセ
ラミック性質の担体基体へ接続するための相互接続構造
に有用な組成物、そして特に改良された高温安定性を示
す組成物に関する。本発明は特にはんだバンプ相互接続
に使用するいわゆる「コントロールド・コラプス・チッ
プ・コネクション（controlled colapse chip connecti
on）」又は「Ｃ４」に関する。それはフェースダウン又
はフリップチップボンディングとも称する。本発明は相
互接続構造を作る方法にも関する。
【０００２】
【背景技術】コントロールド・コラプス・チップ・コネ
クション（Ｃ４）又はフリップチップ法はシリコンチッ
プ上の高いＩ／Ｏ（入力／出力）数と面配列のはんだバ
ンプを下のセラミックチップ担体、例えばアルミナ担体
に相互接続するため２０年以上にわたって使用され、成
功している。はんだバンプは典型的には９５Pb／５Snの
合金であり、その後の使用と試験のためセラミックチッ
プ担体へのチップ付着の手段を提供する。例えば半導体
チップの担体へのフェースダウンボンディングのコント
ロールド・コラプス・チップ・コネクション（Ｃ４）法
について一層論じるためには、Millerに交付され、そし
て本願の譲受人に譲渡された米国特許第３,４０１,１２
６号と第３,４２９,０４０号が参照される。典型的には
金属はんだの可鍛性パッドを半導体デバイス接触部位に
形成させ、そしてはんだ接続可能部位をチップ担体上の
導体の上に形成させる。
【０００３】デバイス担体のはんだ接続可能部位ははん
だ付け不能な障壁で囲まれており、その結果半導体デバ
イス接触部位のはんだが溶融したとき溶融はんだの表面
張力が接続の崩壊を防ぎ、それにより半導体デバイスが
担体上に懸架して保たれる。集積回路半導体デバイス技
術の発達と共に個々の能動及び受動素子の大きさは極め
て小さくなり、そしてデバイス中の素子の数は劇的に増
加した。この結果デバイスはより多数のＩ／Ｏ端末を持
ち、サイズは著しく大きくなっている。この傾向は継続
し、そしてデバイス製作技術に対する要求はますます高
くなるであろう。デバイスを基体にはんだ接続する利点
は実質的に半導体デバイスの全表面にわたってＩ／Ｏ端
末を分布させ得ることである。これは面結合として一般
に知られる全表面積の有効な使用を可能にする。
【０００４】通常集積回路半導体デバイスは半導体デバ
イスの材料すなわちシリコンの膨張係数と異なる膨張係
数を持つ材料で作った支持基体上に載置される。普通デ
バイスは膨張係数が２.６×１０-6／℃の微結晶シリコ
ンで作られ、そして基体はセラミック材料典型的には膨
張係数が６.８×１０-6／℃のアルミナで作られる。作
動時、集積半導体デバイスの能動及び受動素子に不可避
的に熱が発生し、この熱ははんだ結合を通って伝導する
のでデバイスと支持基体の両方に温度変動を生じる。従
ってデバイスと基体が異なる膨張係数のため、温度変動
と共に種々の量で膨張しそして収縮する。これは比較的
硬質のはんだ端末に応力を与える。
【０００５】作動時、はんだ結合への応力は(１)温度変
動の幅、(２)個々の結合の中立又は中央点(ＤＮＰ)から
の距離、及び(３)半導体デバイスと基体との材料の膨張
係数の差に正比例し、そしてはんだ結合の高さ、すなわ
ちデバイスと支持基体の間の間隔に逆比例する。この状
況の重大さははんだ端末がより大きな密度、全高の減少
の要求に適合するため直径がより小さくなるというよう
な事実により一層深刻になる。
【０００６】疲れ寿命が増加した改良されたはんだ相互
接続構造の開示はBeckham等に交付され、本願の譲受人
に譲渡された米国特許第４,６０４,６４４号に見出すこ
とができ、その開示は参照により本明細書に組み入れ
る。特に、米国特許第４,６０４,６４４号は半導体デバ
イスを多数のハンダ接続を有する支持基体に電気的に接
続するための構造を開示しており、この場合各はんだ接
続はデバイスのはんだ湿潤性パッド及び対応する支持基
体のハンダ湿潤性パッド、デバイスの周辺領域と基体の
向き合う面の間に置かれた誘電体有機材料に接続してお
り、前記材料ははんだ接続の少なくとも１つの外側の列
と行を囲むが、誘電体有機材料のないデバイスの中央領
域のはんだ接続を残している。
【０００７】米国特許第４,６０４,６４４号に開示され
た好ましい材料は商業的に入手可能であり、Amoco Corp
orationからＡＩ−１０なる商標で販売されているポリ
イミド樹脂から得られる。ＡＩ−１０はｐ,ｐ′−ジア
ミノジフェニルメタンのようなジアミンをトリメリット
酸無水物又はトリメリット酸無水物のアシルクロリドと
反応させることにより作られる。この重合体を更にDow
Corningが販売するγ−アミノプロピルトリエトキシシ
ラン（Ａ１１００）又はβ−（３,４−エポキシシクロ
ヘキシル）エチルトリメトキシシラン（Ａ１８６）と反
応させる。被覆材料は「ＩＢＭ公開技術報告（IBM Tech
nical Disclosure Bulletin）」（１９７０年９月）、
８２５ページに記述されている。
【０００８】誘電体材料は典型的には最初にそれを適当
な溶剤と混合し、次いでデバイスの周縁に沿って分配す
ることにより適用し、そこで材料は毛細管現象によりデ
バイスと基体の間に引き込まれる。
【０００９】封入剤とりわけＣ４はんだ接続の改良され
た疲れ寿命を示すそれはChristie等に交付され、本発明
の譲受人に譲渡された米国特許第４,９９９,６９９号に
開示されており、この開示は参照により本明細書に組み
入れる。特に米国特許第４,９９９,６９９号は環式脂肪
族ポリエポキシド及び／又はシアネートエステル又はそ
のプレポリマーであるバインダー及び充填剤を含む硬化
性組成物を開示している。使用する環式脂肪族ポリエポ
キシド、シアネートエステル及びシアネートエステルプ
レポリマーは通常の室温（２５℃）で約１,０００セン
チポアズより大きくない粘度を持つ。充填剤は３１ミク
ロンの最大粒度を持ち、そして実質的にα粒子放射がな
い。バインダー（すなわちエポキシ及び／又はシアネー
トエステル）の量はバインダー及び充填剤の全量の重量
で約６０〜約２５％であり、そして対応して充填剤はバ
インダー及び充填剤の全量の重量で約４０〜約７５％で
ある。
【００１０】その上、McCreary等に交付され、そして本
願の譲受人に譲渡された米国特許願第０７／４９３,１
２５号は有機基体上の集積半導体デバイスのＣ４はんだ
接続の実現を開示しており、この開示は参照により本明
細書に組み入れる。そこに開示された組成物は熱硬化性
バインダーと充填剤を含む硬化性組成物である。使用す
るバインダーは通常の室温（２５℃）で約１,０００セ
ンチポアズより大きくない粘度を持つ。そこに開示され
た適当なバインダーはポリエポキシド、シアネートエス
テル及びそのプレポリマーを含む。
【００１１】そこに開示された技術はチップを直接板の
表面に付着させ、それにより中間のチップ担体を除くこ
とを可能にしている。
【００１２】米国特許第４,９９９,６９９号及び米国特
許願第０７／４９３,１２５号に開示された上述の方法
は極めて成功しているが、なお改良の余地特に高温に対
する抵抗性におけるそれが残されている。
【００１３】
【発明の要約】本発明は比較的低い熱膨張係数に加えて
すぐれた熱安定性を示す組成物に関する。本発明の組成
物は特に基体上の集積半導体デバイスのＣ４はんだ接続
の疲れ寿命の増加を達成するために特に有用である。
【００１４】本発明は問題のデバイスの下にあるピン頭
のみならずＣ４接続のすぐれたぬれ及び被覆面積を示す
組成物を提供する。実際に、本発明はチップの下で完全
な被覆面積を達成することを可能にする。本発明の組成
物は半導体デバイスの下でむらのない十分な流れを示
す。
【００１５】本発明の組成物はバインダー成分及び充填
剤を含む。バインダー成分は重量で約４０〜約７０％の
シアン酸、１,３−フェニレンビス（１−メチリデン）
ビス−４,１フェニレンエステル（すなわちビスフェノ
ールＭジシアネート）及び／又はそのプレポリマー、及
び対応して重量で約６０〜約３０％の４,４′−エチリ
デンビスフェノールジシアネート及び／又はそのプレポ
リマーを含む。使用する充填剤は約２０ミクロンの最大
粒度を持ち、そして実質的にα粒子放射がない。バイン
ダー成分の量はバインダー成分及び充填剤の全量の重量
で約３０〜約５０％である。対応して充填剤の量はバイ
ンダー成分及び充填剤の量に基づいて重量で約５０％〜
約７０％である。
【００１６】本発明は集積半導体デバイスと担体基体と
の間の接続を形作るはんだ相互接続にも関する。このは
んだ相互接続は担体基体から半導体デバイスの上の電極
に延びて担体基体と半導体デバイスとの間に間隙を形成
する多数のはんだ接続を含む。この間隙を上に開示した
組成物を硬化させて得られる組成物で充填する。
【００１７】その上、本発明は半導体デバイスと支持基
体との間のはんだ相互接続の疲れ寿命を増加させる方法
に関する。この方法は支持基体から半導体デバイスの上
の電極に延びて支持基体と半導体デバイスとの間に間隙
を形成する多数のはんだ接続によりデバイスを基体に付
着させることを含む。この間隙を上に開示したバインダ
ー充填剤組成物で充填し、そして組成物を硬化させる。
【００１８】〔発明を実行するための最良及び種々の態
様〕本発明の理解を容易にするため参考例を図１に示
す。図１において、数１はパッド４に適合するはんだバ
ンプ３によりチップ担体２に接続される半導体チップを
表す。Ｉ／Ｏピン５は担体２から延びて突出し、ピンの
小部分６は担体の他の側から突出してそこへ電流を運
ぶ。担体が有機基体の場合、そのようなピン(６)を必要
としない。その代わり、導電性回路と相互接続を所望の
構造に接続のため、例えば基体の周縁に備える。本発明
の封入剤７ははんだ接続の本質的に空隙のない封入を作
り、それにより高度に信頼性のあるデバイスを保証し、
そして間隙を充填してデバイスの下のピン頭を被覆する
のみならずチップの回りに均一なすみ肉を形成する（図
示しない）。
【００１９】本発明の組成物のバインダー成分はビスフ
ェノールＭジシアネート及び／又はそのプレポリマー、
及び４,４′−エチリデンビスフェノールジシアネート
及び／又はそのプレポリマーを含む。
【００２０】４,４′−エチリデンビスフェノールジシ
アネート（ビスフェノールＡＤジシアネート）はHi-Tek
Polymersから商品名 ＡＲＯＣＹ Ｌ−１０で入手する
ことができる。
【００２１】シアン酸、１,３−フェニレンビス（１−
メチリデン）ビス−４,１フェニレンエステル（ビスフ
ェノールＭジシアネートはHi-Tek Polymersから商品名
ＲＴＸ−３６６で入手することができる。ビスフェノー
ルＭジシアネートは次の式で表すことができる。
【００２２】
【化１】
【００２３】本発明の使用にもっとも適するビスフェノ
ールＭジシアネートのプレポリマーは約３０％までの変
換率を持つ。ビスフェノールＡＤジシアネートのプレポ
リマーを使用する場合それは組成物の他の成分の溶解を
容易にするように液体であるべきである。好ましくはそ
のようなビスフェノールＡＤジシアネートのプレポリマ
ーは１５％までの変換率を持つ。
【００２４】バインダー成分はビスフェノールＭジシア
ネート及び／又はそのプレポリマーの重量で約４０〜約
７０％そして好ましくは重量で約７０％、及び対応して
４,４′−エチリデンビスフェノールジシアネート及び
／又はそのプレポリマーの重量で約６０〜約３０％及び
好ましくは重量で約３０％を含む。
【００２５】本発明の組成物は充填剤特に無機充填剤も
含む。この充填剤の粒度は約１０ミクロンより大きくな
く、好ましくは約０.７〜約２０ミクロンでなければな
らない。これは組成物が所望のＣＴＥと粘度特性とを持
ち、そしてチップと基体担体との間の間隙を容易に流れ
るために必要なことである。この間隙は通常約２５〜約
１６０ミクロン、そして好ましくは約７５〜約１２５ミ
クロンである。好ましい充填剤は約３〜約５ミクロンの
平均粒度を持つ。
【００２６】その上、充填剤はα粒子放射例えば普通の
シリカ又は石英充填剤中に通常存在する痕跡量の放射性
不純物例えばウラニウム及びトリウムからのそれが少な
くとも実質的にあってはならない。使用する充填剤は
０.０１α粒子／cm2−時間より少なく、そして好ましく
は０.００５α粒子／cm2−時間より少ない放射率を持
つ。主として充填剤中に存在するウラニウム及びトリウ
ム同位元素の存在により起こるα粒子放射の存在は電子
／正孔対を発生させ、これはその都度デバイスにとって
有害である。好ましい充填剤は高純度の溶融又は非晶質
シリカである。使用できる商業的に入手可能な充填剤は
PQ Corporationが販売するＤＰ４９１０である。好まし
い充填剤は場合によりカップリング剤で処理することが
できる。
【００２７】本発明の組成物は重量で約３０〜約５０％
そして好ましくは重量で約４０％のバインダー、及び対
応して重量で約７０％〜約５０％そして好ましくは重量
で約６０％の充填剤を含む。これらの量は組成物中のバ
インダー及び充填剤の全量に基づく。
【００２８】バインダー及び充填剤の外に、この組成物
はシアネートエステル混合物の重合を促進する触媒を含
むこともできる。適当なシアネートエステル用触媒はル
イス酸例えば塩化アルミニウム、三フッ化ホウ素、塩化
第二鉄、塩化チタニウム、及び塩化亜鉛；弱酸の塩例え
ば酢酸ナトリウム、シアン化ナトリウム、シアン酸ナト
リウム、チオシアン酸カリウム、重炭酸ナトリウム、及
びホウ酸ナトリウムである。好ましい触媒はカルボン酸
の金属塩及び金属キレート化物例えばコバルト、鉄、亜
鉛及び銅のアセチルアセトン酸塩又はオクト酸塩又はナ
フテン酸塩である。使用する場合触媒の量は変動させる
ことが可能であり、そして一般に全固体バインダー重量
に基づいて０.００５〜５重量％、好ましくは０.０５〜
０.５重量％とすることができる。
【００２９】約０.５〜約３％そして好ましくは約１％
〜約１.４％の量の界面活性剤を組成物の流動を容易に
するために使用することができる。適当な界面活性剤は
シラン及び非イオン型界面活性剤を含む。
【００３０】特に好ましいのはRohm & Haas Co.からト
リトン（Triton）の商品名で入手することができるそれ
を含む非イオン性アルキルフェニルポリエーテルアルコ
ールである。これらの界面活性剤はオクチルフェノール
又はノニルフェノールのエチレンオキシドとの反応によ
り作られ、そしてそれぞれ次の一般構造式
【００３１】
【化２】 （式中Ｃ9アルキル基は分岐鎖異性体の混合物であり、
そしてｘはエーテル側鎖中のエチレンオキシド単位の平
均の数である）を持つ。上述の一連の化合物の製品は次
の物を含む。
【００３２】 オクチルフェノール系 トリトン ｘ−１５ ｘ＝１ トリトン ｘ−３５ ｘ＝３ トリトン ｘ−４５ ｘ＝５ トリトン ｘ−１１４ ｘ＝７−８ トリトン ｘ−１００ ｘ＝９−１０ トリトン ｘ−１０２ ｘ＝１２−１３ トリトン ｘ−１６５ ｘ＝１６ トリトン ｘ−３０５ ｘ＝３０ トリトン ｘ−４０５ ｘ＝４０ トリトン ｘ−７０５−５０％ ｘ＝７０ トリトン ｘ−７０５−１００％ ｘ＝７０ ノニルフェノール系 トリトン ｎ−１７ ｘ＝１.５ トリトン ｎ−４２ ｘ＝４ トリトン ｎ−５７ ｘ＝５ トリトン ｎ−６０ ｘ＝６ トリトン ｎ−８７ ｘ＝８.５ トリトン ｎ−１０１ ｘ＝９−１０ トリトン ｎ−１１１ ｘ＝１１ トリトン ｎ−１５０ ｘ＝１５ トリトン ｎ−１０１ ｘ＝４０
【００３３】本発明の好ましい組成物はコントラストを
付けるため約０.２％より少ない量の有機色素を含むこ
ともできる。適当な色素はニグロシンとオラソールブル
ー（Orasol blue）ＧＮである。
【００３４】本発明の好ましい組成物は非反応性有機溶
媒が完全にないとはいえないにしてもほとんど含まない
（例えば０.２重量％より少ない）。本発明の組成物は
２５℃の粘度（ブルックフィールド粘度計（円錐と平
板）、スピンドル５１、２０ＲＰＭ又は同価条件）が約
２,０００〜約２０,０００センチポアズ、そして好まし
くは約２,０００〜約１５,０００センチポアズである。
この組成物は室温で少なくとも１２時間安定である。組
成物は約１８０℃〜約２２０℃の温度で約１〜約２時間
そして好ましくは約１.５時間で硬化させることができ
る。組成物は、硬化させた場合α粒子放射が約０.００
５カウント／cm2−時間より少なく、好ましくは約０.０
０４カウント／cm2−時間より少なくそしてもっとも好
ましくは約０.００２カウント／cm2−時間より少ない。
硬化させた組成物は約３０ppm／℃〜約４０ppm／℃の熱
膨張係数、約１８０℃より高くそして好ましくは約１９
０℃〜約２３０℃のガラス転移温度を持つ。硬化させた
組成物は８５より大きくそして好ましくは９０より大き
いショアＤ硬度、２５℃で１Mpsiより大きくそして好ま
しくは１.２psiより大きい弾性率を持つ。
【００３５】本発明の組成物は約４００℃の崩壊温度を
示し、これは本発明の主要な利点である組成物のすぐれ
た熱安定性を証明するものである。
【００３６】組成物は真空下で二重游星形ミキサー又は
高剪断ミキサーを使用し、通常約５mmHgの真空下で成分
を速やかに混合してよりよい且つ均質な組成物を作るこ
とにより調製する。
【００３７】組成物は約１５〜約９０psiの圧力と約２
５℃〜約７５℃の温度でノズルを経て分配することによ
り適用する。組成物は完全にＣ４接続とピン頭を被覆す
る。所望により、組成物は約１００℃〜約１２０℃で約
１５〜約６０分、典型的には約３０分間加熱することに
よりプレゲル化することができる。
【００３８】基体は分配の間約８０℃〜約１００℃の温
度であるのが好ましい。次いで、約１８０℃〜約２００
℃で約１時間〜約３時間そして好ましくは約１.５時間
〜約２.０時間加熱して硬化させる。使用する基体はそ
の性質において有機、無機又は複合物であることができ
る。好ましい基体はセラミックモジュール又は多層印刷
回路板であることができる。好ましいセラミック基体は
酸化ケイ素及びケイ酸塩例えばケイ酸アルミニウム、及
び酸化アルミニウムを含む。
【００３９】好ましい印刷回路板は慣用的なＦＲ−４エ
ポキシ樹脂及び高温樹脂例えば高温エポキシ樹脂、ポリ
イミド、シアネート（トリアジン）、フルオロポリマ
ー、ベンゾシクロブテン、ポリフェニレンスルフィド、
ポリスルホン、ポリエーテルイミド、ポリエーテルケト
ン、ポリフェニルキノキサリン、ポリベンズオキサゾー
ル、及びポリフェニルベンゾビスチアゾールを基材とす
る積層板を含む。
【００４０】本発明を更に例証するため次の実施例を示
す。
【００４１】実施例 １ 約２８重量部のビスフェノールＭジシアネート（Hi-Tek
Polymersが販売するＲＴＸ−３３６）、約１２重量部
の４,４′−エチリデンビスフェノールジシアネート（A
rocy L10）、PQ CorporationからＤＰ４９１０の商品名
で入手することができ、そして最大で２０マイクロメー
ターの粒度を持ち、α粒子放射のない溶融シリカの約６
０重量部、約５０ppmのオクタン酸亜鉛、約１.２重量部
のRohm& Haasが販売するトリトンＸ−１００（界面活性
剤）及び約０.０８重量部のニグロシンを含む組成物を
調製する。
【００４２】この組成物をはんだバンプではんだ付けし
たシリコンチップとそこからピンが突出している２８mm
×２８mmのＡ１２０３基体との間の約５ミルの間隙に約
３０℃の温度で分配する。組成物を約１８０℃で約２時
間硬化させてTgが１９０℃の製品を得る。硬化させた組
成物は３５×１０-6／℃より小さい熱膨張係数を持つ。
組成物はピン頭とはんだバンプを被覆する。
【００４３】疲れ寿命を試験した構造物は部品を０℃〜
１００℃で５,０００回以上熱循環させてもなんら破壊
を示さない。
【００４４】以上、本発明を詳細に説明したが、本発明
はさらに次の実施態様によってこれを要約して示すこと
ができる。
【００４５】１. Ａ. １）重量で約４０〜約７０％の
ビスフェノールＭジイソシアネート、そのプレポリマー
又はその混合物、及び２）対応して重量で約６０〜約３
０重量％の４,４−エチリデンビスフェノールジイソシ
アネート、そのプレポリマー又はその混合物を含むバイ
ンダー成分、および Ｂ. 約２０ミクロンの最大粒度を持ち、そして実質的
にα粒子放射のない充填剤 を含み、Ａの量はＡとＢの合計の重量で約３０％〜約５
０％であり、そして対応してＢの量はＡとＢの合計の重
量で約５０％〜約７０％である組成物。
【００４６】２. バインダー成分がビスフェノールＭ
ジイソシアネートの重量で約７０％及び４,４−エチリ
デンビスフェノールジイソシアネートの重量で約３０％
を含む前項１記載の組成物。 ３. 更に界面活性剤の重量で約０.５％〜約３％を含む
前項１記載の組成物。 ４. 更に界面活性剤の重量で約１％〜約１.４％を含む
前項１記載の組成物。 ５. 充填剤の量が重量で約６０％である前項１記載の
組成物。 ６. ２５℃における粘度が約２,０００〜約１５,００
０センチポアズである前項１記載の組成物。 ７. 充填剤がカップリング剤で被覆したシリカ、石英
及び溶融シリカの群から選ばれる無機充填剤である前項
１記載の組成物。
【００４７】８. 充填剤が０.００５α粒子／cm2−時
間より少ない放射率を持つ前項１記載の組成物。 ９. 充填剤が約０.５〜約２０マイクロメーターの粒度
を持つ前項１記載の組成物。 １０. 非反応性有機溶媒を含まない前項１記載の組成
物。 １１. 更に触媒を含む前項１記載の組成物。 １２. 界面活性剤がシラン及び非イオン界面活性剤か
らなる群より選ばれる前項３記載の組成物。 １３. 界面活性剤が非イオンアルキルフェニルポリエ
ーテルアルコールである前項３記載の組成物。 １４. ビスフェノールＭジイソシアネートのプレポリ
マーが３０％までの変換率を持ち、そして４,４−エチ
リデンビスフェノールジイソシアネートのプレポリマー
が１５％までの変換率を持つ前項１記載の組成物。
【００４８】１５. 担体基体から半導体デバイスの上
の電極に延びて、担体基体と半導体デバイスとの間に間
隙を形成する多数のはんだ接続からなり、ここで前記間
隙は、 Ａ. １）重量で約４０〜約７０％のビスフェノールＭ
ジイソシアネート、そのプレポリマー又はその混合物、
及び２）対応して重量で約６０〜約３０重量％の４,４
−エチリデンビスフェノールジイソシアネート、そのプ
レポリマー又はその混合物を含むバインダー成分、およ
び Ｂ. 約２０ミクロンの最大粒度を持ち、そして実質的
にα粒子放射のない充填剤 を含み、Ａの量はＡとＢの合計の重量で約３０％〜約５
０％であり、そして対応してＢの量はＡとＢの合計の重
量で約５０％〜約７０％である組成物を硬化させて得ら
れる組成物で充填される、集積半導体デバイスと担体基
体との間の接続を形成するためのはんだ相互接続。
【００４９】１６. バインダー成分がビスフェノール
Ｍジイソシアネートの重量で約７０％及び４,４−エチ
リデンビスフェノールジイソシアネートの重量で約３０
％を含む前項１５記載のはんだ相互接続。 １７. 組成物が更に重量で約０.５％〜約３％の界面活
性剤を含む前項１５記載のはんだ相互接続。 １８. 組成物が更に重量で約１％〜約１.４％の界面活
性剤を含む前項１５記載のはんだ相互接続。 １９. 充填剤の量が重量で約６０％である前項１５記
載のはんだ相互接続。 ２０. 組成物の２５℃における粘度が約２,０００〜約
１５,０００センチポアズである前項１５記載のはんだ
相互接続。 ２１. 充填剤がカップリング剤で被覆したシリカ、石
英及び溶融シリカの群から選ばれる無機充填剤である前
項１５記載のはんだ相互接続。
【００５０】２２. 充填剤が０.００５α粒子／cm2−
時間より少ない放射率を持つ前項１５記載のはんだ相互
接続。 ２３. 充填剤が約０.５〜約２０マイクロメーターの粒
度を持つ前項１５記載のはんだ相互接続。 ２４. 間隙が約２〜約６ミルの幅である前項１５記載
のはんだ相互接続。 ２５. 組成物が非反応性有機溶媒を含まない前項１５
記載のはんだ相互接続。 ２６. 組成物が更に触媒を含む前項１５記載のはんだ
相互接続。 ２７. 界面活性剤がシラン及び非イオン界面活性剤か
らなる群より選ばれる前項１７記載のはんだ相互接続。
【００５１】２８. 界面活性剤が非イオンアルキルフ
ェニルポリエーテルアルコールである前項１７記載のは
んだ相互接続。 ２９. ビスフェノールＭジイソシアネートのプレポリ
マーが３０％までの変換率を持ち、そして４,４−エチ
リデンビスフェノールジイソシアネートのプレポリマー
が１５％までの変換率を持つ前項１５記載のはんだ相互
接続。 ３０. 支持基体から半導体デバイスの上の電極に延び
て支持基体と半導体デバイスとの間に間隙を形成する多
数のはんだ接続によりデバイスを基体に付着させ、前記
間隙を、 Ａ. １）重量で約４０〜約７０％のビスフェノールＭ
ジイソシアネート、そのプレポリマー又はその混合物、
及び２）対応して重量で約６０〜約３０重量％の４,４
−エチリデンビスフェノールジイソシアネート、そのプ
レポリマー又はその混合物を含むバインダー成分、およ
び Ｂ. 約２０ミクロンの最大粒度を持ち、そしてα粒子
放射のない充填剤 を含み、Ａの量はＡとＢの合計の重量で約３０％〜約５
０％であり、そして対応してＢの量はＡとＢの合計の重
量で約５０％〜約７０％である組成物で充填し、そして
前記組成物を硬化させることからなる半導体デバイスと
支持基体との間のはんだ接続の疲れ寿命を増加させる方
法。
【００５２】３１. バインダー成分がビスフェノール
Ｍジイソシアネートの重量で約７０％及び４,４−エチ
リデンビスフェノールジイソシアネートの重量で約３０
％を含む前項３０記載の方法。 ３２. 組成物が更に重量で約０.５％〜約３％の界面活
性剤を含む前項３０記載の方法。 ３３. 組成物が更に重量で約１％〜約１.４％の界面活
性剤を含む前項３０記載の方法。 ３４. 充填剤の量が重量で約６０％である前項３０記
載の方法。 ３５. 組成物が非反応性有機溶媒を含まない前項３０
記載の方法。 ３６. 組成物が更に触媒を含む前項３０記載の方法。 ３７. 間隙が約２〜約６ミルの幅である前項３０記載
の方法。
【００５３】３８. 充填剤がカップリング剤で被覆し
たシリカ、石英及び溶融シリカの群から選ばれる無機充
填剤である前項３０記載の方法。 ３９. 充填剤が０.００５α粒子／cm2−時間より少な
い放射率を持つ前項３０記載の方法。 ４０. 充填剤が約０.５〜約２０マイクロメーターの粒
度を持つ前項３０記載の方法。 ４１. 組成物の２５℃における粘度が約２,０００〜約
１５,０００センチポアズである前項３０記載の方法。 ４２. 界面活性剤がシラン及び非イオン界面活性剤か
らなる群より選ばれる前項３２記載の方法。 ４３. 界面活性剤が非イオンアルキルフェニルポリエ
ーテルアルコールである前項３２記載の方法。 ４４. ビスフェノールＭジイソシアネートのプレポリ
マーが３０％までの変換率を持ち、そして４,４−エチ
リデンビスフェノールジイソシアネートのプレポリマー
が１５％までの変換率を持つ前項３０記載の方法。
【図面の簡単な説明】
【図１】本発明によるハンダ相互接続を示す概略図であ
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 コスタス・パパトマス アメリカ合衆国ニユーヨーク州13760．エ ンデイコツト．コベントリーロード75 (72)発明者 デイビツド・ウエイ・ワン アメリカ合衆国ニユーヨーク州13850．ベ スタル．オーバーブルツクドライブ800

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 Ａ. １）重量で約４０〜約７０％のビ
    スフェノールＭジイソシアネート、そのプレポリマー又
    はその混合物、及び２）対応して重量で約６０〜約３０
    重量％の４,４−エチリデンビスフェノールジイソシア
    ネート、そのプレポリマー又はその混合物を含むバイン
    ダー成分、および Ｂ. 約２０ミクロンの最大粒度を持ち、そして実質的
    にα粒子放射のない充填剤 を含み、Ａの量はＡとＢの合計の重量で約３０％〜約５
    ０％であり、そして対応してＢの量はＡとＢの合計の重
    量で約５０％〜約７０％である組成物。
  2. 【請求項２】 更に界面活性剤の重量で約０.５％〜約
    ３％を含む請求項１記載の組成物。
  3. 【請求項３】 更に触媒を含む請求項１記載の組成物。
  4. 【請求項４】 担体基体から半導体デバイスの上の電極
    に延びて、担体基体と半導体デバイスとの間に間隙を形
    成する多数のはんだ接続からなり、ここで前記間隙は、 Ａ. １）重量で約４０〜約７０％のビスフェノールＭ
    ジイソシアネート、そのプレポリマー又はその混合物、
    及び２）対応して重量で約６０〜約３０重量％の４,４
    −エチリデンビスフェノールジイソシアネート、そのプ
    レポリマー又はその混合物を含むバインダー成分、およ
    び Ｂ. 約２０ミクロンの最大粒度を持ち、そして実質的
    にα粒子放射のない充填剤 を含み、Ａの量はＡとＢの合計の重量で約３０％〜約５
    ０％であり、そして対応してＢの量はＡとＢの合計の重
    量で約５０％〜約７０％である組成物を硬化させて得ら
    れる組成物で充填される、集積半導体デバイスと担体基
    体との間の接続を形成するためのはんだ相互接続。
  5. 【請求項５】 組成物が更に重量で約０.５％〜約３％
    の界面活性剤を含む請求項４記載のはんだ相互接続。
  6. 【請求項６】 組成物が更に触媒を含む請求項４記載の
    はんだ相互接続。
  7. 【請求項７】 支持基体から半導体デバイスの上の電極
    に延びて支持基体と半導体デバイスとの間に間隙を形成
    する多数のはんだ接続によりデバイスを基体に付着さ
    せ、前記間隙を、 Ａ. １）重量で約４０〜約７０％のビスフェノールＭ
    ジイソシアネート、そのプレポリマー又はその混合物、
    及び２）対応して重量で約６０〜約３０重量％の４,４
    −エチリデンビスフェノールジイソシアネート、そのプ
    レポリマー又はその混合物を含むバインダー成分、およ
    び Ｂ. 約２０ミクロンの最大粒度を持ち、そしてα粒子
    放射のない充填剤 を含み、Ａの量はＡとＢの合計の重量で約３０％〜約５
    ０％であり、そして対応してＢの量はＡとＢの合計の重
    量で約５０％〜約７０％である組成物で充填し、そして
    前記組成物を硬化させることからなる半導体デバイスと
    支持基体との間のはんだ接続の疲れ寿命を増加させる方
    法。
  8. 【請求項８】 組成物が更に重量で約０.５％〜約３％
    の界面活性剤を含む請求項７記載の方法。
JP4175094A 1991-08-16 1992-07-02 ジシアネ―トの混合物を含む組成物 Expired - Lifetime JP2523250B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74576091A 1991-08-16 1991-08-16
US745760 1991-08-16

Publications (2)

Publication Number Publication Date
JPH05239180A true JPH05239180A (ja) 1993-09-17
JP2523250B2 JP2523250B2 (ja) 1996-08-07

Family

ID=24998144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4175094A Expired - Lifetime JP2523250B2 (ja) 1991-08-16 1992-07-02 ジシアネ―トの混合物を含む組成物

Country Status (4)

Country Link
US (1) US5471096A (ja)
EP (1) EP0528171B1 (ja)
JP (1) JP2523250B2 (ja)
DE (1) DE69222905D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815725B2 (en) 2013-01-18 2014-08-26 International Business Machines Corporation Low alpha particle emission electrically-conductive coating

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312887A (en) * 1992-12-09 1994-05-17 International Business Machines Corporation Dicyanate prepolymers, use and preparation thereof
WO1996005614A1 (en) * 1994-08-12 1996-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flip chip bonding with non-conductive adhesive
US6790473B2 (en) * 1995-10-26 2004-09-14 International Business Machines Corporation Lead protective coating composition, process and structure thereof
JP3863213B2 (ja) * 1996-03-27 2006-12-27 株式会社ルネサステクノロジ 半導体装置
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US5948922A (en) * 1997-02-20 1999-09-07 Cornell Research Foundation, Inc. Compounds with substituted cyclic hydrocarbon moieties linked by secondary or tertiary oxycarbonyl containing moiety providing reworkable cured thermosets
WO1998048449A2 (en) * 1997-04-21 1998-10-29 Flip Chip Technologies, L.L.C. Flip chip and chip scale package
US6407461B1 (en) 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
US6111323A (en) 1997-12-30 2000-08-29 International Business Machines Corporation Reworkable thermoplastic encapsulant
US5998876A (en) * 1997-12-30 1999-12-07 International Business Machines Corporation Reworkable thermoplastic hyper-branched encapsulant
DE69934153T2 (de) * 1998-02-02 2007-09-20 Shin-Etsu Chemical Co., Ltd. Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen
AU2003272790A1 (en) * 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2628417C2 (de) * 1976-06-24 1985-08-14 Bayer Ag, 5090 Leverkusen Härtbare Mischungen
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS61268750A (ja) * 1985-05-22 1986-11-28 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物
US4931852A (en) * 1986-06-13 1990-06-05 Advanced Micro Devices, Inc. High thermal conductivity/low alpha emission molding compound containing high purity semiconductor filler and integrated circuit package
US4709008A (en) * 1986-06-30 1987-11-24 Interez, Inc. Blend of tris (cyanatophenyl) alkane and bis(cyanatophenyl) alkane
US4795769A (en) * 1986-08-04 1989-01-03 Siemens Aktiengesellschaft Electric insulation with a silicic acid additive made by a melt process
US4740584A (en) * 1986-09-08 1988-04-26 Interez, Inc. Blend of dicyanate esters of dihydric phenols
AU597435B2 (en) * 1986-11-24 1990-05-31 Ciba-Geigy Ag Low viscosity noncrystalline dicyanate esters and blends with prepolymers of dicyanate esters
EP0271772A3 (de) * 1986-12-15 1988-12-14 Siemens Aktiengesellschaft Epoxidharz-Formmassen
US4893171A (en) * 1988-03-30 1990-01-09 Director General, Agenty Of Industrial Science And Technology Semiconductor device with resin bonding to support structure
US5030433A (en) * 1988-07-18 1991-07-09 International Minerals & Chemical Corp. Process for producing pure and dense amorphous synthetic silica particles
US4946928A (en) * 1989-02-15 1990-08-07 Shell Oil Company Curable resin from cyanate aromatic ester and propargyl aromatic ether
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US5068309A (en) * 1990-03-29 1991-11-26 Hi-Tek Polymers, Inc. Low temperature curable dicyanate ester of dihydric phenol composition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8815725B2 (en) 2013-01-18 2014-08-26 International Business Machines Corporation Low alpha particle emission electrically-conductive coating
US9181440B2 (en) 2013-01-18 2015-11-10 Globalfoundries U.S. 2 Llc Low alpha particle emission electrically-conductive coating

Also Published As

Publication number Publication date
EP0528171A3 (en) 1993-05-12
EP0528171B1 (en) 1997-10-29
US5471096A (en) 1995-11-28
EP0528171A2 (en) 1993-02-24
JP2523250B2 (ja) 1996-08-07
DE69222905D1 (de) 1997-12-04

Similar Documents

Publication Publication Date Title
US4999699A (en) Solder interconnection structure and process for making
US5089440A (en) Solder interconnection structure and process for making
US5194930A (en) Dielectric composition and solder interconnection structure for its use
US5821456A (en) Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same
JP2523250B2 (ja) ジシアネ―トの混合物を含む組成物
US5623006A (en) Solder interconnection
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
US7253078B1 (en) Method and apparatus for forming an underfill adhesive layer
US5920125A (en) Interconnection of a carrier substrate and a semiconductor device
KR101215243B1 (ko) 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
US6696644B1 (en) Polymer-embedded solder bumps for reliable plastic package attachment
US5656862A (en) Solder interconnection structure
TWI243082B (en) Electronic device
US6762511B2 (en) Thermosetting resin composition
US20020089067A1 (en) Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
US6492438B1 (en) Electrically connectable adhesive agent for semiconductor
TWI480326B (zh) 用於含低ｋ介電質之半導體裝置中作為底填密封劑之可固化樹脂組合物
JP2010171118A (ja) 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
US6971163B1 (en) Adhesive and encapsulating material with fluxing properties
JP2001223227A (ja) 半導体封止用樹脂組成物および半導体装置
KR101163172B1 (ko) 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법
JP2003002949A (ja) 半導体封止用液状エポキシ樹脂組成物および半導体装置
KR20030011825A (ko) 플립 칩 실장 방법
JP2002512278A (ja) フラックス特性を有する接着性封止材料
JP2015108155A (ja) アンダーフィル用液状エポキシ樹脂組成物、並びにそれを用いた実装部品構造体及び実装部品の表面実装方法