JPH052384A - キヤラクタデイスプレイ装置の文字表示回路 - Google Patents

Abstract

(57)【要約】 【目的】 表示する文字ごとに水平垂直方向に対して０
ドットから文字横縦方向構成ドット数−１ドットまで１
ドット単位で文字表示位置を移動することができるキャ
ラクタディスプレイ装置の表示回路を提供すること。 【構成】 リフレッシュメモリ３０とキャラクタジェネ
レータ３２等を具備するキャラクタディスプレイ装置に
おいて、文字の表示位置の移動量を記憶するメモリ９，
１０と、リフレッシュメモリ３０の読み出しアドレスと
キャラクタジェネレータ３２のラスタアドレスをメモリ
９が出力する文字の垂直移動量に応じて変換しリフレッ
シュメモリ３０に出力する回路と、キャラクタジェネレ
ータ３２へ一時記憶するタイミングをメモリ１０が出力
する文字の水平移動量に相当するドットの表示時間で変
更することができる回路を設け、文字の表示位置をメモ
リ９，１０が出力する文字の移動量に応じて移動するよ
うにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はキャラクタディスプレイ
装置における文字表示回路に関するものである。

【０００２】従来、この種のキャラクタディスプレイ装
置における文字表示回路は、文字コードを記憶しておく
ためのリフレッシュメモリと、該リフレッシュメモリが
出力する文字コードに対応する文字パターンを発生する
キャラクタジェネレータと、該キャラクタジェネレータ
が発生する文字パターンを直列データに変換するシフト
レジスタと、ＣＲＴの操作ビームと同期しリフレッシュ
メモリから文字コードを読み込むためのアドレスを発生
したり、キャラクタジェネレータのラスタアドレスを発
生したり、同期信号を発生したりするＣＲＴコントロー
ラと、リフレッシュメモリに文字コードを書き込むため
の制御回路から構成されている。

【０００３】この回路の概略の動作はＣＲＴコントロー
ラが発生するアドレスに従ってリフレッシュメモリに格
納されている文字コードを読み出す。その文字パターン
はキャラクタジェネレータでその文字コードに対応する
文字パターンに変換される。更に、その文字パターンを
シフトレジスタで直列データに変換した後ＣＲＴに出力
していた。

【０００４】図７は従来の１文字が１６ドット×１６ド
ットのサイズの文字表示装置（キャラクタディスプレイ
装置）における文字表示回路の一構成例を示すブロック
図で、図８と図９は図７の表示回路の動作を説明する波
形図である。

【０００５】図７において、７１はＣＲＴの１ドット表
示時間と同じ周期を持つクロック（以下、「ドットクロ
ック」と称する）を発生するクロック発生器、７２は１
６分周カウンタ、７３はＣＲＴコントローラ（以下、
「ＣＲＴＣ」と称する）、７４はＣＲＴに表示する文字
コードを格納するリフレッシュメモリ、７５はＣＰＵ、
７６はセレクタ、７７は双方向データバッファ、７８は
デコーダ、７９はラッチ、８０はキャラクタジェネレー
タ、８１及び８２は１ビットラッチ、８３は１６ビット
シフトレジスタ、８４及び８５はＡＮＤゲートである。

【０００６】図７、図８及び図９において、Ａはドット
クロック、Ｂは１６分周カウンタ７２の４ビットのカウ
ント値、ＣはＣＲＴＣクロック（Ｂの最上位ビット信
号）である。Ｄはリフレッシュメモリ７４の読み出しア
ドレス、Ｅはラスタアドレス（これは走査ビームが１文
字の縦方向のドットを走査しているかを示す）である。
Ｆは表示期間（これはリフレッシュメモリ７４のアドレ
スＤやラスタアドレスＥが有効である期間を示す）であ
る。

【０００７】Ｇは垂直同期信号、Ｈは水平同期信号であ
る。ＩはＣＰＵ７５のアドレス信号、ＪはＣＰＵ７５の
データ、Ｋは双方向データバッファ７７の制御信号（双
方向データバッファ７７のドライブ方向、出力禁止、許
可を制御する）である。Ｌはセレクタ７６の選択信号、
Ｍはリフレッシュメモリ７４の書き込み制御信号、Ｎは
リフレッシュメモリ７４のアドレス、Ｏはリフレッシュ
メモリ７４の入出力データである文字コード、Ｐは文字
コード、Ｑは表示する文字のパターンである文字パター
ン、Ｒは表示許可信号（これはＣＲＴの表示期間を示
す）である。Ｓは１６ビットシフトレジスタ８３のロー
ド信号、Ｔは直列文字パターン、ＵはＣＲＴへ出力する
ビデオ信号である。

【０００８】次に、図７に示す文字表示回路の主な構成
要素の動作を説明する。まずＣＲＴコントローラ７３の
動作は下記のようになる。リフレッシュメモリ７４の
読み出しアドレスＤを初期値から初期値＋水平表示文字
数−１までＣＲＴＣクロックＣの立ち下がりで１加算す
る。

【０００９】リフレッシュメモリ７４の読み出しアド
レスの初期値は０、水平表示文字数、２×水平表示文字
数と水平表示文字数ずつ加算され、（垂直表示文字数−
１）×水平表示文字数まで変化する。リフレッシュメ
モリ７４の読み出しアドレスＤは１６回同一の初期値か
ら始まり、１７回目にそれまでの初期値に水平表示文字
数が加算された初期値になる。

【００１０】ラスタアドレスＥはリフレッシュメモリ
７４の読み出しアドレスＤがその初期値から１ずつ加算
して初期値＋水平文字数−１になるまでの同一の値を保
つ。ラスタアドレスＥはリフレッシュメモリ７４の読
み出しアドレスＤが初期値＋水平表示文字数−１から再
び初期値になるとき１加算される。

【００１１】ラスタアドレスＥはリフレッシュメモリ
の読み出しアドレスＤの値が初期値が新しい初期値にな
るときにその値が０になり、１５まで値が変化する。
表示期間Ｆはリフレッシュメモリ７４の読み出しアドレ
スＤの値から初期値＋水平表示文字数−１になるまでの
期間で論理１である。垂直同期信号と水平同期信号は
使用するＣＲＴの仕様に合ったタイミングで出力され
る。なお、水平表示文字数とはＣＲＴ表示画面の水平方
向の最大表示文字数であり垂直表示文字数とはＣＲＴ表
示画面の垂直表示文字数であるものとする。

【００１２】次に、リフレッシュメモリ７４の動作につ
いて説明する。リフレッシュメモリ７４は、書き込み制
御信号Ｍが論理１のときは、リフレッシュメモリアドレ
スＮで指定する領域の記憶しているデータを文字コード
Ｏとして出力し、書き込み制御信号Ｍが論理１のとき
は、リフレッシュメモリアドレスＮで指定する領域に文
字コードＯの値を記憶する動作を行うものである。

【００１３】キャラクタジェネレータ８０は、縦１６ド
ット横１６ドットで構成された文字を、文字部分を論理
１として文字以外の部分を論理０として横１行を１６ビ
ットのデータにし、それを１６組で１文字分のデータと
して記憶するメモリで、文字のドットパターンの右端は
１６ビットデータのＬＳＢに対応する。文字コードＰで
文字を指定し、文字のパターンの上からラスタアドレス
Ｅの値番目のドットに対応する横１行の１６ビットデー
タを直列文字パターンＴとして出力するものである。

【００１４】シフトレジスタ８３は１６ビットのシフト
レジスタで、ロード信号Ｓが論理１のときはドットクロ
ックＡの低レベルから高レベルへの変化点（以下「立ち
上がり」と称する）で文字パターンＱを一時記憶すると
同時に文字パターンＱのＭＳＢのビットを直列文字パタ
ーンＴとして出力し、ロード信号Ｓが論理０のときは一
時記憶した内容をドットクロックＡの立ち上がりのタイ
ミングでＭＳＢからＬＳＢの方向に１ビットずつ順に直
列文字パターンＴとして出力するものである。１６ビッ
ト分をシフトした後は論理０が直列文字パターンＴに出
力される。

【００１５】ＡＮＤゲート８４は、１６分周カウンタ７
２のカウントＢの値が１５のときロード信号Ｓを論理１
にする。

【００１６】ＡＮＤゲート８５はＣＲＴの表示期間にの
みビデオ信号Ｕを出力するために、表示許可信号Ｒが論
理１のときに直列文字パターンＴがビデオ信号Ｕになる
ようにする。

【００１７】次に、文字を表示するときの動作について
説明する。デコーダ７８が出力する選択信号Ｌによりセ
レクタ７６はリフレッシュメモリ読み出しアドレスＤを
リフレッシュメモリアドレスＮとして出力する。また、
双方向データバッファ７７はバッファ制御信号Ｋにより
文字コードＯをＣＰＵデータＪに出力せず、且つＣＰＵ
データＪを文字コードＯに出力しないように制御されて
いる。

【００１８】リフレッシュメモリ読み出しアドレスＤの
値は０であるのでリフレッシュメモリ７４の０番地に記
憶されている文字コード（第１の文字とする）が文字コ
ードＯに出力される。文字コードＯはラッチ７９にＣＲ
ＴＣクロックＣの立ち下がりで一時記憶され、次のＣＲ
ＴＣクロックＣの立ち下がりまで文字コードＰとしてキ
ャラクタジェネレータ８０に入力される。ラスタアドレ
スＥの値は０であるので、キャラクタジェネレータ８０
は文字コードＰに対応する縦１６ドット横１６ドットで
構成される文字パターンのうち、上から１行目の１６ド
ットのパターンの信号を文字パターンＱとして出力す
る。文字パターンＱはロード信号Ｓが論理１であるとき
のドットクロックＡの立ち上がりで１６ビットシフトレ
ジスタ８３、１６分周カウンタ７２に一時記憶され、同
時に直列文字パターンＴとして文字パターンのＭＳＢが
出力される。

【００１９】ロード信号ＳはＣＲＴＣクロックＣの立ち
下がりの直前にドットクロックＡの一周期だけ論理１に
なる信号であるので、ＣＲＴＣクロックＣの立ち下がり
の時点のドットクロックＡの立ち上がりから直列文字コ
ードＱのＭＳＢが直列文字パターンＴとして出力される
ことになる。そして、ドットクロックＡの立ち上がりが
入力されるたびにＭＳＢからＬＳＢの方向に１ビットず
つ順に出力される。即ち、リフレッシュメモリ読み出し
アドレスＤの値が０を出力開始した時からＣＲＴＣクロ
ックＣの２周期分の時間が経過した時点から第１の文字
の１行目の１６ドットが出力されたことになる。そして
この時点はＣＲＴの走査ビームが１行目の走査を開始し
た時点でもあるのでＣＲＴ左上に第１の文字の１行目の
１６ドットが表示される。

【００２０】また、ＣＲＴＣ３の動作と表示のタイミン
グがＣＲＴＣクロックＣの２周期分遅延していることか
ら、ＣＲＴＣ３のタイミングで出力される表示期間Ｆを
１ビットラッチ８１と８２でＣＲＴＣクロックＣの２周
期分遅延して表示許可信号Ｒとしている。

【００２１】リフレッシュメモリ読み出しアドレスＤの
値が０を出力開始した時点からＣＲＴＣクロックＣの１
周期分が経過してその値が１になった場合は、リフレッ
シュメモリアドレスＮが１であるリフレッシュメモリ７
４の１番地に記憶している文字コード（第２の文字とす
る）が文字コードＯに出力される。ラスタアドレスＥは
０のままなのでキャラクタジェネレータ８０は第２の文
字の文字コードに対応する文字パターンの上から１行目
の１６ドットの文字パターンＱを出力する。あとは第１
の文字の時と同様にリフレッシュメモリ読み出しアドレ
スＤの値が１を出力開始してからＣＲＴＣクロックＣの
２周期分の時間が経過したあと第２の文字の１行目の１
６ドットが表示される。

【００２２】リフレッシュメモリ読み出しアドレスＤの
値が０、ラスタアドレスＥの値が１のときは、リフレッ
シュメモリアドレスＮの値は０であるので文字コードＯ
は第１文字の文字コードである。文字コードＰも第１の
文字コードであり、ラスタアドレスＥの値は１であるの
で文字パターンＱは第１の文字の２行目の１６ドットに
なる。従って、第１の文字の１行目の時と同様にリフレ
ッシュメモリ読み出しアドレスＤが０を出力した時点か
らＣＲＴＣクロックＣの２周期分の時間が経過した時点
から第１の文字の２行目の１６ドットが表示されること
になる。

【００２３】この時点は、ＣＲＴの走査ビームが１行目
のラスタを走査して２行目の走査を開始した時点である
ので、第１の文字の１行目の１６ドットの下に第１の文
字の２行目が表示されることになる。

【００２４】ラスタアドレスＥが２から１５まで変化す
ると、ＣＲＴの表示画面の左上の部分に縦１６ドット横
１６ドットの第１の文字が表示され、第１の文字の最も
左から数えて１７ドット目からは第２の文字表示される
ことになる。

【００２５】このようにして図７の文字表示回路は、リ
フレッシュメモリ７４に格納されている文字コードに対
応する縦１６ドット×横１６ドットの文字を、ＣＲＴの
表示画面を水平方向１６ドット、垂直方向１６ドットご
とに碁盤の目のように区切った区画のなかに表示する動
作をする。

【００２６】

【発明が解決しようとする課題】しかしながら上記従来
構成の文字表示回路では、ＣＲＴ上の文字表示位置を碁
盤の目のように区切った区画内に決められており、区画
からずれた位置には表示することができなという欠点が
あった。この欠点は表示画面の設計上の制約となってい
た。例えばグラフ等の図面の所定位置に文字を挿入する
場合、文字の表示位置が決められているため、図面を移
動させる等の面倒な操作をしなければならない。

【００２７】本発明は上述の点に鑑みてなされたもの
で、上記従来の文字表示回路においては文字の表示位置
が決められているという欠点を解決するために、表示す
る文字ごとに水平方向に対して０ドットから文字の横方
向構成ドット数−１ドットまで、垂直方向に対して０ド
ットから文字縦方向構成ドット数−１ドットまで、それ
ぞれ１ドット単位で文字表示位置を移動することができ
るキャラクタディスプレイ装置の文字表示回路を提供す
ることにある。

【００２８】

【課題を解決するための手段】上記課題を解決するため
本発明は、従来のキャラクタディスプレイ装置の文字表
示回路に、表示する文字の表示位置を水平方向に対して
０ドットから文字の横方向構成ドット数−１ドットま
で、また垂直方向に対して文字の縦方向構成ドット数−
１ドットまで、１ドット単位で文字ごとに移動できるよ
うにするために、文字の水平方向及び垂直方向の移動量
を記憶するメモリと、文字の表示位置を垂直方向に移動
する回路として文字コードを記憶しているリフレッシュ
メモリのアドレス及びキャラクタジェネレータの文字の
行指定をするアドレスを、垂直方向の移動量によって変
換する回路と文字の表示位置を水平方向に移動する回路
としてキャラクタジェネレータが出力する文字パターン
をシフトレジスタに一時記憶するタイミングを水平方向
の移動量によって変更する回路と文字ごとの移動量を記
憶するメモリに移動量を書き込むための書き込み制御回
路を設けたものである。

【００２９】

【作用】上記の如く構成することにより、垂直方向の移
動は、表示位置を移動した文字を表示するべき位置にＣ
ＲＴの走査ビームが位置したときに、リフレッシュメモ
リのアドレスをその文字の文字コードを記憶しているア
ドレスに変換することとキャラクタジェネレータの文字
の行を指定するアドレスをその文字の１行目を指定する
ようなアドレスに変換することにより行う。また、水平
方向の移動は、文字コードのシフトレジスタへの一時記
憶タイミングを表示位置の移動量が０のときよりも進ま
せるか遅らせることにより行う。

【００３０】

【実施例】以下本発明の一実施例を図面に基づいて説明
する。図１は本発明の文字表示回路の構成を示すブロッ
ク図であり、図２、図３、図４、図５、図６はそれぞれ
図１の文字表示回路動作を説明するための波形図であ
る。

【００３１】図１において各構成要素を示す番号は下記
のとおりである。１はドットクロック発生器、２は１６
分周カウンタ、３はＣＲＴＣ、４はＣＰＵ、５はデコー
ダ、６はリフレッシュメモリ読み出しアドレス変換回
路、７、８はそれぞれセレクタ、９、１０はそれぞれ文
字移動量を記憶するメモリでオフセットメモリと称す
る。

【００３２】また、１１、１２はそれぞれラスタアドレ
ス変換回路、１３、１４、１５、１６、１７はそれぞれ
双方向バッファ、１８、１９、２０はそれぞれセレク
タ、２１、２２はそれぞれ１ビットラッチ、２３、２
４、２５、２６、２７、２８、４３、４４はそれぞれ複
数ビットラッチ、２９はセレクタ、３０は文字コードを
記憶するリフレッシュメモリ、３１はセレクタ、３２は
キャラクタジェネレータ、３３は１６ビットシフトレジ
スタ、３４はデコーダ、３５はセレクタ、３６はＡＮＤ
ゲート、３７、３８、３９、４０はそれぞれ１ビットラ
ッチ、４１、４２はそれぞれ２ビットラッチである。

【００３３】図１乃至図６において各部の信号を示す符
号は下記の通りである。Ａはドットクロック、Ｂは１６
分周カウンタ２の４ビットの出力信号、ＣはＣＲＴＣク
ロックで１６分周カウンタ２の出力信号の最上位ビッ
ト、即ちドットクロックの周期の１６倍の周期を持つク
ロック、Ｄはリフレッシュメモリ読み出しアドレス、Ｅ
はラスタアドレス、Ｆ，β，γ，δはそれぞれ表示期
間、Ｇ，εはそれぞれ垂直同期信号、Ｈ，θは水平同期
信号、ＩはＣＰＵ４のＣＰＵアドレス、ＪはＣＰＵ４の
ＣＰＵデータ、Ｋはオフセット読み出しアドレス、Ｌは
垂直オフセット値、Ｍは水平オフセット値、Ｎは次行リ
フレッシュメモリ読み出しアドレス、Ｏはオフセット読
み出しアドレスである。

【００３４】また、Ｐは垂直オフセット値、Ｑは水平オ
フセット値、Ｒはオフセットラスタアドレス、Ｓは文字
表示判定信号、Ｔはオフセットラスタアドレス、Ｕは文
字表示判定信号、Ｖはオフセットラスタアドレス、Ｗは
リフレッシュメモリ読み出しアドレス、Ｘは水平オフセ
ット値、Ｙはオフセットラスタアドレス、Ｚはリフレッ
シュメモリ読み出しアドレス、ａは水平オフセット値、
ｂはリフレッシュメモリ読み出しアドレス、ｃは文字コ
ードである。

【００３５】ｄは文字コード、ｅは文字コード、ｆは文
字パターン、ｇは文字パターン、ｈは直列文字パター
ン、ｉは水平オフセット値、ｊはロードタイミング信
号、ｋはロード信号、ｌは表示許可信号、ｍはＣＲＴへ
のビデオ信号、ｎはブランク文字コード、ｏは双方向バ
ッファ１３と１４の制御信号、ｐは双方向バッファ１５
と１６の制御信号、ｑはオフセットメモリ書き込み制御
信号、ｒは選択制御信号、ｓは双方向バッファ１７の制
御信号、ｔはリフレッシュメモリ書き込み制御信号、ｕ
は選択制御信号、ｖはＣＲＴに出力する垂直同期信号、
ｗはＣＲＴに出力する水平同期信号、ｘはＣＰＵ制御信
号、ｙ、αは文字表示判定信号、λは水平オフセット
値、πはオフセットラスタアドレスである。

【００３６】上記各構成要素の接続は下記の通りであ
る。ドットクロック発生回路１は１６分周カウンタ２と
１６ビットシフトレジスタ３３にドットクロックＡで接
続される。１６分周カウンタ２は、デコーダ３４に４ビ
ットの出力信号Ｂで接続され、ＣＲＴＣ３と１ビットラ
ッチ２１、２２、３７、３８、３９、４０と２ビットラ
ッチ４１、４２と複数ビットラッチ２３、２４、２５、
２６、２７、２８にＣＲＴＣクロックＣで接続される。

【００３７】ＣＲＴＣ３は、セレクタ７とリフレッシュ
メモリ読み出しアドレス変換回路６とセレクタ１９にリ
フレッシュメモリ読み出しアドレスＤで接続され、ラス
タアドレス変換回路１１と１２にラスタアドレスＥで接
続され、１ビットラッチ３７に表示期間Ｆで接続され、
２ビットラッチ４１に垂直同期信号Ｇ水平同期信号Ｈで
接続される。ＣＰＵ４は、ＣＲＴＣ３と双方向バッファ
１３、１４、１５、１６、１７にＣＰＵデータＩで接続
され、ＣＲＴＣ３とデコーダ５とセレクタ７、８、２９
にＣＰＵアドレスＪで接続され、デコーダ５にＣＰＵ制
御信号ｘで接続される。

【００３８】デコーダ５は双方向バッファ１３と１４に
制御信号ｏで接続され、双方向バッファ１５と１６に制
御信号ｐで接続され、オフセットメモリ９と１０にオフ
セットメモリ書き込み制御信号ｑで接続され、セレクタ
７と８に選択信号ｒで接続され、双方向バッファ１７に
制御信号ｓで接続され、リフレッシュメモリ３０にリフ
レッシュメモリ書き込み制御信号ｔで接続され、セレク
タ２９に選択制御信号ｕで接続される。リフレッシュメ
モリ読み出しアドレス変換回路６はセレクタ８とセレク
タ１９に次行リフレッシュメモリ読み出しアドレスＮで
接続させる。

【００３９】セレクタ７はオフセットメモリ９とオフセ
ット読み出しアドレスＫで接続される。セレクタ８はオ
フセットメモリ１０とリフレッシュメモリ読み出しアド
レスＯで接続される。オフセットメモリ９は、ラスタア
ドレス変換回路１１と双方向バッファ１３に垂直オフセ
ット値Ｌで接続され、双方向バッファ１４とセレクタ２
０に水平オフセット値Ｍで接続される。オフセットメモ
リ１０は、ラスタアドレス変換回路１２と双方向バッフ
ァ１５に垂直オフセット値Ｐで接続され、双方向バッフ
ァ１６とセレクタ２０に水平オフセット値Ｑで接続され
る。

【００４０】ラスタアドレス変換回路１１は、セレクタ
１８にオフセットラスタアドレスＲで接続され、セレク
タ２０と１ビットラッチ２１に文字表示判定信号Ｓで接
続される。ラスタアドレス変換回路１２は、セレクタ１
８にオフセットアドレスＴで接続され、セレクタ１８と
１９と２０と１ビットラッチ２２に文字表示判定信号Ｕ
で接続される。双方向バッファ１７はリフレッシュメモ
リ３０とセレクタ３１に文字コードｃで接続される。セ
レクタ１８はラッチ２３にオフセットアドレスＶで接続
される。セレクタ１９はラッチ２４にリフレッシュメモ
リ読み出しアドレスＷで接続される。セレクタ２０はラ
ッチ２５に水平オフセット値Ｘで接続される。１ビット
ラッチ２１はセレクタ３１に文字表示判定信号ｙで接続
される。

【００４１】１ビットラッチ２２はセレクタ３１と文字
表示判定信号αで接続される。複数ビットラッチ２３は
複数ビットラッチ４４にオフセットラスタアドレスＹで
接続される。複数ビットラッチ２４はセレクタ２９にリ
フレッシュメモリ読み出しアドレスＺで接続される。複
数ビットラッチ２５は複数ビットラッチ２６と水平オフ
セット値ａで接続される。複数ビットラッチ２６は複数
ビットラッチ４３に水平オフセット値λで接続される。
セレクタ２９はリフレッシュメモリ３０にリフレッシュ
メモリ読み出しアドレスｂで接続される。

【００４２】セレクタ３１には空白の文字の文字コード
であるブランク文字コードｎが入力され、セレクタ３１
は複数ビットラッチ２７に文字コードｄで接続される。
複数ビットラッチ２７はキャラクタジェネレータ３２に
文字コードｅで接続される。キャラクタジェネレータ３
２は複数ビットラッチ２８に文字パターンｆで接続され
る。複数ビットラッチ２８は１６ビットシフトレジスタ
３３に文字パターンｇで接続される。デコーダ３４はセ
レクタ３５にロード信号ｋで接続される。セレクタ３５
は１６ビットシフトレジスタ３３にロードタイミング信
号ｊで接続される。１６ビットシフトレジスタ３３はＡ
ＮＤゲート３６に直列文字パターンｈで接続される。１
ビットラッチ４０はＡＮＤゲート３６に表示許可信号ｌ
で接続される。

【００４３】１ビットラッチ３７は１ビットラッチ３８
に表示期間βで接続される。１ビットラッチ３８は１ビ
ットラッチ３９に表示期間γで接続される。１ビットラ
ッチ３９は１ビットラッチ４０に表示期間δで接続され
る。２ビットラッチ４１は２ビットラッチ４２に垂直同
時信号εと水平同期信号θで接続される。複数ビットラ
ッチ４３はセレクタ３５に水平オフセット値ｉで接続さ
れる。複数ビットラッチ４４はキャラクタジェネレータ
３２にオフセットラスタアドレスπで接続される。

【００４４】次に、上記各構成要素の動作を説明する。
ドットクロック発生器１はＣＲＴの１ドットの表示時間
と同じ時間の周期のクロックであるドットクロックＡを
出力する。１６分周カウンタ２はドットクロックＡの２
分周、４分周、８分周、１６分周のクロックである４ビ
ットの出力信号ＢとドットクロックＡを１６分周した信
号であるＣＲＴＣクロックＣを出力する。デコーダ３４
は４ビットの出力信号Ｂをデコードして１６ビットのデ
コード信号であるロード信号ｋを出力する。

【００４５】ＣＲＴＣ３の動作は従来技術の項で説明し
た動作と全く同じ動作をする。即ちリフレッシュメモ
リ読み出しアドレスＤを初期値から初期値＋水平表示文
字数−１までＣＲＴＣクロックＣの立ち下がりで加算す
る。リフレッシュメモリ読み出しアドレスの初期値は
０、２×水平表示文字数と水平表示文字数ずつ加算さ
れ、（垂直表示文字数−１）×水平表示文字数まで変化
する。

【００４６】リフレッシュメモリ読み出しアドレスＤ
は１６回同一の初期値からはじまり、１７回目にそれま
での初期値に水平表示文字数が加算された初期値とな
る。ラスタアドレスＥはリフレッシュメモリ読み出し
アドレスＤがその初期値から１ずつ加算して初期値＋水
平文字数−１になるまで同一の値を保つ。

【００４７】ラスタアドレスＥはリフレッシュメモリ
読み出しアドレスＤが初期値＋水平表示文字数−１から
再び初期値になるときに加算される。ラスタアドレス
Ｅはリフレッシュメモリ読み出しアドレスＤが新しい初
期値になるときにその値が０になり、１５まで値が変化
する。

【００４８】表示期間Ｆはリフレッシュメモリ読み出
しアドレスＤの値が初期値＋水平表示文字数−１になる
までの期間で論理１である。垂直同期信号Ｇと水平同
期信号Ｈは使用するＣＲＴの仕様に合ったタイミングで
出力される。

【００４９】デコーダ５はＣＰＵ４がオフセットメモリ
９，１０に水平オフセット値と垂直オフセット値を書き
込むときはバッファ１３と１４がＣＰＵデータＩを垂直
オフセット値Ｌと水平オフセット値Ｍに出力するような
制御信号ｏを出力し、同時に双方向バッファ１５と１６
がＣＰＵデータＩを垂直オフセット値Ｐと水平オフセッ
ト値Ｑに出力するような制御信号ｐを出力し、同時に選
択信号ｒとオフセットメモリ書き込む制御信号ｑを論理
１にし、同時に双方向バッファ１７がＣＰＵデータＩを
文字コードデータに出力せず且つ文字コードｃをＣＰＵ
データＩに出力しないような制御信号ｓを出力し、同時
にリフレッシュメモリ書き込み制御信号ｔを論理０に
し、同時に選択制御信号ｕを論理０にする。

【００５０】また、デコーダ５はＣＰＵ４がオフセット
メモリ９から水平オフセット値と垂直オフセット値を読
み出すときには双方向バッファ１３と双方向バッファ１
４が垂直オフセット値Ｌと水平オフセット値ＭをＣＰＵ
データＩに出力するような制御信号ｏを出力し、同時に
双方向バッファ１５と双方向バッファ１６が垂直オフセ
ット値Ｐと水平オフセット値ＱをＣＰＵデータＩに出力
しないような制御信号ｐを出力し、同時にオフセットメ
モリ書き込み制御信号ｑを論理０にし、同時に選択制御
信号ｒを論理１にし、同時に双方向バッファ１７がＣＰ
ＵデータＩを文字コードｃに出力せず且つ文字コードｃ
をＣＰＵデータＩに出力しないような制御信号ｓを出力
し、同時にリフレッシュメモリ書き込み制御信号ｔを論
理０にし、同時に選択制御信号ｕを論理０にする。

【００５１】また、デコーダ５はＣＰＵ４がオフセット
メモリ１０から水平オフセットと垂直オフセット値を読
み出すときには双方向バッファ１５と双方向バッファ１
６が垂直オフセット値Ｐと水平オフセット値ＱをＣＰＵ
データＩに出力するような制御信号ｐを出力し、同時に
バッファ１３とバッファ１４が垂直オフセット値Ｌと水
平オフセット値ＭをＣＰＵデータＩに出力しないような
制御信号ｏを出力し、同時にオフセットメモリ書き込み
制御信号ｑを論理０にし、同時に選択制御信号ｒを論理
１にし、同時にバッファ１７がＣＰＵデータＩを文字コ
ードｃに出力せず且つ文字コードｃをＣＰＵデータＩに
出力しないような制御信号ｓを出力し、同時にリフレッ
シュメモリ書き込み制御信号ｔを論理０にし、同時に選
択制御信号ｕを論理０にする。

【００５２】また、デコーダ５はＣＰＵ４がリフレッシ
ュメモリ３０に文字コードを書き込むときには双方向バ
ッファ１７がＣＰＵデータＩを文字コードｃに出力し、
同時にリフレッシュメモリ書き込み制御信号ｔと選択制
御信号ｕを論理１にし、同時に双方向バッファ１３と双
方向バッファ１４にそれぞれ垂直オフセット値Ｌと水平
オフセット値ＭをＣＰＵデータＩに出力せず、且つＣＰ
ＵデータＩが垂直オフセット値Ｌと水平オフセット値Ｍ
に出力しないような制御信号ｏを出力し、同時に双方向
バッファ１５と双方向バッファ１６がそれぞれ垂直オフ
セット値Ｐと水平オフセット値ＱをＣＰＵデータＩに出
力せず、且つＣＰＵデータＩが垂直オフセット値Ｐと水
平オフセット値Ｑに出力しないような制御信号ｐを出力
し、同時にオフセットメモリ書き込み制御信号ｑと選択
信号ｒを論理０にする。

【００５３】また、デコーダ５はＣＰＵ４がリフレッシ
ュメモリ３０から文字を読み出すときには双方向バッフ
ァ１７が文字コードｃをＣＰＵデータＩに出力するよう
な制御信号ｓを出力し、同時にリフレッシュメモリ書き
込み制御信号ｔを論理０にし、同時に双方向バッファ１
３と双方向バッファ１４がそれぞれ垂直オフセット値Ｌ
と水平オフセット値ＭをＣＰＵデータＩに出力せず、且
つＣＰＵデータＩが垂直オフセット値Ｌと水平オフセッ
ト値Ｍに出力しないような制御信号ｏを出力し、同時に
双方向バッファ１５と双方向バッファ１６がそれぞれ垂
直オフセット値Ｐと水平オフセット値ＱをＣＰＵデータ
Ｉに出力せず、且つＣＰＵデータＩが垂直オフセット値
Ｐと水平オフセット値Ｑに出力しないような制御信号ｐ
を出力し、同時にオフセットメモリ書き込み制御信号ｑ
と選択信号ｒを論理０にする。

【００５４】また、デコーダ５はＣＲＴに文字を表示し
ているときには、双方向バッファ１３と双方向バッファ
１４がそれぞれ垂直オフセット値Ｌと水平オフセット値
ＭをＣＰＵデータＩに出力せず、且つＣＰＵデータＩが
垂直オフセット値Ｌと水平オフセット値Ｍに出力しない
ように制御信号ｏを出力し、同時に双方向バッファ１５
と双方向バッファ１６がそれぞれ垂直オフセット値Ｐと
水平オフセット値ＱをＣＰＵデータに出力せず、且つＣ
ＰＵデータＩが垂直オフセット値Ｐと水平オフセット値
Ｑに出力しないような制御信号ｐを出力し、同時にオフ
セットメモリ書き込み信号ｑと選択制御信号ｒを論理０
にし、同時に双方向バッファ１７がＣＰＵデータＩを文
字コードｃに出力せず且つ文字コードｃをＣＰＵデータ
Ｉに出力しないような制御信号ｓを出力し、同時にリフ
レッシュメモリ書き込み制御信号ｔを論理０にし、同時
に選択制御信号ｕを論理０にする。

【００５５】リフレッシュメモリ読み出しアドレス変換
回路６はリフレッシュメモリ読み出しアドレスＤに水平
表示文字数を加算して次行リフレッシュメモリ読み出し
アドレスＮとして出力し、リフレッシュメモリ読み出し
アドレスＤが（垂直表示文字数−１）×水平表示文字数
から（垂直表示文字数−１）×水平表示文字数＋水平表
示文字数−１までのあいだのときには次行リフレッシュ
メモリ読み出しアドレスＮにリフレッシュメモリ読み出
しアドレスＤと同一の値を出力する。

【００５６】セレクタ７は選択制御信号ｒが論理０のと
きにはリフレッシュ読み出しアドレスＤをオフセット読
み出しアドレスＫに出力し、選択制御信号ｒが論理１の
ときにはＣＰＵアドレスＫに出力し、選択制御信号ｒが
論理１のときにはＣＰＵアドレスＪをオフセット読み出
しアドレスＫに出力する。

【００５７】セレクタ８は選択制御信号ｒが論理０のと
きには次行リフレッシュメモリ読み出しアドレスＮをオ
フセット読み出しアドレスＯに出力し、選択制御信号ｒ
が論理１のときにはＣＰＵアドレスＪをオフセット読み
出しアドレスＯに出力する。

【００５８】オフセットメモリ９，１０はＣＲＴに表示
しているすべての文字の垂直方向移動量と水平方向移動
量を記憶するメモリで、垂直方向の移動は垂直方向の移
動量が０であるときの文字の表示位置を基準にして垂直
方向の移動量ドットだけ文字の表示位置を上方に移動す
ることで、水平方向の移動は水平方向の移動量が０であ
るときの文字の表示位置を基準にして水平方向の移動量
ドットだけ文字の表示位置を左に移動することである。
オフセットメモリ９とオフセットメモリ１０とは両者の
内容は全く同一のものである。垂直方向の移動量である
垂直オフセット値ＬとＰはそれぞれ０から１５までの値
をとり、水平方向の移動量である水平オフセット値Ｍと
Ｑはそれぞれ０から１５までの値をもつ。

【００５９】オフセットメモリ９はオフセットメモリ書
き込み制御信号ｑが論理０のときにはオフセットメモリ
読み出しアドレスＫに対応する垂直オフセット値Ｌとし
水平オフセットＭを出力し、オフセットメモリ書き込み
制御信号ｑが論理１のときにはオフセットメモリ読み出
しアドレスＫで指定する領域に垂直オフセット値Ｌと水
平オフセット値Ｍを記憶する。

【００６０】オフセットメモリ１０はオフセットメモリ
書き込み制御信号ｑが論理０のときにはオフセットメモ
リ書き込み制御信号ｑが論理１のときにはオフセットメ
モリ読み出しアドレスＯで指定する領域に垂直オフセッ
ト値Ｐと水平オフセット値Ｑを記憶する。

【００６１】ラスタアドレス変換回路１１は垂直オフセ
ット値ＬとラスタアドレスＥを１６進数の加算をして桁
上がりを無視したものをオフセットラスタアドレスＲと
して出力する。また、垂直オフセット値Ｌとラスタアド
レスＥの加算をして桁上がりがある場合は文字表示判定
信号Ｓを論理１にし、桁上がりが無い場合は文字表示判
定信号Ｓを論理０にする。

【００６２】ラスタアドレス変換回路１２は垂直オフセ
ット値ＰとラスタアドレスＥを１６進数の加算したもの
から１６進数の１０を減算したものをオフセットラスタ
アドレスＴとして出力する。オフセットラスタアドレス
Ｔの値がマイナスのときは文字表示判定信号Ｕを論理１
にし、０又はプラスのときは文字表示判定信号Ｕを論理
０にする。

【００６３】双方向バッファ１３は制御信号ｏにより以
下の３動作のうち１つを行う。ＣＰＵデータＩの５番
目から８番目のビットを垂直オフセット値Ｌに出力す
る。垂直オフセット値ＬをＣＰＵデータＩの５番目か
ら８番目のビットに出力する。ＣＰＵデータＩの５番
目から８番目のビットと垂直オフセット値Ｌとが相互に
影響しないようにする。

【００６４】双方向バッファ１４は制御信号ｏのにより
下記の３動作のうち１つを行う。ＣＰＵデータＩの１
番目から４番目のビットを水平オフセット値Ｍに出力す
る。水平オフセット値ＭをＣＰＵデータＩの１番目か
ら４番目のビットに出力する。ＣＰＵデータＩの１番
目から４番目のビットと水平オフセット値Ｍとが相互に
影響しないようにする。

【００６５】双方向バッファ１５は制御信号ｐにより下
記の３動作のうち１つを行う。ＣＰＵデータＩの５番
目から８番目のビットを垂直オフセット値Ｐに出力す
る。垂直オフセット値ＰをＣＰＵデータＩの５番目か
ら８番目のビットに出力する。ＣＰＵデータＩの５番
目から８番目のビットと垂直オフセット値Ｐとが相互に
影響しないようにする。

【００６６】双方向バッファ１６は制御信号ｐにより下
記の３動作のうち１つを行う。ＣＰＵデータＩの１番
目から４番目のビットを水平オフセット値Ｑに出力す
る。水平オフセット値ＱをＣＰＵデータＩの１番目か
ら４番目のビットに出力する。ＣＰＵデータＩの１番
目から４番目のビットと水平オフセット値Ｑとが相互に
影響しないようにする。

【００６７】双方向バッファ１７は制御信号ｓにより下
記の３動作のうち１つを行う。ＣＰＵデータＩを文字
コードｃに出力する。文字コードｃをＣＰＵデータＩ
に出力する。ＣＰＵデータＩと文字コードｃとが相互
に影響しないようにする。

【００６８】セレクタ１８は文字表示判定信号Ｕが論理
０のときはオフセットラスタアドレスＲをオフセットラ
スタアドレスＶに出力し、文字表示判定信号Ｕが論理１
のときにはオフセットラスタアドレスＴをオフセットラ
スタアドレスＶに出力する。

【００６９】セレクタ１９は文字表示判定信号Ｕが論理
０のときにはリフレッシュメモリ読み出しアドレスＤを
リフレッシュ読み出しアドレスＷに出力し、文字表示判
定信号Ｕが論理１のときには次行リフレッシュメモリ読
み出しアドレスＮをリフレッシュメモリ読み出しアドレ
スＷに出力する。

【００７０】セレクタ２０は文字表示判定信号Ｓと文字
表示判定信号Ｕがともに論理０のときには水平オフセッ
トＭを水平オフセット値Ｘに出力し、文字表示判定信号
Ｓが論理１で文字表示判定信号Ｕが論理０のときには水
平オフセット値Ｘを０にし、文字表示判定信号Ｕが論理
１のときには水平オフセット値Ｑを水平オフセット値Ｘ
に出力する。

【００７１】１ビットラッチ２１は文字表示判定信号Ｓ
をＣＲＴＣクロックＣの立ち下がりで一時記憶し文字表
示判定信号ｙとして出力するものである。

【００７２】１ビットラッチ２２は文字表示判定信号Ｕ
をＣＲＴＣクロックＣの立ち下がりで一時記憶し、文字
表示判定信号αとして出力するものである。

【００７３】複数ビットラッチ２３はオフセットラスタ
アドレスＶをＣＲＴＣクロックＣの立ち下がりで一時記
憶し、オフセットラスタアドレスＹとして出力するもの
である。

【００７４】複数ビットラッチ２４はリフレッシュメモ
リ読み出しアドレスＷをＣＲＴＣクロックＣの立ち下が
りで一時記憶し、リフレッシュメモリ読み出しアドレス
Ｚとして出力するものである。

【００７５】複数ビットラッチ２５、２６、４３はそれ
ぞれＣＲＴＣクロックＣの立ち下がりで一時記憶するも
ので、水平オフセット値ＸをＣＲＴＣクロックＣの３周
期分の時間遅延して水平オフセット値ｉとして出力する
ものである。

【００７６】複数ビットラッチ２７は文字コードｄをＣ
ＲＴＣクロックＣの立ち下がりで一時記憶し文字コード
ｅとして出力するものである。

【００７７】複数ビットラッチ２８は文字パターンｆを
ＣＲＴＣクロックＣの立ち下がりで一時記憶し、文字パ
ターンｇとして出力するものである。

【００７８】セレクタ２９は選択制御信号ｕが論理０の
場合にはリフレッシュメモリ読み出しアドレスＺをリフ
レッシュメモリ読み出しアドレスｂに出力し、選択制御
信号ｕが論理１の場合にはＣＰＵアドレスＪをリフレッ
シュメモリ読み出しアドレスｂに出力するものである。

【００７９】リフレッシュメモリ３０はリフレッシュメ
モリ書き込み制御信号ｔが論理０のときにはリフレッシ
ュメモリ読み出しアドレスｂで示す領域に記憶している
内容を文字コードｃに出力し、リフレッシュメモリ書き
込み制御信号ｔが論理１のときにはリフレッシュメモリ
読み出しアドレスｂで示す領域に文字コードの値を記憶
するものである。

【００８０】セレクタ３１は文字表示判定信号ｙが論理
１且つ文字表示判定信号αが論理０であるときはブラン
ク文字コードｎを文字コードｅに出力し、文字表示判定
信号ｙが論理０のとき又は文字表示判定信号αが論理１
のときには文字コードｃを文字コードｅに出力するもの
である。

【００８１】キャラクタジェネレータ３２は、縦１６ド
ット横１６ドットで構成される文字を文字部分を論理１
とし文字以外の部分を論理０として横１行を１６ビット
のデータにし、それを１６組で１文字のデータにして記
憶するメモリである。文字のドットパターンの右端が１
６ビットのデータのＬＳＢに対応する。文字コードｅで
文字を指定し、文字のパターンの上からオフセットラス
タアドレスＹの値番目のドットに対応する横１行の１６
ビットを文字パターンｆとして出力する。

【００８２】１６ビットシフトレジスタ３３はロードタ
イミング信号ｊが論理１のときのドットクロックＡの立
ち上がりの時点で１６ビットのデータである文字パター
ンｇを一時記憶すると同時に文字パターンｇのＭＳＢの
ビットを直列文字パターンｈに出力する。また、ロード
タイミング信号ｊが論理０のときには１６ビットシフト
レジスタ３３に一時記憶しているデータをＭＳＢからド
ットクロックＡの立ち上がりが入力される度に１ビット
ずつ順に直列文字パターンｈに出力する。

【００８３】ロード信号ｋは１６の信号で構成される
が、１６の信号に１番目から１６番目までの番号をつけ
ると１番目の信号はＣＲＴＣクロックＣの立ち下がりの
時点からドットクロックＡの１周期の時間だけ論理１
で、２番目の信号は１番目の信号が論理１から論理０に
なった時点からドットクロックＡの１周期の時間だけ論
理１である。このように、ロード信号ｋのそれぞれの信
号は論理１の期間が重ならず且つ順に論理１になるよう
な信号である。

【００８４】セレクタ３５はこのロード信号ｋの１番目
から１６番目の信号の中から（１６−水平オフセット値
ｉの値）番目の信号をロードタイミング信号ｊとして出
力する。例えば水平オフセット値が１のときには１５番
目の信号をロードタイミングｊとして出力する。

【００８５】１ビットラッチ３７、３８、４０はそれぞ
れその入力信号をＣＲＴＣクロックＣの立ち下がりで一
時記憶するもので、表示期間ＦをＣＲＴＣクロックＣの
４周期分遅延させて表示許可信号ｌとして出力するもの
である。

【００８６】２ビットラッチ４１、４２はそれぞれその
入力をＣＲＴＣクロックＣの立ち下がりで一時記憶する
もので、垂直同期信号Ｇ及び水平同期信号ＨをＣＲＴＣ
クロックＣの２周期分遅延してそれぞれ垂直同期信号ｖ
及び水平同期信号ｗとして出力するものである。

【００８７】複数ビットラッチ４４をオフセットラスタ
アドレスＹをＣＲＴＣクロックＣの立ち下がりで一時記
憶しオフセットラスタアドレスπとして出力する。

【００８８】次に、図１の文字表示回路の動作を説明す
る。文字を表示するときは、デコーダ５は双方向バッフ
ァ１３、１４、１５、１６、１７を文字表示のときの動
作になるようにそれぞれの制御信号ｏ、ｐ、ｓを出力
し、オフセット書き込み制御信号ｑを論理０、選択制御
信号ｒを論理０、リフレッシュメモリ書き込み制御信号
ｔを論理０、選択制御信号ｕを論理０にする。

【００８９】これによりセレクタ７はリフレッシュメモ
リ書き込みアドレスＤをオフセット読み出しアドレスＫ
に出力し、セレクタ８は次行リフレッシュ読み出しアド
レスＮをオフセット読み出しアドレスＯに出力し、セレ
クタ２９はリフレッシュメモリ読み出しＺをリフレッシ
ュメモリ読み出しアドレスｂに出力し、オフセットメモ
リ９はオフセットメモリ読み出しアドレスＫが指し示す
領域の内容である垂直オフセット値Ｌと水平オフセット
値Ｍを出力し、オフセットメモリ１０はオフセットメモ
リ読み出しアドレスＯが指し示す領域の内容である垂直
オフセット値Ｐと水平オフセット値Ｑを出力し、リフレ
ッシュメモリ３０はリフレッシュメモリアドレスｂが指
し示す領域の内容である文字コードｃを出力する。

【００９０】まず、第１の例として全ての文字の垂直、
水平の移動量がそれぞれ０のときの動作について図２の
動作波形図に基づいて説明する。このときオフセットメ
モリ９、１０の内容はすべて０である。また、リフレッ
シュメモリ３０のリフレッシュメモリ読み出しアドレス
ｂの値が０に対応する領域には第１の文字の文字コー
ド、リフレッシュメモリ読み出しアドレスｂの値が１に
対応する領域には第２の文字の文字コード、リフレッシ
ュメモリ読み出しアドレスｂの値が水平表示文字数に対
応する領域には第３の文字の文字コード、リフレッシュ
メモリ読み出しアドレスｂの値が水平表示文字数＋１に
対応する領域には第４の文字の文字コードが記憶されて
いるものとする。

【００９１】ＣＲＴＣ３がリフレッシュメモリ読み出し
アドレスＤに０、ラスタアドレスＥに０の値を出力した
とする。次行リフレッシュメモリ読み出しアドレスＮの
値は水平表示文字数となる。この時の垂直オフセット値
Ｌが０でラスタアドレスＥが０であるのでオフセットラ
スタアドレスＲは０、文字表示判定信号Ｓは論理０にな
る。また、垂直オフセット値Ｐが論理０であるのでオフ
セットラスタアドレスＴは−１６、文字表示判定信号Ｕ
は論理０になる。

【００９２】文字表示判定信号Ｓが０、文字表示判定信
号Ｕが０であるので、オフセットラスタアドレスＲがオ
フセットラスタアドレスＶに出力される。オフセットア
ドレスＶは０である。また、リフレッシュメモリ読み出
しアドレスＤがリフレッシュメモリ読み出しアドレスＷ
に出力される。また、水平オフセット値が水平オフセッ
ト値Ｍが水平オフセット値Ｘに出力される。

【００９３】次に、文字表示判定信号Ｓと文字表示判定
信号Ｕがそれぞれ１ビットラッチ２１と１ビットラッチ
２２でＣＲＴＣクロックＣの１周期分遅延して、それぞ
れ文字判定信号ｙと文字判定信号αになる。この文字判
定信号ｙと文字判定信号αはともに論理０である。同時
に、オフセットラスタアドレスＶは複数ビットラッチ２
３と複数ビットラッチ４４でＣＲＴＣクロックＣの２周
期分遅延してオフセットラスタアドレスπになり、リフ
レッシュ読み出しアドレスＷは複数ビットラッチ２４で
ＣＲＴＣクロックＣの１周期分遅延してリフレッシュメ
モリ読み出しアドレスＺになる。水平オフセット値Ｘは
複数ビットラッチ２５、２６、４３でそれぞれＣＲＴＣ
クロックＣの１周期分ずつ遅延して合計３周期分遅延し
て水平オフセット値ｉになる。

【００９４】リフレッシュメモリ読み出しアドレスｂに
はリフレッシュメモリ読み出しアドレスＺが出力され
る。文字コードｃはリフレッシュメモリ読み出しアドレ
スｂが０であるので、第１の文字の文字コードが出力さ
れる。文字表示判定信号ｙと文字表示判定信号αがとも
に論理０であるので文字コードｃは文字コードｄに出力
される。文字パターンｄは複数ビットラッチ２７でＣＲ
ＴＣクロックＣの１周期分遅延して文字パターンｅにな
る。ＣＲＴＣ３からリフレッシュメモリ読み出しアドレ
スＤの０の値が出力された時点から文字パターンｅが出
力されるまでＣＲＴＣクロックＣの２周期分遅延したこ
とになる。

【００９５】キャラクタジェネレータ３２は文字コード
ｅに対応する文字パターンのオフセットラスタアドレス
πに対応する文字パターンｆ、即ち第１の文字の１行目
の１６ドットのパターンを出力する。文字パターンｆは
複数ビットラッチ２８でＣＲＴＣクロックＣの１周期分
遅延して文字パターンｇとなる。文字パターンｇはリフ
レッシュメモリ読み出しアドレスＤの０の値の出力時点
からＣＲＴＣクロックＣの３周期分遅延したことにな
る。

【００９６】水平オフセット値ｉの値は０であるのでロ
ード信号ｋの１６番目の信号をロードタイミング信号ｊ
として出力する。また、水平オフセット値ｉはリフレッ
シュメモリ読み出しアドレスＤの０の値の出力時点から
ＣＲＴＣクロックＣの３周期分遅延しており、文字パタ
ーンｇと同じタイミングである。さらにロードタイミン
グ信号ｊはロード信号ｋの１６番目の信号であるリフレ
ッシュ読み出しアドレスＤの０の値の出力時点からＣＲ
ＴＣクロックＣの４周期分の時間が経過した時点よりド
ットクロックＡの１周期前の時点からドットクロックＡ
の１周期分だけ論理１になる信号である。従って、文字
パターンｇはリフレッシュメモリ読み出しアドレスＤの
０の値の出力時点からＣＲＴＣクロックＣの４周期分の
時間が経過した時点付近のドットクロックＡの立ち上が
りで１６ビットシフトレジスタ３３に一時記憶され、同
時に直列文字パターンｈに文字パターンｇのＭＳＢが出
力される。

【００９７】表示許可信号ｌはリフレッシュメモリ読み
出しアドレスＤの０の値の出力時点と同時に論理１が出
力される表示期間ＦをＣＲＴＣクロックＣの４周期分遅
延した信号である。ビデオ信号ｍは直列文字パターンｈ
と表示許可信号ｌとの論理積であるのでリフレッシュメ
モリ読み出しアドレスＤの０の値が出力されてＣＲＴＣ
クロックＣの４周期分遅延した時点からビデオ信号ｍが
表示される。

【００９８】水平同期信号Ｈと垂直同期信号Ｇは、ビデ
オ信号ｍがリフレッシュメモリ読み出しアドレスＤの０
の値の出力時点からＣＲＴＣクロックＣの２周期分遅延
して出力されるタイミングに合わせて出力される。ＣＲ
ＴＣクロックＣの４周期分遅延してビデオ信号ｍが出力
されるのに合わせるため垂直同期信号Ｇ及び水平同期信
号ＨをそれぞれＣＲＴＣクロックＣの２周期分遅延し
て、垂直同期信号ｖと水平同期信号ｗをＣＲＴに出力す
る。

【００９９】ロードタイミング信号ｊはドットクロック
Ａの１周期分の時間だけ論理１であるので、ドットクロ
ックＡの立ち上がりが入力されるたびに１６ビットシフ
トレジスタ３３に一時記憶した文字パターンｇはそのＭ
ＳＢから１ビットずつ直列文字パターンｈとして出力さ
れる。そして表示許可信号ｌはその時点では論理１であ
るのでビデオ信号ｍは直列文字パターンｈと同じ信号に
なる。ドットクロックＡが１６クロック入力されるとリ
フレッシュメモリ読み出しアドレスＤの値が０の出力時
点からＣＲＴＣクロックＣの４周期分経過した時点から
１６ビット分のビデオ信号ｍが出力され、ＣＲＴにその
ビデオ信号ｍに対応する表示、即ち第１の文字の１行目
の１６ドットが表示されることになる。

【０１００】リフレッシュメモリ読み出しアドレスＤの
０の値が出力された時点からＣＲＴＣクロックＣの１周
期分経過してリフレッシュメモリ読み出しアドレスＤの
値が１になると、このリフレッシュメモリ読み出しアド
レスＤに対応する垂直オフセット値、水平オフセット値
はともに０、文字コードｃは第２の文字の文字コードが
出力される。第１の文字の時と同様にして第２の文字直
列文字パターンｈが出力され、ビデオ信号ｍがＣＲＴに
出力される。即ち、第１の文字の１行目の１６ドットの
右隣に第２の文字の１行目の１６ドットが表示されるこ
とになる。

【０１０１】リフレッシュメモリ読み出しアドレスＤが
水平表示文字数−１までになり、次にリフレッシュメモ
リ読み出しアドレスＤの値が０になったときには、ラス
タアドレスＥの値は１となる。このときは、垂直オフセ
ット値ＬとＰ、水平オフセット値ＭとＱは０であり、ラ
スタアドレスＥの値は１であるのでオフセットラスタア
ドレスＲの値は１になり、オフセットラスタアドレスＴ
の値は−１５になり、文字表示判定信号Ｓは論理０にな
り、文字判定信号Ｕは論理０になる。

【０１０２】従って、オフセットラスタアドレスＶの値
が１になることを除いて第１の文字の時と同じ動作にな
り、ビデオ信号ｍはＣＲＴに第１の文字の２行目の１６
ビットを表示するように出力される。リフレッシュメモ
リ読み出しアドレスＤの値が１になると、第１の文字の
ときと同様にして第１の文字の２行目の１６ドットの右
隣に第２の文字の２行目の１６ドットが表示される。こ
のような動作はラスタアドレスＥの値が１５になるまで
行われる。その結果、縦１６ドット横１６ドットの第１
の文字の右隣に１６ドット横１６ドットの第２の文字が
表示されることになる。

【０１０３】また、リフレッシュメモリ読み出しアドレ
スＤの値が水平表示文字数になり、ラスタアドレスＥの
値が０のときはリフレッシュメモリ読み出しアドレス
Ｄ、Ｗ、Ｚ、ｂや文字コードｃ、ｄ、ｅや文字パターン
ｆ、ｇや直列文字パターンｈやビデオ信号ｍが第１の文
字のときと違うことを除くほかは同じ動作となり、第１
の文字の１６行目の１６ドットの下にリフレッシュメモ
リ読み出しアドレスＤの値が水平表示文字数のときに対
応する第３の文字の１行目の１６ドットが表示されるこ
とになる。

【０１０４】また、リフレッシュメモリ読み出しアドレ
スＤの値が水平表示文字数を出力した時点からＣＲＴＣ
クロックＣの１周期分の時間が経過してリフレッシュメ
モリ読み出しアドレスＤの値が水平表示文字数＋１にな
ると、リフレッシュメモリ読み出しアドレスＤ、Ｗ、
Ｚ、ｂや文字コードｃ、ｄ、ｅや文字パターンｆ、ｇや
直列文字パターンｈやビデオ信号ｍが第３の文字のとき
と違うことを除くとほかは同じ動作になり、第３の文字
の１行目の１６ドットの右隣にリフレッシュメモリ読み
出しアドレスＤの値が水平表示文字数＋１に対応する第
４の文字の１行目の１６ドットが表示される。

【０１０５】ラスタアドレスＥの値が１５になるまで同
様な動作を行い、その結果、縦１６ドット横１６ドット
で構成される第３の文字が第１の文字の直下に、第４の
文字が第２の文字の直下に表示される。このようにし
て、全ての表示文字の垂直移動量が０のときは表示画面
を縦横それぞれ１６ドットの碁盤の目状に区切った区画
に縦１６ドット横１６ドットの文字が表示されることに
なる。

【０１０６】次に、第２の例として、第１、第２、第３
の文字の垂直、水平の移動量が０、第４の文字の垂直移
動量が８、水平の移動量が８のときの動作について図
３，図４，図５，図６の動作波形図に基づいて説明す
る。

【０１０７】このときオフセットメモリ９のオフセット
メモリ読み出しアドレスＫの値が水平表示文字数＋１に
対応する領域の垂直オフセット値が８、水平オフセット
値が８が記憶されていて、オフセットメモリ１０のオフ
セットメモリ読み出しアドレスＯの値が水平表示文字数
＋１に対応する領域の垂直オフセット値は８、水平オフ
セット値は８が記憶されている。そして、それ以外の領
域の垂直オフセット値と水平オフセット値がすべて０で
あるとする。また、リフレッシュメモリ３０に記憶され
ている文字コードは第１の例のときと同じとする。

【０１０８】先ず、ＣＲＴＣ３がリフレッシュメモリ読
み出しアドレスＤを０、ラスタアドレスを０の値を出力
する。次行リフレッシュメモリ読み出しアドレスＮの値
は水平表示文字数となる。第４の文字に対応するリフレ
ッシュメモリ読み出しアドレスの値は水平表示文字数＋
１であるのでこの時の垂直オフセット値ＬとＰの値は
０、水平オフセット値ＭとＱの値は０である。垂直オフ
セット値Ｌの値が０でラスタアドレスＥの値が０である
のでオフセットラスタアドレスＲの値は０、文字表示判
定信号Ｓは論理０になる。

【０１０９】また、垂直オフセット値Ｐの値が０である
のでオフセットラスタアドレスＴの値は−１６、文字表
示判定信号Ｕは論理０になる。文字表示判定信号ＳとＵ
が論理０であるので、オフセットラスタアドレスＲがオ
フセットラスタアドレスＶに出力される。オフセットラ
スタアドレスＶの値は０である。

【０１１０】また、リフレッシュメモリ読み出しアドレ
スＤがリフレッシュメモリ読み出しアドレスＷに出力さ
れる。また、水平オフセット値Ｍが水平オフセット値Ｘ
の値は０である。この状態は第１の例の第１の文字の１
行目の１６ドットを表示したときと同じであるので、第
１の例と同じところに第１の文字の１行目の１６ドット
が表示されることになる。

【０１１１】リフレッシュメモリ読み出しアドレスＤの
値が０を出力した時点からＣＲＴＣクロックＣの１周期
分の時間が経過してリフレッシュメモリ読み出しアドレ
スＤの値が１になると、次行リフレッシュメモリ読み出
しアドレスＮの値は水平表示文字数＋１になる。この時
の垂直オフセット値Ｌの値は０、水平オフセット値Ｍの
値は０、垂直オフセット値Ｐの値は８である。ラスタア
ドレスＥの値は０であるのでオフセットラスタアドレス
Ｒの値は０、オフセットラスタアドレスＴの値は−８、
文字表示判定信号Ｓは論理０、文字表示判定信号Ｕは論
理０である。リフレッシュメモリ読み出しアドレスＷの
値は１となり、オフセットラスタアドレスＶの値は０と
なり、水平オフセット値Ｘの値は０となり、文字コード
ｄには文字コードｃが出力される。この状態は第１の例
の第２の文字の１行目の１６ドットを表示したときと同
じであるので、第１の例と同じところに第２の文字の１
行目の１６ドットが表示されることになる。

【０１１２】ラスタアドレスＥの値が０から７までは表
示判定信号Ｓは論理０、表示判定信号Ｕは論理０である
ので、第１の文字と第２の文字はそれぞれ７行目の１６
ドットまでは第１の例と同じところに表示される。リフ
レッシュメモリ読み出しアドレスＤの値が０でラスタア
ドレスＥの値が８のときは表示判定信号ＳとＵはともに
論理０であるので第１の例と同様な動作をする。そして
リフレッシュメモリ読み出しアドレスＤの値が０の出力
時点後ＣＲＴＣクロックＣの４周期分の時間が経過する
第１の文字の８行目の１６ドットをドットクロックＡの
周期に合わせて１ドットずつ表示しはじめる。

【０１１３】リフレッシュメモリ読み出しアドレスＤの
値が０の出力時点からＣＲＴＣクロックＣの１周期分の
時間が経過するとリフレッシュメモリ読み出しアドレス
Ｄの値は１になる。次行リフレッシュメモリ読み出しア
ドレスＮは水平表示文字数＋１になる。オフセットメモ
リ読み出しアドレスＫの値は１であるので垂直オフセッ
ト値Ｌの値は０、水平オフセット値Ｍの値は０である。
オフセットメモリ読み出しアドレス０の値は水平表示文
字数＋１であるので垂直オフセット値Ｐの値は８、水平
オフセット値Ｑの値は８である。ラスタアドレスＥの値
は８であるのでオフセットラスタアドレスＲの値は８、
文字表示判定信号Ｓは論理０であり、オフセットラスタ
アドレスＴの値は８＋８−１６＝０となり、文字表示判
定信号Ｕは論理１になる。

【０１１４】文字表示判定信号が論理０、文字表示判定
信号が論理１であるのでオフセットラスタアドレスＴが
オフセットラスタアドレスＶに出力され、次行リフレッ
シュメモリ読み出しアドレスＮがリフレッシュメモリ読
み出しアドレスＷに出力され、水平オフセット値Ｑが水
平オフセット値Ｘに出力される。文字表示判定信号Ｓと
Ｕはそれぞれ１ビットラッチ２１、２２でＣＲＴＣクロ
ックＣの１周期分遅延しそれぞれ文字表示判定信号ｙと
αになる。文字表示判定信号ｙは論理０、文字表示判定
信号αは論理１である。

【０１１５】リフレッシュメモリ読み出しアドレスｂの
値は水平表示文字数＋１となり、文字コードｃにはリフ
レッシュメモリ読み出しアドレスｂの値に対応した第４
の文字コードが出力され、更に文字コードｅに出力され
る。

【０１１６】オフセットラスタアドレスπはオフセット
ラスタアドレスＴのＣＲＴＣクロックＣの２周期分遅延
した信号であるので、その値は０である。文字コードｅ
とオフセットラスタアドレスπはリフレッシュメモリ読
み出しアドレスＤの値が１を出力した時点からＣＲＴＣ
クロックＣの２周期分の時間だけ遅延した信号であるの
で、その時の文字パターンｆには第４の文字の１の行目
の１６ドットが出力される。文字パターンｆは複数ビッ
トラッチ２８でＣＴＣクロックＣの１周期分の時間だけ
遅延して文字パターンｇとして１６ビットシフトレジス
タ３３に入力される。この時点はリフレッシュメモリ読
み出しアドレスＤの値が１を出力開始した時点からＣＲ
ＴＣクロックＣの３周期分の時間が経過しており、リフ
レッシュメモリ読み出しアドレスＤの値が１を出力して
からＣＲＴＣクロックＣの４周期分の時間が経過した時
点である。即ち、この時点は第１の文字の８行目のドッ
トの表示を開始した時点でもある。

【０１１７】一方、水平オフセット値Ｘの値は８である
ので水平オフセット値ＸがＣＲＴＣクロックＣの３周期
分の時間だけ遅延した信号ｉの値はこの時点では８であ
る。

【０１１８】水平オフセット値ｉが８のときはロード信
号ｋ（１６信号）の中の８番目の信号をロードタイミン
グ信号ｊとして出力する。ロードタイミング信号ｊはリ
フレッシュメモリ読み出しアドレスＤの値が１を出力し
た時点からＣＲＴＣクロックＣの３周期分の時間が経過
し、さらにドットクロックＡの７周期分の時間が経過し
た時点で論理１となる。従って、その時点からさらにド
ットクロックＡの１周期分の時間が経過したドットクロ
ックＡの立ち上がりで文字パターンｇが１６ビットシフ
トレジスタ３３に一時記憶され、文字パターンｇのＭＳ
Ｂが直列文字パターンｈに出力される。即ち、第４の文
字の１行目の最も左のドットが表示される。この直前ま
では第１の文字の８ドット目が表示されていた。

【０１１９】この時点からドットクロックＡの１６周期
の時間の間第４の文字の１行目の１６ドットが表示され
ることになる。

【０１２０】リフレッシュメモリ読み出しアドレスＤの
値が０、ラスタアドレスＥの値が９のときは第１の文字
のときと同じ動作をし、リフレッシュメモリ読み出しア
ドレスＤの値が０を出力した時点からＣＲＴＣクロック
Ｃの４周期分の時間が経過した時点から第１の文字の９
行目の１６ドットの最初のドットから表示開始する。リ
フレッシュメモリ読み出しアドレスＤの値が１になると
垂直オフセット値Ｌと水平オフセット値Ｍの値は０、垂
直オフセット値Ｐの値は８、垂直オフセット値の値は８
となる。

【０１２１】オフセットラスタアドレスＲの値は９、文
字表示判定信号Ｓは論理０、オフセットラスタアドレス
Ｔの値は１、文字表示判定信号Ｕは論理１になる。この
状態はラスタアドレスＥの値が８のときとオフセットラ
スタアドレスＴの値が異なるだけで他は同じであるので
第１の文字の９行目の８ドットの次のドットから第４の
文字の１行目の１６ドットが表示されることになる。

【０１２２】この状態はラスタアドレスＥが１５になる
まで続く。ラスタアドレスＥの値が１５のときには第４
の文字の７番目の１６ドットが第１の文字の１５番目の
８ドット目の右隣から表示される。

【０１２３】リフレッシュメモリ読み出しアドレスＤの
値が水平表示文字数になり、ラスタアドレスＥが０にな
った場合の説明をする。このときはオフセット読み出し
アドレスＫの値が水平表示文字数となるので垂直オフセ
ット値Ｌの値は０、水平オフセット値Ｍの値０、オフセ
ット読み出しアドレスＯは（２×水平表示文字数）とな
るので垂直オフセット値Ｐの値は０、水平オフセット値
Ｑの値は０となる。ラスタアドレスＥは０であるのでオ
フセットラスタアドレスＲの値は０、文字表示判定信号
Ｓは論理０、オフセットラスタアドレスＴの値は−１
６、文字表示判定信号Ｕは論理０になる。

【０１２４】この状態は第１の例の第３の文字の１番目
の１６ドットを表示したときと同じであるので、リフレ
ッシュメモリ読み出しアドレスＤの値が水平表示文字数
を出力開始した時点からＣＲＴＣクロックＣの４周期分
の時間が経過した時点から第３の文字の１番目の１６ド
ットの最初のドットが表示され始める。リフレッシュ読
み出しアドレスＤの値が水平表示文字数＋１、ラスタア
ドレスＥが０になると、オフセット読み出しアドレスＫ
の値が水平表示文字数＋１であるので垂直オフセット値
Ｌの値は８、水平オフセット値Ｍの値は８になる。ま
た、オフセット読み出しアドレスＯは２×水平表示文字
数＋１であるので垂直オフセット値Ｐの値は０、水平オ
フセット値の値は０である。

【０１２５】オフセットラスタアドレスＲの値は８、文
字表示判定信号Ｓは論理０になる。また、オフセットラ
スタアドレスＴは−１６、文字表示判定信号Ｕは論理０
であるのでオフセットラスタアドレスＶの値は８、リフ
レッシュメモリ読み出しアドレスＷの値は水平表示文字
数＋１、水平オフセット値Ｘの値は８になり、リフレッ
シュメモリ３０から読みだされる文字コードｃは第４の
文字コードになる。オフセットラスタアドレスπの値は
８であるので文字パターンｆは第４の文字の８行目の１
６ドットになる。水平オフセット値ｉの値は８であるの
で第４の文字の８行目の１６ドットは第３の文字の１行
目の８ドット右隣から表示されることになる。

【０１２６】リフレッシュメモリ読み出しアドレスＤの
値が水平表示文字数でラスタアドレスＥの値が１から７
までは垂直オフセット値Ｌの値は０、水平オフセット値
Ｍの値は０、垂直オフセット値Ｐの値は０、水平オフセ
ット値Ｑの値は０であるので、オフセットラスタアドレ
スＲは１から７までの値になり、文字表示判定信号Ｓは
論理０である。また、オフセットラスタアドレスＴの値
は−１５から−９までの値になり、文字表示判定信号Ｕ
は論理０になる。この状態は第１の例の第３の文字を表
示したときと同じであるのでリフレッシュメモリ読み出
しアドレスＤの値が水平表示文字数の値を出力した時点
からＣＲＴＣクロックＣの４周期分の時間が経過した時
点から、ラスタアドレスＥの値が１のときは第３の文字
の２行目の１６ドットのＭＳＢから表示を開始し、ラス
タアドレスＥの値が２のときは第３の文字の３行目の１
６ドットのＭＳＢからの表示を開始し、ラスタアドレス
Ｅの値が７のときは第３の文字の８行目の１６ドットの
ＭＳＢから表示を開始する。

【０１２７】リフレッシュメモリ読み出しアドレスＤの
値が水平表示文字数＋１、ラスタアドレスＥの値が１か
ら７まではオフセット読み出しアドレスＫの値が水平表
示文字数＋１であるので垂直オフセット値Ｌの値は８、
水平オフセット値Ｍの値は８となり、オフセット読み出
しアドレスＯの値は（２×水平表示文字数）＋１である
ので垂直オフセット値Ｐと水平オフセット値Ｑの値はそ
れぞれ０となる。オフセットラスタアドレスＲの値はラ
スタアドレスＥが１のときは９、ラスタアドレス７のと
きは１５であるので文字表示判定信号Ｓはラスタアドレ
スＥの値が１から７までは論理０となる。また、オフセ
ットラスタアドレスＴの値はラスタアドレスＥの値が１
のときは−１５、ラスタアドレスＥの値が７のときは−
９となるので文字表示判定信号ＵはラスタアドレスＥの
値が１から７までは論理０となる。

【０１２８】リフレッシュメモリ読み出しアドレスＷに
はリフレッシュメモリ読み出しアドレスＤが出力され、
その値は水平表示文字数＋１である。オフセットラスタ
アドレスＶにはオフセットラスタアドレスＲが出力さ
れ、その値はラスタアドレスＥの値が７のときには１５
となる。また、水平オフセット値Ｘには水平オフセット
値Ｍが出力され、その値は８である。文字コードｃの値
は第４の文字の文字コードである。

【０１２９】この状態では、リフレッシュメモリ読み出
しアドレスＤが水平表示文字数＋１の値を出力開始して
からＣＲＴＣクロックＣの３周期分の時間とさらにドッ
トクロックＡの８周期分の時間が経過した時点からラス
タアドレスＥが１のときは第４の文字の１０行目の１６
ドット、そしてラスタアドレスＥの値が７のときは第４
の文字の１５行目の１６ドットが表示されることにな
る。

【０１３０】次に、リフレッシュメモリ読み出しアドレ
スＤの値が水平表示文字数、ラスタアドレスＥの値が８
のときの動作を説明する。オフセット読み出しアドレス
Ｋの値はリフレッシュ読み出しアドレスＤと同じ値の水
平表示文字数、オフセット読み出しアドレスＯの値は次
行リフレッシュメモリ読み出しアドレスＮと同じ値の２
×水平表示文字数である。垂直オフセット値Ｌと水平オ
フセット値Ｍの値は０、垂直オフセット値Ｐと水平オフ
セット値Ｑの値は０である。ラスタアドレスＥの値は８
であるので、オフセットアドレスＲの値は８、文字表示
判定信号Ｓは論理０、オフセットラスタアドレスＴの値
は−８、文字表示判定信号Ｕは論理０である。

【０１３１】オフセットラスタアドレスＶはオフセット
ラスタアドレスＲの値と同じ０、リフレッシュメモリ読
み出しアドレスＷはリフレッシュメモリ読み出しアドレ
スＤの値と同じ水平表示文字数、水平オフセット値Ｘは
水平オフセット値Ｍの値と同じ０である。リフレッシュ
メモリ読み出しアドレスｂはリフレッシュメモリ読み出
しアドレスＷの値と同じ水平表示文字数であるので文字
コードｃの値は第３の文字の文字コードである。文字コ
ードｅの値は文字コードｃの値と同じ第３の文字コード
であり、オフセットラスタアドレスπはオフセットラス
タアドレス値Ｖの値と同じ８であるので文字パターンｆ
の値は第３の文字のパターンの９行目の１６ドットとな
る。

【０１３２】水平オフセット値ｉの値は０であり、文字
コードｇは文字コードｆの値と同じ第３の文字パターン
の９行目であるので、ラスタアドレスＥの値が８でリフ
レッシュメモリ読み出しアドレスＤの値が水平表示文字
数を出力開始した時からＣＲＴＣクロックＣの４周期分
の時間が経過した時点から第３の文字の９行目の１６ド
ットのＭＳＢの表示が開始される。即ち、第１の例と同
じところに第３の文字の９行目が表示されるのである。

【０１３３】次に、リフレッシュメモリ読み出しアドレ
スＤの値が水平表示文字数＋１、ラスタアドレスＥの値
が８の時の動作について説明する。オフセット読み出し
アドレスＫはリフレッシュメモリ読み出しアドレスＤの
値と同じ水平表示文字数＋１、オフセット読み出しアド
レスＯは次行リフレッシュメモリ読み出しアドレスＮの
値と同じ２×水平表示文字数＋１である。オフセット読
み出しアドレスＫの値が水平表示文字数＋１であるので
垂直オフセット値の値が８、水平オフセット値Ｍの値が
８であり、オフセット読み出しアドレスＯの値が２×水
平表示文字数＋１であるので垂直オフセット値Ｐと水平
オフセット値Ｏの値はそれぞれ０である。

【０１３４】ラスタアドレスＥの値は８であるのでオフ
セットラスタアドレスＲの値は８＋８＝１６（１６進数
の１０）であるので桁上がりを無視して０、文字表示判
定信号Ｓは計算結果に桁上がりがあるので論理１とな
る。また、オフセットラスタアドレスＴの値は−８、文
字表示判定信号Ｕは論理０となる。オフセットラスタア
ドレスＶの値はオフセットラスタアドレスＲの値と同じ
０、水平オフセット値Ｘの値は０となる。文字表示判定
信号ｙは論理１であり、文字表示判定信号αは論理０で
あるので文字コードｄの値はブランク文字コードｎとな
る。文字コードｅの値はブランク文字コードｎであり、
オフセットラスタアドレスπはオフセットラスタアドレ
スＶと同じ値の０であるので、文字パターンｆはブラン
ク文字パターンの１行目の１６ドットである。

【０１３５】水平オフセット値ｉの値が０であり、文字
コードｇがブランク文字パターンであるので、ラスタア
ドレスＥの値が８のときの、リフレッシュメモリ読み出
しアドレスＤの値が水平表示文字数＋１を出力開始した
時点からＣＲＴＣクロックＣの４周期分の時間が経過し
た時点からブランク文字、即ち空白の文字の１６ドット
の表示が開始されることになる。即ち第３の文字の９行
目の１６ドットを表示したあと空白の文字の１６ドット
を表示することなる。

【０１３６】この動作はリフレッシュメモリ読み出しア
ドレスの初期値が水平表示文字数＋１で、ラスタアドレ
スＥの値が８から１５まで続き、第３の文字の９行目か
ら１６行目の右隣には空白の文字が表示されることにな
る。以上第２の例は第４の文字の垂直オフセット値が８
で水平オフセット値が８のときの動作を説明したが、第
４の文字の垂直オフセット値と水平オフセット値がそれ
ぞれ０のときの表示位置（第１の例）に対して、第２の
例では上方向に８ドット、左方向に８ドット移動した位
置に第４の文字が表示されることになる。

【０１３７】図１の構成の文字表示回路では、文字の表
示位置は垂直オフセット値のドット数分上方に移動し、
水平オフセット値のドット数分左に移動する。

【０１３８】

【発明の効果】以上説明したように本発明によれば、キ
ャラクタディスプレイ装置において、キャラクタディス
プレイ装置の特徴の１つである文字表示の高速性を損な
わずに、文字毎に文字の表示位置を、水平方向に対して
０ドットから文字の横方向構成ドット数−１ドットま
で、垂直方向に対して０ドットから文字の縦方向構成ド
ット数−１ドットまでそれぞれ１ドット単位で移動する
ことができるようにしたので文字を任意の位置に表示で
き、文字の表示位置が碁盤の目状の区画内に決められて
いるという画面設計上の制約が解消され、自由な画面設
計を行うことができるようになる。その結果、さまざま
な表示画面を表示できるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の文字表示回路の構成を示すブロック図
である。

【図２】図１の文字表示回路の動作を説明するための波
形図である。

【図３】図１の文字表示回路の動作を説明するための波
形図である。

【図４】図１の文字表示回路の動作を説明するための波
形図である。

【図５】図１の文字表示回路の動作を説明するための波
形図である。

【図６】図１の文字表示回路の動作を説明するための波
形図である。

【図７】従来の文字表示回路の構成例を示すブロック図
である。

【図８】図７の文字表示回路の動作を説明するための波
形図である。

【図９】図７の文字表示回路の動作を説明するための波
形図である。

【符号の説明】

１ ドットクロック発生器 ２ １６分周カウンタ ３ ＣＲＴＣ ４ ＣＰＵ４ ５ デコーダ ６ リフレッシュメモリ読み出しアドレス変換
回路 ７ セレクタ ８ セレクタ ９ オフセットメモリ １０ オフセットメモリ １１ ラスタアドレス変換回路 １２ ラスタアドレス変換回路 １３ 双方向バッファ １４ 双方向バッファ １５ 双方向バッファ １６ 双方向バッファ １７ 双方向バッファ １８ セレクタ １９ セレクタ ２０ セレクタ ２１ １ビットラッチ ２２ １ビットラッチ ２３ 複数ビットラッチ ２４ 複数ビットラッチ ２５ 複数ビットラッチ ２６ 複数ビットラッチ ２７ 複数ビットラッチ ２８ 複数ビットラッチ ２９ セレクタ ３０ リフレッシュメモリ ３１ セレクタ ３２ キャラクタジェネレータ ３３ １６ビットシフトレジスタ ３４ デコーダ ３５ セレクタ ３６ ＡＮＤゲート ３７ １ビットラッチ ３８ １ビットラッチ ３９ １ビットラッチ ４０ １ビットラッチ ４１ ２ビットラッチ ４２ ２ビットラッチ ４３ 複数ビットラッチ ４４ 複数ビットラッチ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 文字コードを記憶するリフレッシュメモ
   リとキャラクタジェネレータを具備するキャラクタディ
   スプレイ装置において、文字の表示位置の移動量を記憶
   するメモリと、文字の表示位置を表示画面の縦方向に移
   動する回路として前記リフレッシュメモリの読み出しア
   ドレスと前記キャラクタジェネレータのラスタアドレス
   を文字の表示位置の移動量を記憶するメモリが出力する
   文字の垂直移動量に応じて変換し前記リフレッシュメモ
   リに出力する回路と、文字の表示位置を表示画面の横方
   向に移動する回路としてキャラクタジェネレータへ一時
   記憶するタイミングを文字の表示位置の移動量を記憶す
   るメモリが出力する文字の水平移動量に相当するドット
   の表示時間で変更することができる回路を設け、文字の
   表示位置を前記移動量を記憶するメモリが出力する文字
   の移動量に応じて移動することができるようにしたこと
   を特徴とするキャラクタディスプレイ装置の文字表示回
   路。