JPH05236750A - 整流装置 - Google Patents
整流装置Info
- Publication number
- JPH05236750A JPH05236750A JP7236792A JP7236792A JPH05236750A JP H05236750 A JPH05236750 A JP H05236750A JP 7236792 A JP7236792 A JP 7236792A JP 7236792 A JP7236792 A JP 7236792A JP H05236750 A JPH05236750 A JP H05236750A
- Authority
- JP
- Japan
- Prior art keywords
- rectifier circuit
- phase
- thyristor
- terminals
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 サイリスタ整流回路の入力力率を改善する。
【構成】 変圧器２にサイリスタ整流回路３を接続す
る。変圧器２に降圧タップａ、ｂ、ｃを設けてダイオー
ド整流回路１３を接続する。サイリスタ整流回路３の出
力端子とダイオード整流回路１３の出力端子を共通の負
荷１２に接続する。ダイオード整流回路１３の出力電圧
がサイリスタ整流回路３の出力電圧の位相制御部分の一
部を補うことにより力率が改善される。
る。変圧器２に降圧タップａ、ｂ、ｃを設けてダイオー
ド整流回路１３を接続する。サイリスタ整流回路３の出
力端子とダイオード整流回路１３の出力端子を共通の負
荷１２に接続する。ダイオード整流回路１３の出力電圧
がサイリスタ整流回路３の出力電圧の位相制御部分の一
部を補うことにより力率が改善される。
Description
【０００１】
【産業上の利用分野】本発明はサイリスタ整流回路にお
ける位相制御に基づく力率の悪化を抑制することができ
る単相又は多相整流装置に関する。
ける位相制御に基づく力率の悪化を抑制することができ
る単相又は多相整流装置に関する。
【０００２】
【従来の技術】従来の典型的な３相サイリスタ整流装置
は、図１に示すように３相交流入力端子１に接続された
変圧器２と、ここに接続された３相ブリッジ型サイリス
タ整流回路３とから成る。変圧器２はΔＹ結線であり、
Δ結線された１次巻線４、５、６と、Ｙ結線された２次
巻線７、８、９から成る。サイリスタ整流回路３は６個
のサイリスタＳ1 、Ｓ2 、Ｓ3 、Ｓ4 、Ｓ5 、Ｓ6 のブ
リッジ接続から成り、３本の入力ラインが２次巻線７、
８、９に接続されている。このサイリスタ整流回路３の
一対の直流出力端子１０、１１間に負荷１２が接続され
ている。なお、各サイリスタＳ1 〜Ｓ6 のゲートには周
知の制御回路（図示せず）が接続されており、図２に示
すような周知のゲート信号が位相制御されて供給され
る。
は、図１に示すように３相交流入力端子１に接続された
変圧器２と、ここに接続された３相ブリッジ型サイリス
タ整流回路３とから成る。変圧器２はΔＹ結線であり、
Δ結線された１次巻線４、５、６と、Ｙ結線された２次
巻線７、８、９から成る。サイリスタ整流回路３は６個
のサイリスタＳ1 、Ｓ2 、Ｓ3 、Ｓ4 、Ｓ5 、Ｓ6 のブ
リッジ接続から成り、３本の入力ラインが２次巻線７、
８、９に接続されている。このサイリスタ整流回路３の
一対の直流出力端子１０、１１間に負荷１２が接続され
ている。なお、各サイリスタＳ1 〜Ｓ6 のゲートには周
知の制御回路（図示せず）が接続されており、図２に示
すような周知のゲート信号が位相制御されて供給され
る。
【０００３】
【発明が解決しようとする課題】ところで、サイリスタ
Ｓ1 〜Ｓ6 を位相制御すると、図３で斜線を付して示す
ような出力電圧となるために電流波形が入力電圧に対し
て遅れて入力力率が悪化する。３相サイリスタ整流回路
の場合の入力力率を有効電力／皮相電力によって求める
と（3 ／π）cos αであるので、入力力率は制御角αが
０度の時に０．９５５、制御角αが３０度の時に０．８
２７、制御角αが４５度の時に０．６７６となり、制御
角αが大きくなるにつれて入力力率が悪くなる。入力力
率が悪いと交流電源の負担が大きくなるのみでなく、整
流装置の出力容量に対して入力容量（皮相電力）が大き
くなる。上述のような問題は３相サイリスタ整流回路に
限らず、単相ブリッジ、１２相ブリッジ、相間リアクト
ル付２重星形等のサイリスタ整流回路、及びサイリスタ
とダイオードとを混合した単相及び多相整流回路におい
ても生じる。
Ｓ1 〜Ｓ6 を位相制御すると、図３で斜線を付して示す
ような出力電圧となるために電流波形が入力電圧に対し
て遅れて入力力率が悪化する。３相サイリスタ整流回路
の場合の入力力率を有効電力／皮相電力によって求める
と（3 ／π）cos αであるので、入力力率は制御角αが
０度の時に０．９５５、制御角αが３０度の時に０．８
２７、制御角αが４５度の時に０．６７６となり、制御
角αが大きくなるにつれて入力力率が悪くなる。入力力
率が悪いと交流電源の負担が大きくなるのみでなく、整
流装置の出力容量に対して入力容量（皮相電力）が大き
くなる。上述のような問題は３相サイリスタ整流回路に
限らず、単相ブリッジ、１２相ブリッジ、相間リアクト
ル付２重星形等のサイリスタ整流回路、及びサイリスタ
とダイオードとを混合した単相及び多相整流回路におい
ても生じる。
【０００４】そこで、本発明の目的は力率の良い単相及
び多相整流装置を提供することにある。
び多相整流装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
の本発明は、第１の電圧を得るための第１及び第２の端
子と、前記第１の電圧よりも低い第２の電圧を得るため
の第３及び第４の端子とを有する変圧器と、前記第１及
び第２の端子と一対の直流出力端子との間に接続された
サイリスタ整流回路と、前記第３及び第４の端子と前記
一対の直流出力端子との間に接続されたダイオード整流
回路とを備えていることを特徴とする単相又は多相の整
流装置に係わるものである。なお、請求項２に示すよう
に、請求項１のダイオード整流回路をサイリスタ整流回
路に置き換えることができる。この場合には２つのサイ
リスタ整流回路を異なる制御角で制御する。なお、前記
変圧器の第１及び第２の端子は例えば実施例を示す図４
の巻線７、８の端子又は図９の巻線７の両端であり、第
３及び第４の端子は例えば図４の巻線７、８のタップ
ａ、ｂ又は図９のタップａ1 、ｂ2 である。
の本発明は、第１の電圧を得るための第１及び第２の端
子と、前記第１の電圧よりも低い第２の電圧を得るため
の第３及び第４の端子とを有する変圧器と、前記第１及
び第２の端子と一対の直流出力端子との間に接続された
サイリスタ整流回路と、前記第３及び第４の端子と前記
一対の直流出力端子との間に接続されたダイオード整流
回路とを備えていることを特徴とする単相又は多相の整
流装置に係わるものである。なお、請求項２に示すよう
に、請求項１のダイオード整流回路をサイリスタ整流回
路に置き換えることができる。この場合には２つのサイ
リスタ整流回路を異なる制御角で制御する。なお、前記
変圧器の第１及び第２の端子は例えば実施例を示す図４
の巻線７、８の端子又は図９の巻線７の両端であり、第
３及び第４の端子は例えば図４の巻線７、８のタップ
ａ、ｂ又は図９のタップａ1 、ｂ2 である。
【０００６】
【発明の作用及び効果】請求項１の発明においては、サ
イリスタ整流回路におけるサイリスタの非導通区間に生
じる整流出力波形の落ち込んだ区間にダイオード整流回
路の比較的低い出力電圧が配置され、この区間における
電圧の大幅な落ち込みが少なくなり、入力力率が改善さ
れ、且つ入力容量も低減される。請求項２の発明におい
て、第２のサイリスタ整流回路のサイリスタの制御角を
零にしてダイオードと同様に動作させた時には、請求項
１の発明と同一の作用効果が得られる。第１のサイリス
タ整流回路による電圧制御が不可能になった時に第２の
サイリスタ整流回路のサイリスタの制御角を変えると、
出力電圧が変化する。従って、電圧制御範囲を拡大させ
ることができる。
イリスタ整流回路におけるサイリスタの非導通区間に生
じる整流出力波形の落ち込んだ区間にダイオード整流回
路の比較的低い出力電圧が配置され、この区間における
電圧の大幅な落ち込みが少なくなり、入力力率が改善さ
れ、且つ入力容量も低減される。請求項２の発明におい
て、第２のサイリスタ整流回路のサイリスタの制御角を
零にしてダイオードと同様に動作させた時には、請求項
１の発明と同一の作用効果が得られる。第１のサイリス
タ整流回路による電圧制御が不可能になった時に第２の
サイリスタ整流回路のサイリスタの制御角を変えると、
出力電圧が変化する。従って、電圧制御範囲を拡大させ
ることができる。
【０００７】
【第１の実施例】次に、図４〜図７を参照して本発明の
第１の実施例に係わる３相整流装置を説明する。但し、
図４において、図１と共通する部分には同一の符号を付
してその説明を省略する。図４においては、変圧器２の
２次巻線７、８、９にタップａ、ｂ、ｃが設けられ、こ
のタップａ、ｂ、ｃに３相ブリッジ型ダイオード整流回
路１３の交流入力端子が接続されている。ダイオード整
流回路１３は６個のダイオードＤ1 、Ｄ2、Ｄ3 、Ｄ4
、Ｄ5 、Ｄ6 のブリッジ接続回路から成り、この直流
出力端子はサイリスタ整流回路３の直流出力端子１０、
１１に接続されている。従って、サイリスタ整流回路３
とダイオード整流回路は互いに並列接続されている。な
お、変圧器２におけるタップ電圧比はこの実施例の場合
０．７である。
第１の実施例に係わる３相整流装置を説明する。但し、
図４において、図１と共通する部分には同一の符号を付
してその説明を省略する。図４においては、変圧器２の
２次巻線７、８、９にタップａ、ｂ、ｃが設けられ、こ
のタップａ、ｂ、ｃに３相ブリッジ型ダイオード整流回
路１３の交流入力端子が接続されている。ダイオード整
流回路１３は６個のダイオードＤ1 、Ｄ2、Ｄ3 、Ｄ4
、Ｄ5 、Ｄ6 のブリッジ接続回路から成り、この直流
出力端子はサイリスタ整流回路３の直流出力端子１０、
１１に接続されている。従って、サイリスタ整流回路３
とダイオード整流回路は互いに並列接続されている。な
お、変圧器２におけるタップ電圧比はこの実施例の場合
０．７である。
【０００８】図５は図３の各部の状態を示す。実線で示
すＶuv、Ｖvw、Ｖwvは変圧器２の２次巻線７、８、９の
出力線間電圧即ちサイリスタ整流回路３の交流入力電圧
を示す。点線を伴なって示すＶab、Ｖbc、Ｖcaは変圧器
２の２次巻線７、８、９のタップａ、ｂ、ｃの出力線間
電圧即ちダイオード整流回路１３の入力電圧を示す。サ
イリスタ整流回路３の入力線間電圧Ｖuv、Ｖvw、Ｖwuは
ピーク値がＶp2の正弦波であり、ダイオード整流回路１
３の入力線間電圧Ｖab、Ｖbc、Ｖcaはピーク値がＶp1の
正弦波電圧であり、Ｖp1／Ｖp2は０．７である。なお、
両線間電圧は勿論同相である。図５ではサイリスタ整流
回路３のサイリスタＳ1 〜Ｓ6 のトリガ時点がｔ1 、ｔ
3 、ｔ5 等であるので、ｔ1 〜ｔ2 区間、ｔ3 〜ｔ4 区
間、ｔ5〜ｔ6 区間等でサイリスタ整流回路３の出力電
圧Ｖs が負荷１２の電圧となり、残りのｔ0 〜ｔ1 区
間、ｔ2 〜ｔ3 区間、ｔ4 〜ｔ5 区間等でダイオード整
流回路１３の出力電圧Ｖd が負荷の電圧となる。ダイオ
ード整流回路１３の出力電圧Ｖd が付加される区間はこ
の出力電圧Ｖd が図３のサイリスタ整流回路３のみの場
合の出力電圧Ｖs よりも高くなる時である。
すＶuv、Ｖvw、Ｖwvは変圧器２の２次巻線７、８、９の
出力線間電圧即ちサイリスタ整流回路３の交流入力電圧
を示す。点線を伴なって示すＶab、Ｖbc、Ｖcaは変圧器
２の２次巻線７、８、９のタップａ、ｂ、ｃの出力線間
電圧即ちダイオード整流回路１３の入力電圧を示す。サ
イリスタ整流回路３の入力線間電圧Ｖuv、Ｖvw、Ｖwuは
ピーク値がＶp2の正弦波であり、ダイオード整流回路１
３の入力線間電圧Ｖab、Ｖbc、Ｖcaはピーク値がＶp1の
正弦波電圧であり、Ｖp1／Ｖp2は０．７である。なお、
両線間電圧は勿論同相である。図５ではサイリスタ整流
回路３のサイリスタＳ1 〜Ｓ6 のトリガ時点がｔ1 、ｔ
3 、ｔ5 等であるので、ｔ1 〜ｔ2 区間、ｔ3 〜ｔ4 区
間、ｔ5〜ｔ6 区間等でサイリスタ整流回路３の出力電
圧Ｖs が負荷１２の電圧となり、残りのｔ0 〜ｔ1 区
間、ｔ2 〜ｔ3 区間、ｔ4 〜ｔ5 区間等でダイオード整
流回路１３の出力電圧Ｖd が負荷の電圧となる。ダイオ
ード整流回路１３の出力電圧Ｖd が付加される区間はこ
の出力電圧Ｖd が図３のサイリスタ整流回路３のみの場
合の出力電圧Ｖs よりも高くなる時である。
【０００９】図３の従来の出力電圧波形と図５の本実施
例の出力電圧波形との比較から明らかなように図５では
ダイオード整流回路１３の出力電圧Ｖd がサイリスタ整
流回路３の出力電圧Ｖs に付加されるので、電流の遅れ
及び不連続性が改善され、入力力率が向上する。これを
具体的に示すと変圧器２のタップ電圧比Ｖp1／Ｖp2を
０．７、ｔ0 〜ｔ1 、ｔ2 〜ｔ3 、ｔ4 〜ｔ5 区間を夫
々π／6 （３０度）とした場合には入力力率が８８．６
％になる。一方、図３の従来例では図５と同一の出力電
圧とした場合入力力率は７６．４％である。また、図５
の場合の入力容量は図３の場合に対して７５％となり、
２５％減少する。
例の出力電圧波形との比較から明らかなように図５では
ダイオード整流回路１３の出力電圧Ｖd がサイリスタ整
流回路３の出力電圧Ｖs に付加されるので、電流の遅れ
及び不連続性が改善され、入力力率が向上する。これを
具体的に示すと変圧器２のタップ電圧比Ｖp1／Ｖp2を
０．７、ｔ0 〜ｔ1 、ｔ2 〜ｔ3 、ｔ4 〜ｔ5 区間を夫
々π／6 （３０度）とした場合には入力力率が８８．６
％になる。一方、図３の従来例では図５と同一の出力電
圧とした場合入力力率は７６．４％である。また、図５
の場合の入力容量は図３の場合に対して７５％となり、
２５％減少する。
【００１０】図６は変圧器２の１次巻線５、６の電流Ｉ
vw、Ｉwu及びＷ相の入力電流Ｉw を原理的に示す。Ｗ相
電流Ｉw の波形から明らかなようにサイリスタの位相制
御による遅れ成分の割合が少なくなり、入力力率が改善
される。
vw、Ｉwu及びＷ相の入力電流Ｉw を原理的に示す。Ｗ相
電流Ｉw の波形から明らかなようにサイリスタの位相制
御による遅れ成分の割合が少なくなり、入力力率が改善
される。
【００１１】図７はサイリスタＳ1 〜Ｓ6 の制御角を変
化させた場合の出力電圧の波形変化を示す。ここでは、
図５のｔ0 〜ｔ1 区間等のダイオード整流回路１３の出
力電圧が負荷１２に印加される期間がα1 で示され、こ
れが０、π／12、π／6 、π／4 、π／3 と変化してい
る。これから明らかなように、α1 ＜π／3 になると、
ダイオード整流回路１３のみの電圧Ｖd が負荷１２に印
加されるため、これより出力電圧を下げることができな
い。また、タップａ、ｂ、ｃの電圧を下げると力率改善
の効果が減少する。従って、本実施例の方式は、直流出
力電圧の可変幅の小さい定電圧直流電源に適している。
化させた場合の出力電圧の波形変化を示す。ここでは、
図５のｔ0 〜ｔ1 区間等のダイオード整流回路１３の出
力電圧が負荷１２に印加される期間がα1 で示され、こ
れが０、π／12、π／6 、π／4 、π／3 と変化してい
る。これから明らかなように、α1 ＜π／3 になると、
ダイオード整流回路１３のみの電圧Ｖd が負荷１２に印
加されるため、これより出力電圧を下げることができな
い。また、タップａ、ｂ、ｃの電圧を下げると力率改善
の効果が減少する。従って、本実施例の方式は、直流出
力電圧の可変幅の小さい定電圧直流電源に適している。
【００１２】
【第２の実施例】次に、図８を参照して第２の実施例の
整流装置を説明する。但し、図８及び後述する図９〜図
１２において図１及び図４と共通する部分には同一の符
号を付してその説明を省略する。図８の回路は、図４の
ダイオード整流回路１３を第２のサイリスタ整流回路１
３ａに置き換えた他は図４と同一である。第２のサイリ
スタ整流回路１３ａは第１のサイリスタ整流回路３と同
様に６個のサイリスタＴ1 〜Ｔ6 をブリッジ接続するこ
とによって構成されている。
整流装置を説明する。但し、図８及び後述する図９〜図
１２において図１及び図４と共通する部分には同一の符
号を付してその説明を省略する。図８の回路は、図４の
ダイオード整流回路１３を第２のサイリスタ整流回路１
３ａに置き換えた他は図４と同一である。第２のサイリ
スタ整流回路１３ａは第１のサイリスタ整流回路３と同
様に６個のサイリスタＴ1 〜Ｔ6 をブリッジ接続するこ
とによって構成されている。
【００１３】第２のサイリスタ整流回路１３ａのサイリ
スタの制御角を零とした場合には、図４のダイオード整
流回路１３と同一に動作する。この第２のサイリスタ整
流回路１３ａのサイリスタＴ1 〜Ｔ6 は直流出力電圧の
可変範囲を広げる作用を有する。第２のサイリスタ整流
回路１３ａのサイリスタＴ1 〜Ｔ6 の制御角を大きくす
ると、出力電圧は低下し、最終的には第１の整流回路３
のみの出力電圧波形と同一になる。また、図８の回路に
よれば起動時に直流出力電圧をソフトに上昇させること
ができる。即ち、図４の回路では電源を投入すると、サ
イリスタ整流回路３に無関係にダイオード整流回路１３
から電解コンデンサ等を含む回路に突入電流が流れる可
能性があるが、図８の回路では出力電圧を零から徐々に
立上げることができる。
スタの制御角を零とした場合には、図４のダイオード整
流回路１３と同一に動作する。この第２のサイリスタ整
流回路１３ａのサイリスタＴ1 〜Ｔ6 は直流出力電圧の
可変範囲を広げる作用を有する。第２のサイリスタ整流
回路１３ａのサイリスタＴ1 〜Ｔ6 の制御角を大きくす
ると、出力電圧は低下し、最終的には第１の整流回路３
のみの出力電圧波形と同一になる。また、図８の回路に
よれば起動時に直流出力電圧をソフトに上昇させること
ができる。即ち、図４の回路では電源を投入すると、サ
イリスタ整流回路３に無関係にダイオード整流回路１３
から電解コンデンサ等を含む回路に突入電流が流れる可
能性があるが、図８の回路では出力電圧を零から徐々に
立上げることができる。
【００１４】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図９に示すように単相全波整流回路にも本発明
を適用することができる。図９の変圧器２は１次巻線４
と２次巻線７とを有し、２次巻線７は両端の一対の出力
端子の他に一対のタップａ1 、ａ2 を有する。４つのサ
イリスタＳ1 〜Ｓ4 のブリッジ回路から成る単相サイリ
スタ整流回路３の交流入力端子は巻線７の両端に接続さ
れている。４つのダイオードＤ1 〜Ｄ4 のブリッジ回路
から成る単相ダイオード整流回路１３の交流入力端子は
一対のタップａ1 、ａ2 に接続されている。サイリスタ
整流回路３及びダイオード整流回路１３の直流出力端子
は共通の出力端子１０、１１に接続されている。この単
相整流回路の場合も図４と全く同様な作用効果が得られ
る。 （２） 図４、図８のサイリスタ整流回路３を図１０に
示すように３個のサイリスタＳ1 、Ｓ2 、Ｓ3 と３個の
ダイオードＤa 、Ｄb 、Ｄc の組み合せで構成すること
ができる。同様に図８の第２のサイリスタ整流回路１３
ａを図１０と同一の回路にすることができる。また、図
９の単相のサイリスタ整流回路３もサイリスタとダイオ
ードとの混合回路にすることができる。従って、本発明
におけるサイリスタ整流回路とはサイリスタのみの整流
回路に限定されるものではなく、サイリスタを含む種々
の整流回路を意味する。 （３） 図９のダイオード整流回路１３を図８と同様に
サイリスタ整流回路にすることができる。 （４） 図１１に示すように１２相変圧器２ａを設け、
第１のサイリスタ整流回路３の３相の入力ラインを１２
相変圧器２ａの位相０、１２０、２４０度の端子Ａ、
Ｂ、Ｃに接続し、第１のダイオード整流回路１３を変圧
器２ａの位相０、１２０、２４０度の降圧端子Ｄ、Ｅ、
Ｆに接続し、第２のサイリスタ整流回路３ｂの３相入力
ラインを変圧器２ａの位相３０、１５０、２７０度の端
子Ｇ、Ｈ、Ｉに接続し、第２のダイオード整流回路１３
ｂを変圧器２ａの位相３０、１５０、２７０度の降圧端
子Ｊ、Ｋ、Ｌに接続し、第１のサイリスタ整流回路３と
第１のダイオード整流回路１３とを図４と同様に並列接
続し、第２のサイリスタ整流回路３ｂと第２のサイリス
タ整流回路１３ｂとも並列接続し、２つの並列回路を相
間リアクトル３０を介して出力端子１０、１１に接続す
ることができる。なお、図１１の変換器２ａは例えば図
１２に示すように構成する。この１２相整流回路（６相
全波）によっても図４と全く同様な作用効果が得られ
る。なお、図１１のダイオード整流回路１３、１３ｂを
図８と同様にサイリスタ整流回路に置き換えることがで
きる。 （５） 変圧器２はΔ−Ｙに限らず種々の結線方式にす
ることができる。
く、例えば次の変形が可能なものである。 （１） 図９に示すように単相全波整流回路にも本発明
を適用することができる。図９の変圧器２は１次巻線４
と２次巻線７とを有し、２次巻線７は両端の一対の出力
端子の他に一対のタップａ1 、ａ2 を有する。４つのサ
イリスタＳ1 〜Ｓ4 のブリッジ回路から成る単相サイリ
スタ整流回路３の交流入力端子は巻線７の両端に接続さ
れている。４つのダイオードＤ1 〜Ｄ4 のブリッジ回路
から成る単相ダイオード整流回路１３の交流入力端子は
一対のタップａ1 、ａ2 に接続されている。サイリスタ
整流回路３及びダイオード整流回路１３の直流出力端子
は共通の出力端子１０、１１に接続されている。この単
相整流回路の場合も図４と全く同様な作用効果が得られ
る。 （２） 図４、図８のサイリスタ整流回路３を図１０に
示すように３個のサイリスタＳ1 、Ｓ2 、Ｓ3 と３個の
ダイオードＤa 、Ｄb 、Ｄc の組み合せで構成すること
ができる。同様に図８の第２のサイリスタ整流回路１３
ａを図１０と同一の回路にすることができる。また、図
９の単相のサイリスタ整流回路３もサイリスタとダイオ
ードとの混合回路にすることができる。従って、本発明
におけるサイリスタ整流回路とはサイリスタのみの整流
回路に限定されるものではなく、サイリスタを含む種々
の整流回路を意味する。 （３） 図９のダイオード整流回路１３を図８と同様に
サイリスタ整流回路にすることができる。 （４） 図１１に示すように１２相変圧器２ａを設け、
第１のサイリスタ整流回路３の３相の入力ラインを１２
相変圧器２ａの位相０、１２０、２４０度の端子Ａ、
Ｂ、Ｃに接続し、第１のダイオード整流回路１３を変圧
器２ａの位相０、１２０、２４０度の降圧端子Ｄ、Ｅ、
Ｆに接続し、第２のサイリスタ整流回路３ｂの３相入力
ラインを変圧器２ａの位相３０、１５０、２７０度の端
子Ｇ、Ｈ、Ｉに接続し、第２のダイオード整流回路１３
ｂを変圧器２ａの位相３０、１５０、２７０度の降圧端
子Ｊ、Ｋ、Ｌに接続し、第１のサイリスタ整流回路３と
第１のダイオード整流回路１３とを図４と同様に並列接
続し、第２のサイリスタ整流回路３ｂと第２のサイリス
タ整流回路１３ｂとも並列接続し、２つの並列回路を相
間リアクトル３０を介して出力端子１０、１１に接続す
ることができる。なお、図１１の変換器２ａは例えば図
１２に示すように構成する。この１２相整流回路（６相
全波）によっても図４と全く同様な作用効果が得られ
る。なお、図１１のダイオード整流回路１３、１３ｂを
図８と同様にサイリスタ整流回路に置き換えることがで
きる。 （５） 変圧器２はΔ−Ｙに限らず種々の結線方式にす
ることができる。
【図１】従来の整流装置を示す回路図である。
【図２】図１のサイリスタのゲート信号を示す波形図で
ある。
ある。
【図３】図１の出力電圧波形図である。
【図４】本発明の第１の実施例の整流装置を示す回路図
である。
である。
【図５】図４の出力電圧を示す波形図である。
【図６】図４の１次側の電流を示す図である。
【図７】制御角を変えた場合の出力電圧の変化を示す図
である。
である。
【図８】第２の実施例の整流装置を示す回路図である。
【図９】変形例の整流装置を示す回路図である。
【図１０】サイリスタ整流回路の変形例を示す回路図で
ある。
ある。
【図１１】変形例の整流装置を示す回路図である。
【図１２】図１１の変圧器を示す回路図である。
２ 変圧器 ３ サイリスタ整流回路 １３ ダイオード整流回路
Claims (2)
- 【請求項１】 第１の電圧を得るための第１及び第２の
端子と、前記第１の電圧よりも低い第２の電圧を得るた
めの第３及び第４の端子とを有する変圧器と、 前記第
１及び第２の端子と一対の直流出力端子との間に接続さ
れたサイリスタ整流回路と、 前記第３及び第４の端子と前記一対の直流出力端子との
間に接続されたダイオード整流回路とを備えていること
を特徴とする単相又は多相の整流装置。 - 【請求項２】 第１の電圧を得るための第１及び第２の
端子と、前記第１の電圧よりも低い第２の電圧を得るた
めの第３及び第４の端子とを有する変圧器と、 前記第
１及び第２の端子と一対の直流出力端子との間に接続さ
れた第１のサイリスタ整流回路と、 前記第３及び第４の端子と前記一対の直流出力端子との
間に接続された第２のサイリスタ整流回路とを備え、前
記第１及び第２のサイリスタ整流回路が別々に位相制御
されるように構成されていることを特徴とする単相又は
多相の整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7236792A JPH05236750A (ja) | 1992-02-21 | 1992-02-21 | 整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7236792A JPH05236750A (ja) | 1992-02-21 | 1992-02-21 | 整流装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05236750A true JPH05236750A (ja) | 1993-09-10 |
Family
ID=13487274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7236792A Pending JPH05236750A (ja) | 1992-02-21 | 1992-02-21 | 整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05236750A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103427680A (zh) * | 2012-05-18 | 2013-12-04 | 通用电气公司 | 变压器抽头变换电路及其制作方法 |
| CN108768157A (zh) * | 2018-09-03 | 2018-11-06 | 田红卫 | 一种新型超高功率因数整流电源装置 |
-
1992
- 1992-02-21 JP JP7236792A patent/JPH05236750A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103427680A (zh) * | 2012-05-18 | 2013-12-04 | 通用电气公司 | 变压器抽头变换电路及其制作方法 |
| JP2013243911A (ja) * | 2012-05-18 | 2013-12-05 | General Electric Co <Ge> | 変圧器タップ切替え回路およびそれを作製する方法 |
| CN108768157A (zh) * | 2018-09-03 | 2018-11-06 | 田红卫 | 一种新型超高功率因数整流电源装置 |
| CN108768157B (zh) * | 2018-09-03 | 2024-02-06 | 田红卫 | 一种超高功率因数整流电源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977449B2 (en) | Frequency converter and drive for electric motor | |
| US20020190697A1 (en) | 18-pulse rectification system using a wye-connected autotransformer | |
| US5781428A (en) | Transformer for 12-pulse series connection of converters | |
| Liu et al. | Multi-level voltage sourced conversion by voltage reinjection at six times the fundamental frequency | |
| US4532581A (en) | Circuit for reducing harmonics and pulsation in multiplex polyphase rectifying circuits or inverters, respectively provided with interphase reactors | |
| JP3478700B2 (ja) | ３相力率改善型コンバータ | |
| JP3591548B2 (ja) | 多重整流回路 | |
| JPH0124032B2 (ja) | ||
| JP3171551B2 (ja) | 高電圧出力電力変換装置 | |
| JP4765006B2 (ja) | 電力変換システム | |
| JPH05236750A (ja) | 整流装置 | |
| JPS5829375A (ja) | 多相整流回路の起動方式 | |
| Itoh et al. | A novel control strategy for high-frequency AC-link AC/AC direct converter based on virtual converter system | |
| JPH11122953A (ja) | 電圧形インバータ | |
| JP3478701B2 (ja) | ３相力率改善型コンバータ | |
| Oguchi | Autotransformer-based 18-pulse rectifiers without using dc-side interphase transformers: Classification and comparison | |
| JPS5943914B2 (ja) | 制御整流装置の保護方式 | |
| JP2002044953A (ja) | 三相半電圧出力形整流装置 | |
| Raju | Improving voltage sag tolerance of three-phase ASDs through addition of a neutral connection | |
| JPH0446080B2 (ja) | ||
| JPH05161359A (ja) | Ａｃ／ｄｃ変換装置 | |
| JP3517461B2 (ja) | 電力用変換装置の起動方法および該方法を用いた電力用変換装置 | |
| JPH05146155A (ja) | 交流直流変換装置 | |
| JP2510115B2 (ja) | ３相整流回路 | |
| JP2000184720A (ja) | コンバータ及びインバータ装置 |